【課題】半導体生産管理システムに係わり、複数の種類の半導体デバイス、工程フロー、及び製造装置などが混在する生産ライン環境で全体の生産性を向上する。
【解決手段】半導体製品（ロット）単位の工程フローで工程毎に着工可能な製造装置が対応付けられる。本生産管理システムでは、ラインの複数の工程及び製造装置のうち例えば露光工程（先行工程）とエッチング工程（後行工程）の組を対象として、ロット及び部材（レチクル）の配膳及びスケジューリングを制御する。本システムは、各工程の装置の着工実績や負荷の把握に基づく目標着工数（Ｎ１，Ｎ２）の計算をもとに、先行工程の露光装置に対する着工をロット及び部材の効率よい配膳により制御する。これによって後行工程のエッチング装置へ必要な着工数のロットを送り込むことにより、エッチング装置の目標着工数（Ｎ２）が実現される。 （もっと読む）

【課題】物理的な破壊を伴わずに行われる不正なアタックに対しても万全のセキュリティを実現することができる半導体データ処理デバイスを提供する。
【解決手段】半導体データ処理デバイス（２）に、外部からユーザ認証を受けるための認証処理を行う認証処理回路（８）の認証処理により前記ユーザ認証を受けることができなかった場合に、前記認証処理に用いるための情報を保持する記憶回路(３，７)を少なくとも電気的に破壊する破壊回路（１０，１１）を採用する。前記破壊回路は、例えば、前記記憶回路を構成する回路素子の絶縁を電気的に破壊する昇圧電圧を、動作電源電圧の供給経路に出力可能な昇圧回路である。これにより、半導体データ処理デバイスは、認証が得られないとき自己破壊する。 （もっと読む）

【課題】電力増幅回路の周波数特性を広帯域化する。
【解決手段】それぞれが互いに異なる周波数（ｆ１−ｆｎ）で整合が取られた差動プッシュプル増幅器（ＰＡ１−ＰＡｎ）の出力を、二次インダクタ（Ｌ１２−Ｌｎ２）で共通に合成して出力する。 （もっと読む）

【課題】ｈｐ４５ｎｍ以降のＣＭＯＳ半導体装置のような微細構造において、ＬａＯ膜を高精度でエッチングして所定の領域にＬａＯ膜を残すことができる半導体装置の製造方法を提供する。
【解決手段】ｈｉｇｈ−ｋゲート絶縁膜／金属ゲート構造を有する半導体装置の製造方法において、半導体基板の上にｈｉｇｈ−ｋ材料膜とＬａＯ膜を順次形成する工程と、ＬａＯ膜の上に、所定の領域を覆うようにマスク層を形成する工程と、マスク層を用いて、ＬａＯ膜を選択的に除去するエッチング工程と、マスク層を除去した後に、ＬａＯ膜をｈｉｇｈ−ｋ材料膜中に熱拡散させる工程とを含み、エッチング工程が、ｐＨ４〜６．８の酸性水溶液を用いてＬａＯ膜を選択的にウエットエッチングする。 （もっと読む）

【課題】バックライト減光後の画質を一定レベルに維持するように、バックライト減光率を制御することで、画質と電力削減率とを両立する。
【解決手段】ＭＳＥ（Ｍｅａｎ Ｓｑｕａｒｅ Ｅｒｒｏｒ）などを画質の指標に用いて、バックライト減光後の画質が一定レベルになるようにデータ伸張率およびバックライト減光率を基準階調制御部（２０５）で制御する。前フレームのデータ伸張率とバックライト減光率をもとに、表示データを伸張しバックライトを減光した場合の入力表示画像に対する輝度低下量を誤差算出部（２０３）でＭＳＥとして予め算出し、前記ＭＳＥが所定の基準値より大きければ、伸張部（２２０）によるデータ伸張率および調光制御部（２３０）によるバックライト減光率を前フレームより小さくする。一方、前記ＭＳＥが所定の基準値より小さければ、データ伸張率およびバックライト減光率を前フレームより小さくする。 （もっと読む）

【課題】暗号化無線通信に際して暗号鍵を他の電子装置との間で共有する際に、無駄なケーブル配線の増加を回避する。
【解決手段】半導体集積回路１００は、暗号化無線通信のための無線通信制御回路１１６と暗号鍵を管理する処理ユニット１１２と電力線通信回路１１４、１２０を具備する。半導体集積回路１００は、電力線通信回路１１４、１２０に電力線１２２を介して外部から供給される電源電圧により動作する。電力線通信回路は、電力線１２２を介して他の電子装置２００Ａ１、２００Ｂ１…２００Ｎ１と接続される。無線通信制御回路１１６は、暗号化無線通信によって他の電子装置と通信する。半導体集積回路１００は、無線通信制御回路１１６を利用して他の電子装置と暗号化無線通信を行う前に、電力線通信回路１１４、１２０を介して暗号鍵の情報を他の電子装置に供給する。 （もっと読む）

【課題】トレンチゲート型ＭＯＳＦＥＴのゲートを有する半導体素子の、歩留まりおよび信頼性を高める。
【解決手段】ゲート電極９ａの加工時のエッチングガスとして、フッ素系のガスであるＳＦ_６を使用することでエッチングの等方性を強め、ゲート電極９ａの表面を滑らかに加工することができ、製品の歩留まりおよび信頼性を向上することができる。また、ゲート電極９ａの加工時のｎ^＋型単結晶シリコン基板１の温度を５℃とすることで、エッチング残渣が加工表面へ再付着するのを防ぎ、加工表面を滑らかな形状にすることにより、トレンチゲート型ＭＯＳＦＥＴの歩留まりおよび信頼性を高めることができる。 （もっと読む）

【課題】Ｓｉおよびこれと同族元素であるＧｅ，Ｃなどの組合せを用いて、低消費電力で高速なＭＯＳＦＥＴを有する半導体装置の製造方法を提供する。
【解決手段】Ｓｉ層１と、その上に形成されたＭＯＳＦＥＴのゲート電極１６と、Ｓｉ層１に形成されたソース領域１４及びドレイン領域１５と、それらの間の領域に形成されるチャネル領域とを有する半導体装置の製造方法において、ソース領域１４またはドレイン領域１５が形成される領域のＳｉ層１を選択的にエッチングし、形成された溝内にＳｉＧｅを選択成長させる。 （もっと読む）

【課題】半導体チップのバンプ電極と、配線基板のボンディングリードとの接合部における破断を抑制する。
【解決手段】マトリクス基板（配線基板）１１をピックアップして保持する基板保持部ＴＲａ、基板保持部ＴＲａを支持する支持部ＴＲｂ、支持部ＴＲｂとともにマトリクス基板１１を搬送する搬送部ＴＲｃ、およびマトリクス基板１１を加熱するヒータ（基板加熱部）ＴＲｄを有する搬送装置ＴＲを用いて、半導体チップ１の複数の突起電極とボンディングリードとが電気的に接続されたマトリクス基板１１を、加熱されたアンダフィル樹脂充填ステージ（第２ステージ）に搬送する。 （もっと読む）

【課題】書き込み特性の安定した磁気記憶装置を提供する。
【解決手段】第１非磁性膜２は記録層３上に設けられている。第１強磁性膜１ｄは、第１非磁性膜２上に設けられ、かつ第１の磁化Ｍ１ｄおよび第１の膜厚ｔ１ｄを有する。第２非磁性膜１ｃは第１強磁性膜１ｄ上に設けられている。第２強磁性膜１ｂは、第２非磁性膜１ｃ上に設けられ、かつ第１強磁性膜１ｄと反平行結合し、かつ第２の磁化Ｍ１ｂおよび第２の膜厚ｔ１ｂを有する。反強磁性膜１ａは第２強磁性膜１ｂ上に設けられている。第１の磁化Ｍ１ｄおよび第１の膜厚ｔ１ｄの積と第２の磁化Ｍ１ｂおよび第２の膜厚ｔ１ｂの積との和は、記録層の磁化Ｍ３ａと記録層の膜厚ｔ３ａとの積よりも小さい。 （もっと読む）