【課題】半導体素子を実装する部材と信号入出力手段を設けている部材とが別部材となったパッケージ構造を有する半導体装置の構造を簡略にする。
【解決手段】マイクロフォン４１のパッケージを、カバー４４と基板４５によって構成する。カバー４４に設けた凹部４６内にはマイクチップ４２と回路素子４３を納めて凹部４６の天面に接着固定する。凹部４６の外側においてカバー４４の下面には複数個のボンディング用パッド４８を設ける。回路素子４３にボンディングワイヤ５１ａの一端を接続し、その他端をボンディング用パッド４８に接続する。基板４５は信号入出力手段として信号入出力端子５８を有しており、基板４５の上面には信号入出力端子５８と導通した接続電極５４がボンディング用パッド４８と対向して設けられている。基板４５とカバー４４は、接続電極５４とボンディング用パッド４８を導電性接着剤やハンダなどの導電性部材６０により接合される。 （もっと読む）

【課題】特性の良い機能素子を有する電子装置を製造できる製造方法を提供する。
【解決手段】電子装置の製造方法によれば、基板１０の上方に機能素子２０を形成する工程と、機能素子２０を覆う層間絶縁層３０ａ，３０ｂ，３０ｃを形成する工程と、機能素子２０の上方であって、層間絶縁層３０ａ，３０ｂ，３０ｃの上方に第１被覆層４０を形成する工程と、第１被覆層４０に貫通孔４２を形成する工程と、層間絶縁層３０ａ，３０ｂ，３０ｃの上方および第１被覆層４０の上方に樹脂層５０を形成する工程と、貫通孔４２の上方の樹脂層５０に、貫通孔４２と連通する開口部５２を形成する工程と、貫通孔４２を通して機能素子２０の上方の層間絶縁層３０ａ，３０ｂ，３０ｃを除去し、空洞部３２を形成する工程と、貫通孔４２の上方に第２被覆層６０を形成して、貫通孔４２を塞ぐ工程と、を含む。 （もっと読む）

【課題】ＭＥＭＳ装置が備える性能を十分に発揮しうる装置構成を採用しつつ、徒らに製造工程数が増加することを防止し、製造時間の短縮を図ることができる半導体装置を提供する。
【解決手段】基板２と、基板２上に設けられる有機絶縁膜３と、有機絶縁膜３上に、有機絶縁膜３よりも薄く形成される無機絶縁膜４と、無機絶縁膜４上に形成され、その内部にＭＥＭＳ素子５を中空に封止する中空封止構造体６と、有機絶縁膜３と無機絶縁膜４とを貫通して形成される貫通孔７と、貫通孔７に充填されて基板２に形成される電極とＭＥＭＳ素子５とを電気的に接続する導電性部材８とを備える。 （もっと読む）

【課題】短時間で製造することができ、十分な気密性を有するとともに、基板の反りを低減させることができる貫通電極、微小構造体及びそれらの製造方法を提供する。
【解決手段】導電性を有する基板１０の所定領域を貫通トレンチ２１で囲み、貫通トレンチ２１内に絶縁膜５０を形成して周囲から絶縁分離した貫通電極６０において、絶縁膜５０は、貫通トレンチ２１の側面から化学気相成長させたシリコン膜４０を熱酸化したシリコン熱酸化膜５０である。 （もっと読む）

【課題】所望の周波数帯域で良好な感度を有する二次元容量型電気機械変換装置などの電気機械変換装置を無欠陥ないし歩留まり良く作製することを可能とする技術を提供する。
【解決手段】電気機械変換装置は少なくとも１つのセルを含むエレメント１、２、３を複数個有する。複数のエレメントト１、２、３は、複数の処理回路が形成された集積回路基板５上のそれぞれ対応する処理回路に対して、互いに分離して独立的に配置され、各エレメント毎に信号の入出力ができる様に、対応する複数の処理回路とそれぞれ機械的及び電気的に結合されている。 （もっと読む）

【課題】高い信頼性を有するアクチュエータ、液滴噴射ヘッド、並びにそれらの製造方法と液滴噴射装置を提供する。
【解決手段】アクチュエータ２００は、第１の面を有する基板と、第１の方向に延びる複数の第１の導電層４０と、第１の導電層４０の少なくとも一部を、それぞれ覆うように形成された第１の部分５１と、第１の部分５１以外の第２の部分５２ａと、を有する、圧電体層５０と、第１の面と直交する方向から見て、第１の導電層４０の少なくとも一部とオーバーラップし、かつ、第１の部分５１の少なくとも一部を覆う第２の導電層６０と、第２の導電層６０の上に形成され、第１の方向に延びる第１リード配線７１と、第１リード配線７１の一部を覆うように形成された保護膜８０と、を含み、圧電体層５０は複数の第１の開口部５６を有し、圧電体層５０の第１の部分５１は、第１の開口部５６に挟まれた部分である。 （もっと読む）

【課題】高電圧が誤って印加された場合でも、セルないしエレメントの破壊を防ぐことが可能な容量型電気機械変換装置を提供することである。
【解決手段】静電容量型電気機械変換装置は、第１の電極２と、空隙４を介して第１の電極２と対向して配置された第２の電極３と、を含むセルを少なくとも１つ有する。絶縁体で構成される犠牲領域７が備えられ、犠牲領域７は、セルを含む駆動領域６において短絡を起こす短絡電圧より低い電圧が印加されることで短絡を起こす様に構成される。第一電極２と第二電極３は、犠牲領域７を含む絶縁部を挟んだ構成で、それぞれ電気的に接続されている。 （もっと読む）

【課題】より容易にマイクロミラーアレイ基板を製造すること。
【解決手段】基板３上に配列させた金属柱２２を封止膜２３で被覆し、封止膜２３と金属柱２２の表面が略面一となるように研削して、封止膜２３の表面から金属柱２２の上端面２２ａを露出させる際、その上端面２２ａを研磨して鏡面加工を施し、光反射面２として形成することにより、マイクロミラーアレイ基板１Ａのミラー面に複数の光反射面２を一括して形成することを可能にした。 （もっと読む）

【課題】生産性の向上を図ることのできる電気機械変換デバイスおよび電気機械変換デバイスの製造方法ならびに電気機械変換デバイスの製造に用いる半導体ウエハーを提供する。
【解決手段】電気機械変換デバイスは、基板２に設けられた可動部３と、可動部３に設けられた圧電素子４と、圧電素子４と電気的に接続された第１および第２圧電素子側電極４１，４２と、を備えている。また、圧電素子４と絶縁状態で実装される信号処理回路５と、信号処理回路５と電気的に接続された第１および第２信号処理回路側電極５１，５２と、圧電素子４と信号処理回路５とを、圧電素子４の分極処理後に短絡する導電体７１，７２と、を備えている。そして、基板２の表面の周端縁には、少なくとも圧電素子４の分極処理の際に第１および第２圧電素子側電極４１，４２と接続されている第１および第２延設電極９１，９２が形成されている。 （もっと読む）

【課題】 特に、内部配線層への電気的接続性及び内部空間の高さ寸法のばらつきを小さくすることが可能なＭＥＭＳセンサ及びその製造方法を提供することを目的としている。
【解決手段】 第１の基板２１と、第２の基板２２と、前記第１の基板２１の表面に形成される第１のＳｉＯ₂層２５と、前記第１の基板２１と前記第１のＳｉＯ₂層２５との間に形成される内部配線層２４と、前記第１のＳｉＯ₂層２５の表面２５ａから前記内部配線層２４にかけて形成される貫通孔２６と、前記貫通孔２６内に形成され前記内部配線層２４と電気的に接続される電気接続層２８と、前記第２の基板２２と前記第１のＳｉＯ₂層２５との間に位置し、前記第２の基板２２と前記第１の基板２１間に形成される内部空間Ｓ２の高さ寸法を規制する突出形状の第１の窒化シリコン層３３と、を有することを特徴とする。 （もっと読む）

本発明は、ＭＥＭＳチップ及びＡＳＩＣチップを備える小型化した電気的デバイスに関する。ＭＥＭＳチップ及びＡＳＩＣチップは互いに上下に配置する。これら両チップの内部接続部は、ＭＥＭＳチップ又はＡＳＩＣチップを貫通するビアを介して電気的デバイスの電気的外部接続端子に接続する。 （もっと読む）

【課題】ＭＥＭＳが搭載される半導体基板と高周波動作で使用される電子部品との電磁的な結合を低減しつつ、そのような電子部品をその半導体基板上に形成する。
【解決手段】可動電極１２を覆うようにして可動電極１２と間隔を空けて配置された絶縁層１３およびキャップ膜１４を層間絶縁層８上に形成し、可動電極１２の周囲には空洞Ｕを形成し、キャップ膜１４上には導電層１５ａを形成するとともに、層間絶縁層８上には再配線１５ｂが形成され、導電層１５ａにて伝送線路を構成する。 （もっと読む）

【課題】素子面積を小さくしたＭＥＭＳ素子などの電子デバイスを組み込んだ半導体装置およびその製造方法を提供する。
【解決手段】ＭＥＭＳ素子本体１１の両面に機能部材が露出するようにして面積を小さくしたＭＥＭＳ素子１０をフリップチップ実装するに際し、ＭＥＭＳ素子本体１１に第１実装用基板１３を接合し、その第１実装用基板１３ごとボンディングツールで吸着して、回路基板２０へフリップチップ実装する。また、ＭＥＭＳ素子本体１１の上下面に位置する金ボール１２、２７によって第１空間部Ｓ１、第２空間部Ｓ２を形成するとともに、金ボール１２、２７を対向して配置することで、接合時におけるＭＥＭＳ素子本体１１の破損を防止する。 （もっと読む）

【課題】引き出し電極の抵抗値が小さく、引き出し電極の周りで寄生容量が形成され難い半導体装置およびその製造方法を提供する。
【解決手段】シリコンからなるベース基板Ｂ４であって、絶縁分離された複数個のベース半導体領域Ｂｓが上面の表層部の所定領域Ｒ１に形成されてなるベース基板Ｂ４と、シリコンからなるキャップ基板Ｃ４であって、ベース基板Ｂ４の所定領域Ｒ１において、下面がベース基板Ｂ４の上面に貼り合わされるキャップ基板Ｃ４とを有してなる半導体装置１００において、下面が所定のベース半導体領域Ｂｓに接続し、キャップ基板Ｃ４を貫通するようにして、上面がキャップ基板Ｃ４の上面まで伸びる、金属４０で構成された引き出し電極Ｄｅ１が、当該引き出し電極Ｄｅ１の周りにおいて、キャップ基板Ｃ４との間に溝３５を有するように形成されてなる半導体装置１００とする。 （もっと読む）

【課題】ガスの発生に起因する空洞部内の圧力の上昇を回避でき、機能構造体の動作を良好な状態に保持できる電子装置の提供。
【解決手段】電子装置１０１は、基板１と、基板１上に形成された機能素子を構成するＭＥＭＳ構造体３Ｘと、ＭＥＭＳ構造体３Ｘが配置された空洞部Ｓを画成し密封する被覆構造部２０と、を備え、被覆構造部２０は、空洞部Ｓの周囲を取り巻くように基板１上に形成された層間絶縁膜４，６と機能層３、配線層５とを含み、被覆構造部２０のうち空洞部Ｓを周囲から被覆する周囲被覆部２１に、機能層３、配線層５の少なくとも一部で形成された包囲壁２２（第１包囲壁２３、第２包囲壁２４）が空洞部Ｓに露出するように設けられ、包囲壁２２（第１包囲壁２３、第２包囲壁２４）の少なくとも一部が、ガス吸蔵性を有していることを特徴とする。 （もっと読む）

【課題】封止領域の気密性を高めることができる貫通電極及びその製造方法、並びに微小構造体を提供する。
【解決手段】導電性を有する基板１０の所定領域１１を周囲と絶縁して形成した貫通電極１００であって、前記基板の第１の面側に、前記基板を貫通しない深さに形成された第１のトレンチ３０と、該第１のトレンチより溝幅が狭く、該第１のトレンチの底面と前記基板の第２の面とを貫通する第２のトレンチ２０と、該第２のトレンチを充填するとともに、前記第１のトレンチの溝表面を覆う絶縁層５０と、前記第１のトレンチの溝表面を覆う前記絶縁層上に、前記第１のトレンチの両側の内壁に沿うとともに、前記第１のトレンチの底面を横断する横断部６２を含むように形成された成長膜６０と、を含む。 （もっと読む）

【課題】従来の領域分割基板と較べて部分領域を引き出し導電領域として利用した場合の抵抗値が小さく、導電性、半導電性または絶縁性の任意の基板材料を用いることができ、適用制限の少ない領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法を提供する。
【解決手段】基板３０の第１表面Ｓ１から第２表面Ｓ２に亘って、当該基板３０を貫通するように形成されたトレンチ３１ａによって、当該基板３０が複数の部分領域Ｃｅに分割され、トレンチ３１ａによって形成された部分領域Ｃｅの側壁に、第１表面Ｓ１の側から第２表面Ｓ２の側に亘って、当該基板３０より高い導電率を有する導電層３５が形成され、導電層３５を介して、トレンチ３１ａ内に絶縁体３１ｂが埋め込まれてなる領域分割基板Ａ１０とする。 （もっと読む）

第１ウェハ１０５を第２ウェハ１０３に電気的に結合する方法が提供される。方法が、結合物質１２１を用いて第１ウェハを第２ウェハに結合することを含む。方法が、第２ウェハのスクライブ領域１４１または１４３における第１ウェハに開口２０１または２０３を形成して、第２ウェハの導電性構造１０８または１１２の表面を露出させることをさらに含む。方法が、第１ウェハおよび第１ウェハの開口の上方に導電性層３０１を形成し、導電性層が第２ウェハの導電性構造１０８または１１２との電気的接続を形成し、第１ウェハを第２ウェハに電気的に結合することをさらに含む。
（もっと読む）

マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）デバイス（１００）が、キャリア面（１１１）上に中央に開口するキャビティを画定する窪み（１１７）を有する。前記キャリア面の周囲に導電性リード（１１２）が組み込まれる。集積回路チップ（１０１）を含むインセット（１２０）が、前記窪みの上部（１１４、１１６）内に適合され、前記キャビティの覆いとなる。電気的接続（１３０）が、前記導電性リードを前記チップ上の端子と接続する。前記集積回路チップ及び電気的接続を囲む前記キャリア面にカバー（１４０）が取り付けられる。周囲環境から前記キャビティを介してチップ内の可動フォイル（１０５）まで、前記カバー内の孔（１４１）、前記インセット内の第１及び第２の開口（１２１、１２２）、及び集積回路チップ内の開口（１０４）を含む経路を通して、エアチャネルが提供される。 （もっと読む）

【課題】MEMS素子を搭載した半導体パッケージを確実にかつ効率的に製造することができ、MEMS素子を搭載した信頼性の高い半導体パッケージを提供する。
【解決手段】（ａ）シリコンウエハ１０に、厚さ方向に貫通するビア１３と、MEMS素子搭載面とは反対面側にビア１３と電気的に接続する配線パターン１６を形成する工程と、（ｂ）シリコンウエハ１０のMEMS素子搭載面に、ビア１３とMEMS素子２０とを電気的に接続してMEMS素子ウエハ１８を接合する工程と、（ｃ）シリコンウエハ１０に接合されたMEMS素子ウエハ１８のMEMS素子２０を個別に分離する工程と、（ｄ）シリコンウエハ１０のMEMS素子搭載面に、個別に分離されたMEMS素子２０が搭載された領域ごとに、MEMS素子２０を収容する凹部２５を備えたリッド２５を接合する工程と、（ｅ）シリコンウエハ１０とリッド２４との接合体を個片化して半導体パッケージを形成する工程とを備える。 （もっと読む）