【課題】デバイス特性の劣化や、歩留まりの低下を抑制するため、貫通転位の転位線の方向を規定する。
【解決手段】貫通転位３の転位線の方向が揃えられ、貫通転位３の転位線の方向と［０００１］ｃ軸とが平行となるようにする。［０００１］ｃ軸方向に転位線を持つ貫通転位３は、基底面転位の転位線の方向と垂直であるため、Ｃ面内の拡張転位とはならず、積層欠陥を発生させることがない。このため、貫通転位３の転位線の方向が［０００１］ｃ軸であるＳｉＣ単結晶基板に対して電子デバイスを形成すれば、デバイス特性は良好となり、劣化が無く、歩留まりも向上したＳｉＣ半導体装置とすることができる。 （もっと読む）

【課題】オフ角度の小さな炭化珪素単結晶基板上に、高品質でドーピング密度の面内均一性に優れた炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板、及びその製造方法を提供する。
【解決手段】オフ角度が１°以上６°以下の炭化珪素単結晶基板上に、ドーピング密度の面内均一性に優れた炭化珪素エピタキシャル膜を有するエピタキシャル炭化珪素単結晶基板、及び、その製造方法であり、上記エピタキシャル膜が、０．５μｍ以下のドープ層と０．１μｍ以下のノンドープ層とを繰り返し成長させており、そのエピタキシャル成長において、ドープ層を形成する場合には材料ガス中の珪素原子数に対する炭素原子数の比(C/Si比)を１．５以上２．０以下とし、その時にドーピングガスである窒素を導入してドープ層とする。ノンドープ層を形成する場合にはC/Si比を０．５以上１．５未満とする。 （もっと読む）

【課題】バンドギャップがより大きく、紫外領域で発光する可能性があるβ−Ｇａ_２Ｏ_３単結晶において、所定の抵抗率及びキャリア濃度を有するβ−Ｇａ_２Ｏ_３単結晶を提供する。
【解決手段】β−Ｇａ_２Ｏ_３単結晶において、Ｓｉ濃度を１×１０^−５〜１ｍｏｌ％に変化させることにより、抵抗率が２．０×１０^−３〜８×１０^２Ωｃｍ、キャリア濃度が５．５×１０^１５〜２．０×１０^１９／ｃｍ^３の範囲に制御するドーパントの添加濃度に応じて抵抗率を可変することができる。 （もっと読む）

【課題】点欠陥の少ない炭化珪素半導体エピタキシャル基板を製造する方法を提供する。
【解決手段】本発明の炭化珪素半導体エピタキシャル基板の製造方法は、オフセット角が２°以上１０°以下である炭化珪素単結晶基板１０を用意する工程と、化学気相堆積法により、１４００℃以上１６５０℃以下の温度で、炭化珪素からなるエピタキシャル層１１を前記炭化珪素単結晶基板上に成長させる工程と、前記エピタキシャル層を１３００℃以上１８００℃以下の温度で熱処理する工程とを包含する。 （もっと読む）

【課題】エレクトロニクス製品、および/または、オプトエレクトロニクス製品に利用するGaNデバイスを加工する基板として、大きく、高純度で、低コストの単結晶半絶縁性のガリウムナイトライドを提供する。
【解決手段】およそ5ミリメーターよりも長い結晶構造の基板部材と、他の結晶構造を実質的に保有しない特徴のウルツ鉱型構造と、前記他の結晶構造の体積は、ウルツ鉱型構造の体積のおよそ1%以下であって、不純物濃度がおよそ1015 cm-1よりも大きいLi、Na、K、Rb、Cs、Mg、Ca、F、Clの少なくとも一つであって、およそ107Ω-cmよりも大きい電気抵抗であることを特徴とする結晶構造を含むガリウムナイトライド。 （もっと読む）

【課題】品質の低下を抑制できる、ＳｉＣ結晶およびＳｉＣ結晶の製造方法を提供する。
【解決手段】ＳｉＣ結晶１０は、Ｆｅの濃度が０．１ｐｐｍ以下であり、かつＡｌの濃度が１００ｐｐｍ以下であることを特徴とする。ＳｉＣ結晶の製造方法は、以下の工程を備える。第１の原料として研磨用ＳｉＣ粉末を準備する。第１の原料を加熱することにより昇華して、ＳｉＣの結晶を析出することにより、第１のＳｉＣ結晶を成長する。第１のＳｉＣ結晶を粉砕して、第２の原料を形成する。第２の原料を加熱することにより昇華して、ＳｉＣの結晶を析出することにより、第２のＳｉＣ結晶を成長する。 （もっと読む）

【解決手段】界面で成長する単結晶をルツボ中に含まれる融液から引き上げる工程と、引き上げられた単結晶から半導体ウェハを切り分ける工程とを有するシリコン半導体ウェハの製造方法において、単結晶の引き上げの間に、界面の中心に熱を供給し、界面の中心から縁部までの比Ｖ／Ｇの半径方向プロフィールを、界面に対して垂直方向の温度勾配であるＧ及び融液から単結晶を引き上げる引き上げ速度であるＶを用いて制御する。比Ｖ／Ｇの半径方向プロフィールを、界面に接する単結晶中の熱機械応力場の影響が内因性点欠陥の発生に関して補償するように制御する。
【効果】０．６ｍｍ／ｍｉｎの速度で引き上げた単結晶から、３００ｍｍの直径を有する無欠陥のシリコン半導体ウェハを高い歩留まりで得ることができた。この半導体ウェハに関して、Ａスワール欠陥も、ＦＰＤも、ＯＳＦ欠陥も検出できなかった。 （もっと読む）

【課題】Ｚｎ極性面（＋ｃ面）を有する酸化亜鉛系基板中の不純物含有量を十分に低減できる酸化亜鉛系基板の処理方法、不純物含有量が十分に低減された酸化亜鉛結晶を含有する酸化亜鉛系薄膜、及び該薄膜の形成に好適な、不純物含有量が十分に低減された酸化亜鉛系基板の提供。
【解決手段】一般式「Ｚｎ_ｘＭｇ_１−ｘＯ（式中、ｘは、０＜ｘ≦１を満たす数である。）」で表される組成を有する酸化亜鉛系基板の処理方法であって、前記基板の表面のうち、Ｚｎ極性面（＋ｃ面）をドライエッチングすることにより、化学的に安定な第一の不純物含有層を除去する工程と、前記ドライエッチング面をさらにウェットエッチングすることにより、前記第一の不純物含有層よりも深い位置にある第二の不純物含有層を除去する工程と、を有することを特徴とする酸化亜鉛系基板の処理方法。 （もっと読む）

【課題】 ＣＺ法による無欠陥シリコン単結晶の製造方法において、双晶欠陥が抑制された良質なシリコン単結晶の製造方法を提供することを目的とする。
【解決手段】 ＣＺ法によってチャンバ内でシリコン単結晶をシリコン融液から引上げて製造する方法において、双晶欠陥のない無欠陥結晶を得るために、前記シリコン単結晶の引き上げ速度Ｖと結晶温度勾配Ｇの比のＶ／Ｇ値を、格子間シリコンの凝集体として形成される転位クラスター領域と格子間シリコン優勢の無欠陥領域の境界Ｖ／Ｇ値より０．２〜０．５％大きい範囲で、かつ、ＯＳＦ領域が出現するＶ／Ｇ値よりも小さい範囲内で制御し、前記シリコン単結晶を製造することを特徴とするシリコン単結晶の製造方法。 （もっと読む）

【課題】板状酸素析出物を含むシリコンウェーハであってデバイスプロセスにてＬＳＡ処理を行った場合であっても転位の発生を防止することが可能なシリコンウェーハを提供する。
【解決手段】本発明によるシリコンウェーハは、ＬＳＡ処理を含むデバイスプロセスに供せられるシリコンウェーハであって、ＬＳＡ処理時においてシリコンウェーハに含まれる板状酸素析出物の対角線長をＳ（ｎｍ）、前記ＬＳＡ処理における最高到達温度をＴ（℃）とした場合、Ｔ×Ｓ^２≦９×１０^６を満たす。本発明によれば、上記の条件でＬＳＡ処理を行うことにより、シリコンウェーハに含まれる板状酸素析出物を起点とした転位の発生を防止することが可能となる。 （もっと読む）

【課題】炭化珪素単結晶基板に含まれる基底面転位がエピタキシャル膜に引き継がれるのを抑制して、高品質のエピタキシャル膜を成膜することができるエピタキシャル炭化珪素単結晶基板の製造方法を提供し、また、これにより得られたエピタキシャル炭化珪素単結晶基板を提供する。
【解決手段】化学気相堆積法によって、炭化珪素単結晶基板上に炭化珪素膜をエピタキシャル成長させる結晶成長工程において、エピタキシャル成長の主たる時間を占める結晶成長主工程での成長温度Ｔ₁に対し、低い設定温度Ｔ₀と高い設定温度Ｔ₂との間で、成長温度を上下に変化させる温度切り替え操作を伴う結晶成長副工程を含むエピタキシャル炭化珪素単結晶基板の製造方法であり、また、この方法を用いて得られたエピタキシャル炭化珪素単結晶基板である。 （もっと読む）

【課題】炭化珪素単結晶インゴットから切り出された直後のウェハに存在するそり・うねりをウェハの両面研磨の際に効果的に除去し、フリースタンディング状態でもそり・うねりの無い研磨後のウェハを調製し、これによって欠陥密度の少ない良好な品質のウェハを製造することができる炭化珪素単結晶ウェハの製造方法を提供する。また、平均積層欠陥密度が３０cm^-1以下である良品質の炭化珪素単結晶ウェハを提供する。
【解決手段】炭化珪素単結晶インゴットから切り出されたウェハ３を両面研磨装置のキャリア２内に保持させてウェハ表面を両面研磨し、次いで両面研磨後のウェハの表面に生成した加工変質層を除去して炭化珪素単結晶ウェハを製造するに際し、ウェハ厚さよりも厚さの大きいキャリアを用いてウェハの両面研磨を行う、炭化珪素単結晶ウェハの製造方法である。 （もっと読む）

【課題】結晶方位を把握することができ、かつ容易に製造することができる炭化珪素基板を提供する。
【解決手段】第１の円形面１１は、第１の形状を有する第１のノッチ部Ｎ１ａが設けられている。第２の円形面２１は、第１の円形面に対向し、かつ第２の形状を有する第２のノッチ部Ｎ２ａが設けられている。側面３１は第１の円形面１１および第２の円形面２１をつないでいる。第１のノッチ部Ｎ１ａおよび第２のノッチ部Ｎ２ａは互いに対向しており、側面３１は第１のノッチ部Ｎ１ａおよび第２のノッチ部Ｎ２ａをつなぐ第１のへこみ部Ｄａを有する。 （もっと読む）

【課題】ウェハの反り量が小さく、かつ、ウェハ面内の結晶方位が揃っており、デバイス作製用ウェハとして適用した場合に高いデバイス性能とデバイス歩留りを実現できるSiC単結晶ウェハの提供。
【解決手段】口径１００ｍｍ以上の炭化珪素単結晶ウェハ１２であって、ウェハ面内における高低差で表される反り量が、口径１００ｍｍのウェハ換算比（反り量／ウェハ口径）で６０μｍ／１００ｍｍ以下であり、かつ、ウェハ中心における＜０００１＞結晶方位に対して、ウェハ直径上の４つの測定点ａ_１，ａ_２，ａ_１’，ａ_２’での＜０００１＞結晶方位のずれが、いずれも±１０００秒以内である炭化珪素単結晶ウェハである。４つの測定点は、全てウェハ１２の直径Ｌ_１上に存在し、このうち２点ａ_１，ａ_１’はウェハ外周からウェハ中心に向かって２ｍｍ内側の位置、残りの２点ａ_２，ａ_２’は前記外周部の２点ａ_１，ａ_１’と中心ａ_０とを結んだ線分の中点に位置する。 （もっと読む）

【課題】欠陥のほとんどないシリコンエピタキシャル層を形成できるエピタキシャルウェーハの製造方法、当該方法により製造されたエピタキシャルウェーハ及び撮像用デバイスの製造方法を提供することを目的とする
【解決手段】前記シリコン基板に急速熱処理を施すことによって、少なくとも前記シリコン基板の表面から０．５μｍの深さまでの領域に存在するＲＩＥ法により検出される欠陥を消滅させるＲＩＥ欠陥消滅工程と、前記ＲＩＥ法により検出される欠陥を消滅させたシリコン基板の表面上に前記シリコンエピタキシャル層を形成する工程とを具備するエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】比抵抗が１×１０⁸Ω・ｃｍ〜８×１０⁸Ω・ｃｍのような高い比抵抗を有し、結晶主面に平行な面内における比抵抗値および／またはキャリア移動度のばらつきが低減されたＧａＡｓ結晶基板を提供する。
【解決手段】本ＧａＡｓ結晶基板は、比抵抗が１×１０⁸Ω・ｃｍ〜８×１０⁸Ω・ｃｍかつ炭素濃度が５×１０¹⁵ｃｍ^-3〜１×１０¹⁶ｃｍ^-3のＧａＡｓ結晶をスライスして得られた、結晶主面に平行な面内における比抵抗のばらつきが１０％未満である。 （もっと読む）

【課題】所望の比抵抗を有する導電性III族窒化物単結晶基板を低コストで製造することができる導電性III族窒化物単結晶基板の製造方法を提供する。
【解決手段】導電性III族窒化物単結晶基板の製造方法は、ＧａＣｌガス、ＮＨ_３ガス、及びＮ_２又はＡｒにより所定の濃度に希釈されたＳｉＨ_２Ｃｌ_２ガスをＧａＮ単結晶基板に供給し、４５０μｍ／ｈｏｕｒより大きく２ｍｍ／ｈｏｕｒ以下の範囲の成長速度でＧａＮ単結晶基板上にＧａＮ単結晶を成長させると共に、ＳｉＨ_２Ｃｌ_２ガスが所定の濃度に希釈されたことによるＮＨ_３ガスとの反応の抑制により、ＧａＮ単結晶の比抵抗が１×１０^−３Ωｃｍ以上１×１０^−２Ωｃｍ以下となるようにＳｉＨ_２Ｃｌ_２ガスに含まれるＳｉがＧａＮ単結晶にドーピングされることを含む。 （もっと読む）

【課題】Ｎａフラックス法によるＧａＮ結晶の製造方法において、ＧａＮ結晶にインクルージョンが発生せず、かつ転位密度を減少させること。
【解決手段】種結晶１８として、ＧａＮからなる自立基板を用い、種結晶１８上に７μｍ／ｈ以下の成長速度でＧａＮ結晶１００を成長させた。ＧａＮ結晶１００はステップフロー成長し、種結晶１８から伝搬する転位はＧａＮ結晶１００中において曲げられ、転位密度が減少する。その後、ＧａＮ結晶１００上に７μｍ／ｈよりも速く、２５μｍ／ｈよりも遅い成長速度でＧａＮ結晶１０２を成長させた。 （もっと読む）

【課題】（００１）、（１１１）方位を向く結晶が多く存在し、かつ、底部における酸素濃度が高い部分が少なく、生産歩留まりを大幅に向上させることができる多結晶シリコンインゴット、及び、その製造方法を提供する。
【解決手段】シリコン融液を底面から上方に向けて一方向凝固させる多結晶シリコンインゴットの製造方法であって、ルツボ２０の底面にはシリカ多層コーティング層２７が配設されており、前記ルツボ２０内における凝固過程を、前記ルツボ２０の底面を基準として、０ｍｍから高さＸ（１０ｍｍ≦Ｘ＜３０ｍｍ）までの第１領域Ａ１と、高さＸから高さＹ（３０ｍｍ≦Ｙ＜１００ｍｍ）までの第２領域Ａ２と、高さＹ以上の第３領域Ａ３と、に区分けし、前記第１領域Ａ１における凝固速度Ｖ１が、１０ｍｍ／ｈ≦Ｖ１≦２０ｍｍ／ｈの範囲内に設定され、前記第２領域Ａ２における凝固速度Ｖ２が、１ｍｍ／ｈ≦Ｖ２≦５ｍｍ／ｈの範囲内に設定される。 （もっと読む）

【課題】 高耐圧化とカレントコラプス現象の低減ないしは解消との両立を可能とした窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子を提供する。
【解決手段】 基板１と、前記基板１の上に形成された第１の窒化物半導体層３と、前記第１の窒化物半導体層３の上に形成された、前記第１の窒化物半導体層３よりも電子親和力の小さい第２の窒化物半導体層５とを有し、前記第１の窒化物半導体層３には、その表面から深さ方向に、近似式；ＮＦｅ＝Ａ×ｅｘｐ（Ｂ×Ｃ）、（ＮＦｅ：第１の窒化物半導体層における鉄濃度、Ａ：１Ｅ１４〜１Ｅ１７［ｃｍ^−３］、Ｂ：３〜８［μｍ^−１］、Ｃ：第１の窒化物半導体層における表面からの深さ）によって表わされる深さ方向プロファイルで鉄がドーピングされており、かつ前記第１の窒化物半導体層の表面側には、前記鉄の濃度よりも高い濃度でシリコンをドーピングしてなるシリコンドーピング領域４が設けられている。 （もっと読む）