【課題】電源電圧の供給を停止しても、論理回路部間の接続関係、又は各論理回路部内の回路構成を維持できる半導体装置を提供する。また、論理回路部間の接続関係の変更、又は各論理回路部内の回路構成の変更を高速で行うことができる半導体装置を提供する。
【解決手段】再構成可能な回路において、回路構成や接続関係等のデータを記憶する半導体素子に酸化物半導体を用いる。特に、半導体素子のチャネル形成領域に、酸化物半導体が用いられている。 （もっと読む）

【課題】消費電力を抑えることができる信号処理回路を提供する。
【解決手段】記憶素子に電源電圧が供給されない間は、揮発性のメモリに相当する第１の記憶回路に記憶されていたデータを、第２の記憶回路に設けられた第１の容量素子によって保持する。酸化物半導体層にチャネルが形成されるトランジスタを用いることによって、第１の容量素子に保持された信号は長期間にわたり保たれる。こうして、記憶素子は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。また、第１の容量素子によって保持された信号を、第２のトランジスタの状態（オン状態、またはオフ状態）に変換して、第２の記憶回路から読み出すため、元の信号を正確に読み出すことが可能である。 （もっと読む）

【課題】種結晶の側面や表面外周部からの原子の脱離を抑えることができ、高品質な単結晶の作製が可能な単結晶の製造方法を提供すること。
【解決手段】単結晶の製造方法は、種結晶９が固定された坩堝蓋８で密閉される坩堝７内に原料６を配置して、原料６を昇華させて単結晶を製造する単結晶の製造方法であって、坩堝蓋８に固定された種結晶９の露出面を覆うように、予め、種結晶９が昇華しない温度領域で結晶薄膜１５を形成する成膜工程と、結晶薄膜１５が形成された坩堝蓋８で坩堝７を密閉して、原料６を昇華させて単結晶を成長させる成長工程と、を有することを特徴とする。 （もっと読む）

【課題】作製コストが低減され、かつ歩留まりが向上された半導体装置、および消費電力が低減された半導体装置を提供することである。
【解決手段】第１のトランジスタおよび第２のトランジスタと、第１のトランジスタ群および第２のトランジスタ群を具備し、第１のトランジスタ群は、第３のトランジスタ、第４のトランジスタおよび４の端子を有しており、第２のトランジスタ群は、第５乃至第８のトランジスタおよび４の端子を有しており、第１のトランジスタ、第３のトランジスタ、第６のトランジスタ、第８のトランジスタはｎチャネル型トランジスタが用いられ、第２のトランジスタ、第４のトランジスタ、第５のトランジスタ、第７のトランジスタはｐチャネル型トランジスタが用いられる半導体装置である。 （もっと読む）

【課題】半導体発光素子において、インジウム組成の大小に対応したピーク波長が異なる複数の光を得る。
【解決手段】ｐｎ接合型のＩＩＩ族窒化物半導体発光素子であって、第１の導電型を有する第１の半導体層、発光層及び第１の導電型とは逆の導電性を示す第２の半導体層が積層された積層半導体層を備え、積層半導体層の発光層は、発光層からの発光の取り出し方向と反対側に配置され第１のインジウム組成を有する第１の窒化ガリウム・インジウム層と、第１の窒化ガリウム・インジウム層より発光の取り出し方向側に配置され第１のインジウム組成より小さい組成の第２のインジウム組成を有する第２の窒化ガリウム・インジウム層と、第１の窒化ガリウム・インジウム層と第２の窒化ガリウム・インジウム層との間に設けられ、第１の窒化ガリウム・インジウム層及び第２の窒化ガリウム・インジウム層を構成する材料より格子定数が小さい材料からなる中間層と、を含む。 （もっと読む）

【課題】 真空処理装置の処理室内において、マスクに対する基板のアライメントのために両者の位置関係を確実に検出できる簡単な構成で低コストのアライメント装置を提供する。
【解決手段】 真空チャンバ１内で相互に対向配置される基板Ｗとこの基板に対する処理範囲を制限するマスクＷとのいずれか一方を保持する固定の保持手段５と、その他方を保持する、固定の保持手段に対して相対移動可能な可動の保持手段２とを備える。固定の保持手段内に、一端側が可動の保持手段で保持された基板またはマスクのいずれか他方に向けて開口し、その他端側が処理室を画成する壁面に向けて開口する光路５２Ｒ，５２Ｌが形成され、光路の他端側から光を入射する光源６１と、この他端側から光路を通して他方を撮像する撮像手段６２と、撮像手段からの出力に応じて可動の保持手段を相対移動させてアライメントを行う制御手段Ｃとを更に備える。 （もっと読む）

【課題】従来よりも抵抗値の低いＩｎ_２Ｏ_３系酸化物導電膜を形成することができる酸化物を提供する。
【解決手段】インジウム元素（Ｉｎ）及びガリウム元素（Ｇａ）を含有し、Ｘ線回折において、２θ＝１２〜１８度、２１〜２４度及び４３〜４５度に回折ピークを有する酸化物。 （もっと読む）

【課題】低温でも良好に薄膜形成できるｐ型ＺｎＯ系半導体材料を提供する。
【解決手段】
ＺｎＯとＮｉＯの混合材料をスパッタターゲットとして、スパッタリングすることにより、Ｚｎ_1-xＮｉ_ｘＯ薄膜を基板上に形成する。Ｚｎ_1-xＮｉ_xＯ（ｘは、ＺｎとＮｉの合計モル数に対するＮｉモル数の比率である）は、ＺｎＯとＮｉＯとが混合した酸化物であり、ｘの値は０．６５以下に設定してＺｎＯに対する価電子帯トップのオフセット量を１ｅＶ以内に抑えることが好ましく、ｘの値は小さい方が好ましい。一方、電気伝導タイプをｐ型とし、電気抵抗を低く抑えることを考慮すると、Ｚｎ_1-XＮｉ_XＯにおけるＸの値は０．１３以上であることが好ましい。 （もっと読む）

【課題】従来よりも抵抗値の低いＩｎ_２Ｏ_３−ＺｎＯ系酸化物導電膜を形成することができるスパッタリングターゲットを提供する。
【解決手段】インジウム元素（Ｉｎ）、亜鉛元素（Ｚｎ）及び下記のＡ群から選択される少なくとも１つの元素（Ａ）を含有し、Ｉｎ、Ｚｎ及びＡの金属元素の組成（原子比）がＩｎ_ｘＺｎ_（1-ｘ）Ａ_ｙで表わされる酸化物からなり、ｘ及びｙが下記式（１）及び（２）を満たすスパッタリングターゲット。
Ａ群：Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｇａ、Ｂ、Ｓｉ、Ｇｅ、ランタノイド
０．６８≦ ｘ ≦０．９５ （１）
０．０００１≦ ｙ ≦０．００４５ （２） （もっと読む）

【課題】スパッタリング用ターゲットとして好ましく使用され得る導電性酸化物およびその製造方法を提供する。
【解決手段】結晶質Ｉｎ₂Ｏ₃と、結晶質Ｇａ₂ＺｎＯ₄とを含む導電性酸化物であって、導電性酸化物において、Ｚｎの原子濃度比を１とした場合に、Ｉｎの原子濃度比が０．４以上１．８以下であり、かつ、Ｇａの原子濃度比が０．４以上１．８以下の導電性酸化物とし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物のスパッタリング用のターゲットとして用いること。 （もっと読む）

【課題】新たな構成の不揮発性の記憶素子、それを用いた信号処理回路を提供する。
【解決手段】第１の回路と第２の回路とを有し、第１の回路は第１のトランジスタと第２のトランジスタとを有し、第２の回路は第３のトランジスタと第４のトランジスタとを有する。第１の信号に対応する信号電位は、オン状態とした第１のトランジスタを介して第２のトランジスタのゲートに入力され、第２の信号に対応する信号電位は、オン状態とした第３のトランジスタを介して第４のトランジスタのゲートに入力される。その後、第１のトランジスタ及び第３のトランジスタをオフ状態とする。第２のトランジスタの状態と第４のトランジスタの状態との両方を用いて、第１の信号を読み出す。第１のトランジスタ及び第３のトランジスタは、チャネルが酸化物半導体層に形成されるトランジスタとする。 （もっと読む）

【課題】新たな構成の不揮発性の記憶回路を用いた信号処理回路を提供する。
【解決手段】信号処理回路は、電源電圧が選択的に供給され、第１の高電源電位が選択的に与えられる第１のノードを有する回路と、第１のノードの電位を保持する不揮発性の記憶回路とを有する。不揮発性の記憶回路は、チャネルが酸化物半導体層に形成されるトランジスタと、トランジスタがオフ状態となることによってフローティングとなる第２のノードとを有する。トランジスタはエンハンスメント型のｎチャネル型のトランジスタである。トランジスタのゲートには、第２の高電源電位または接地電位が入力される。電源電圧が供給されないとき、トランジスタはゲートに接地電位が入力されてオフ状態を維持する。第２の高電源電位は、第１の高電源電位よりも高い。 （もっと読む）

【課題】可能な限り占有面積が削減され、データ保持期間の極めて長いメモリ装置を提供する。
【解決手段】メモリ装置内のメモリ素子のセルトランジスタとして、リーク電流の極めて小さいトランジスタを用いる。さらにメモリセルの占有面積を縮小するために、ビット線とワード線とが交差する領域に、当該トランジスタのソース及びドレインが縦方向に積層されるように形成すればよい。さらにキャパシタは、当該トランジスタの上方に積層すればよい。 （もっと読む）

【課題】データの保持期間を確保しつつ、単位面積あたりの記憶容量を高めることができる記憶装置を提供する。
【解決手段】複数のビット線を幾つかのグループに分割し、複数のワード線も幾つかのグループに分割する。そして、一のグループに属するビット線に接続されたメモリセルには、一のグループに属するワード線が接続されるようにする。さらに、複数のビット線は、複数のビット線駆動回路１０２ａ，１０２ｂ，１０２ｃによってグループごとにその駆動が制御されるようにする。加えて、複数のビット線駆動回路１０２ａ，１０２ｂ，１０２ｃと、ワード線駆動回路１０１とを含めた駆動回路上に、セルアレイ１０３ａ，１０３ｂ，１０３ｃを形成する。駆動回路とセルアレイ１０３ａ，１０３ｂ，１０３ｃが重なるように三次元化することで、ビット線駆動回路が複数設けられていても、記憶装置の占有面積を小さくすることができる。 （もっと読む）

【課題】電源電圧の供給の停止及び再開を行う構成において、揮発性の記憶装置と不揮発性の記憶装置との間のデータの退避及び復帰の必要のない半導体記憶装置を提供する。
【解決手段】不揮発性の半導体記憶装置とする際、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成する。具体的に半導体記憶装置には、酸化物半導体を半導体層に有するトランジスタ及び容量素子に接続されたデータ保持部にデータを保持する構成とする。そしてデータ保持部に保持される電位は、電荷をリークすることなくデータの出力が可能なデータ電位保持回路及び電荷をリークすることなくデータ保持部に保持した電位を容量素子を介した容量結合により制御可能なデータ電位制御回路で制御される。 （もっと読む）

【課題】スパッタリングによるターゲットの消耗を抑えつつ、ターゲット表面に付着する付着物の除去を行うことが可能なロータリースパッタリングカソード、およびロータリースパッタリングカソードを備えた成膜装置を提供すること。
【解決手段】ターゲット２１の外表面に付着した付着物を加熱して昇華させて除去する除去手段５１、又は、付着物を機械的に除去する除去手段を備える構成とする。これにより、従前のような付着物除去のためのスパッタリングを不要とする。付着物を加熱して昇華させる除去手段としては、例えばフィラメント５１を用い、付着物を機械的に除去する除去手段としては、例えばブラシ５３を用いることができる。これにより、ターゲットの消耗を抑えつつ、付着物を取り除くことができる。 （もっと読む）

【課題】電力の供給が停止した後もデータを保持することができる、新たな構成の記憶素子を提供することを目的の一とする。
【解決手段】記憶素子は、ラッチ回路と、第１の選択回路と、第２の選択回路と、第１の不揮発性記憶回路と、第２の不揮発性記憶回路と、を有する。また、第１の不揮発性記憶回路及び第２の不揮発性記憶回路は、それぞれトランジスタ及び容量素子を有する。第１及び第２の不揮発性記憶回路のそれぞれが有するトランジスタは、チャネルが酸化物半導体膜に形成されるトランジスタである。当該トランジスタは、オフ電流が極めて低いため、トランジスタと容量素子の接続点であるノードにデータが入力された後、トランジスタがオフ状態となり、電源電圧の供給が停止しても、長期間にわたりデータを保持することができる。 （もっと読む）

【課題】高速動作を実現できる記憶装置、或いは、リフレッシュ動作の頻度が低減できる記憶装置を提供する。
【解決手段】セルアレイ１０１の内部において、メモリセル１００に接続された配線に、駆動回路１０２から電位の供給が行われる。さらに、駆動回路１０２上にセルアレイ１０１が設けられており、セルアレイ１０１が有する複数の各メモリセル１００は、スイッチング素子と、スイッチング素子により電荷の供給、保持、放出が制御される容量素子とを有する。そして、スイッチング素子として用いられるトランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を、チャネル形成領域に含んでいる。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】酸化物半導体を用いた書き込み用トランジスタ１６２、トランジスタ１６２と異なる半導体材料を用いた読み出し用トランジスタ１６０及び容量素子１６４を含む不揮発性のメモリセルにおいて、メモリセルへの書き込みは、書き込み用トランジスタ１６２をオン状態とすることにより、書き込み用トランジスタ１６２のソース電極（またはドレイン電極）と、容量素子１６４の電極の一方と、読み出し用トランジスタ１６０のゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタ１６２をオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。また、読み出し用トランジスタ１６０として、ｐチャネル型トランジスタを用いて、読み出し電位を正の電位とする。 （もっと読む）

【課題】不純物を含む表層から基板に不純物を注入するための、実用性に優れるプラズマ処理装置及び基板処理方法を提供する。
【解決手段】プラズマ処理装置１０は、不純物を含む基板Ｗの表層から要求される注入深さへ不純物を注入するプラズマ処理のためのプラズマ処理パラメタ設定部１３を備える。プラズマ処理パラメタは、プラズマ処理により不純物濃度が基準値に等しくなる基板表面からの深さを決定づける主パラメタ例えばバイアス電圧と、不純物濃度を基準値に飽和させる飽和範囲をもつ副パラメタ例えばプラズマ処理時間と、を含む。設定部１３は、要求される注入深さから主パラメタを設定する第１設定処理と、副パラメタを設定する第２設定処理と、を実行する。 （もっと読む）