【課題】ヘテロ接合バイポーラトランジスタのエミッタメサがより正確に形成できるようにする。
【解決手段】第１エミッタ電極１０７ｂの側部には、例えば酸化シリコンからなる庇部１０８が形成され、また、少なくともキャップ層１０６を含んで構成されたエミッタメサの露出している側面から庇部１０８の下部の領域のレッジ構造部１０５ａにかけて形成された、例えば窒化シリコンからなる被覆層１０９が形成されている。被覆層１０９が、庇部１０８の側面，庇部１０８の下面，エミッタメサの側部，およびレッジ構造部１０５ａの上にかけて形成されている。 （もっと読む）

【課題】簡便な手法によってエピタキシャル基板の障壁層表面の平坦性を向上させ、ショットキーコンタクト特性の優れたエピタキシャル基板を実現する方法を提供する。
【解決手段】半導体素子用のエピタキシャル基板を製造する方法が、下地基板の上に、少なくともＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と、チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、障壁層形成工程における加熱温度よりも１００℃以上２５０℃以下高い加熱温度で障壁層が形成された下地基板を加熱することにより、障壁層の表面平坦性を向上させる平坦化処理工程と、を備える。 （もっと読む）

【課題】高電子移動度トランジスタ（ＨＥＭＴ）で、凹部バリア層を備え、バリア層間にゲート電極を形成することにより、エンハンスメント型ＦＥＴを提供する。
【解決手段】基板上１０４上にバッファ１０８層を形成し、バッファ層上にスペーサ層１１２を形成し、スペーサ層上にバリア層１１６を形成する。バリア層内に凹部を形成し、凹部を通して、少なくてもその一部が前記スペーサ層上に配置されるようにゲート構造１４０を形成する。 （もっと読む）

【課題】コンタクト抵抗が小さいオーミック電極を備えたIII−Ｖ族窒化物半導体を用いた半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１１の上に順次形成された、第１のIII−Ｖ族窒化物半導体層１２及び第１のIII−Ｖ族窒化物半導体１２と比べてバンドギャップが大きい第２のIII−Ｖ族窒化物半導体層１３と、ｐ型の導電型を有する第３のIII−Ｖ族窒化物半導体層２１と、第１のオーミック電極１４とを備えている。第１のオーミック電極１４は、下部が第２のIII−Ｖ族窒化物半導体層１３及び第３のIII−Ｖ族窒化物半導体層２１を貫通し且つ第１のIII−Ｖ族窒化物半導体層１２における２次元電子ガス層よりも下側の領域に達するように形成されている。 （もっと読む）

【課題】電界集中を緩和し、高い耐圧を得ることが可能な半導体装置を提供する。
【解決手段】
半導体層上において、第１フィールドプレートＦＡは、第１絶縁膜上に、第１電極１０２と第２電極１０３との間に相互に間隔を置いて配置され、第２フィールドプレートＦＢは、第２絶縁膜上に、第１電極１０２上方から第２電極１０３上方までの間に相互に間隔を置いて配置され、
第１電極および第２電極側末端のＦＢは、第１電極または第２電極およびそれに隣り合うＦＡに重なり、
前記第１電極および第２電極側末端ＦＢ以外の一方のＦＡまたはＦＢは、第１電極から第２電極への方向と垂直方向に隣り合う複数の他方のＦＡまたはＦＢに重なり合い、前記第１電極および第２電極側末端ＦＢ以外の他方のＦＡまたはＦＢは、第１電極から第２電極への方向に隣り合う２つの前記一方のＦＡまたはＦＢに重なり合う半導体装置。 （もっと読む）

【課題】確実なノーマリオフ動作とリーク電流の少ないショットキダイオードを提供する。
【解決手段】基板31表面にバッファ層32とUID-GaN層33とUID-AlGaN層34とが順次積層され、UID-GaN層とUID-AlGaN層との界面のUID-GaN層側に2DEG層35が発生するエピタキシャル基板と、UID-AlGaN層の表面に形成されたオーミックアノード電極39とオーミックカソード電極40と、オーミックアノード電極とオーミックカソード電極との間のオーミックアノード電極の側面に隣接して形成されたショットキアノードリセス36を少なくとも覆う熱CVDSiNショットキアノード絶縁膜37と、絶縁膜の表面のショットキアノードリセス内に形成されたショットキアノード電極41とを少なくとも備え、オーミックアノード電極とショットキアノード電極とが接続されている。 （もっと読む）

【課題】 アクセス抵抗およびオン抵抗が低いIII族窒化物半導体素子、III族窒化物半導体素子の製造方法、および電子装置を提供する。
【解決手段】
障壁層９０２は、チャネル層９０１上方にヘテロ接合され、
チャネル層９０１の上部の一部およびその上方の障壁層９０２が除去されて凹部が形成され、
チャネル層９０１および障壁層９０２の一部にｎ型導電層領域９０４が形成され、
ｎ型導電層領域９０４は、前記凹部の表面を含み、
ｎ型導電層領域９０４の深さＴ_ｉｍｐが、ｎ型導電層領域９０４表面の各部から前記表面と垂直方向の測定値で１５ｎｍ以上であり、
オーミック電極９０６および９０７は、前記凹部の表面を介して前記ｎ型導電層領域にオーミック接触していることを特徴とする、III族窒化物半導体素子。 （もっと読む）

【課題】高電圧を印加した際に逆バイアスにおけるリーク電流が少なく、順方向電圧降下Ｖｆが低い整流素子を有する単一基板上にトランジスタ素子と整流素子を一体にした半導体装置を提供する。
【解決手段】半導体装置１０は、単一の基板１１上にトランジスタ素子１２と整流素子１３とを備える半導体装置１０であって、トランジスタ素子１２は、基板１１上に形成された活性層１４と、活性層１４に接合されたソース電極１５とドレイン電極１６とゲート電極１７を備え、整流素子１３は、活性層１４に接合されたアノード電極１８と、ドレイン電極１６を用いたカソード電極と、アノード電極１８とカソード電極の間に第１の補助電極１９を備えた。 （もっと読む）

【課題】本発明は、高い信頼性を有するオーミック電極を備えた化合物半導体装置及びその製造方法を提供することを目的とする。
【解決手段】実施形態によれば、窒化物半導体層と、この窒化物半導体層上に設けられたオーミック電極と、を備え、前記オーミック電極は、前記窒化物半導体層との間で金属窒化物を形成する金属を含む第１電極層と、前記第１電極層上に設けられた、アルミニウム（Ａｌ）を含む第２電極層と、前記第２電極層の外面を被覆し、かつタングステン（Ｗ）を含む第３電極層と、前記第３電極層の外面を被覆し、かつ金（Ａｕ）を含む第４電極層と、を有することを特徴とする化合物半導体装置が提供される。 （もっと読む）

【課題】ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。 （もっと読む）

【課題】実効キャリアー濃度が増加し、物質間のエネルギーバンドギャップ調節によりショットキー障壁が減少し、高い透過率を有する、優れた電気的、光学的、熱的及び構造的特性を有する新概念のオーミック接触システムを提供する。
【解決手段】発光ダイオード又はレーザーダイオードにおいてオーミック接触を形成するための薄膜電極において、ｐ型窒化ガリウム層上に積層され、Ｎｉ−Ｘ固溶体を含有する第１電極層と、前記第１電極層上に積層され、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｒｕ、Ｒｈ、Ｒｅ、Ｃ、Ｃｕ、及びＩｒからなる群から選択される少なくとも１種以上の元素を含有する第２電極層と、を含むことを特徴とする、薄膜電極である。 （もっと読む）

【課題】テラヘルツ波を効率よく受信し、信号／雑音比を向上したテラヘルツ波受信素子を提供する。
【解決手段】第１の波長λ₁のテラヘルツ波を受信するテラヘルツ波受信素子１００であ
って、２以上の半導体層（バッファ層１０２ａおよび電子供給層１０４ａ）のヘテロ接合により形成される２次元電子チャネル層１０３ａ、ゲート幅方向にλ₁／２の長さを有するゲート電極１１１ａ、ドレイン電極１１３ａおよびソース電極１１２ａを有する第１のＦＥＴ１００ａと、第１のＦＥＴ１００ａのゲート電極１１１ａのゲート幅方向における中央部と接続され、かつ、ゲート電極１１１ａと直交するように配置されたゲート配線１１４ａとを備える。 （もっと読む）

【課題】発光効率と信頼性の向上
【解決手段】第２半導体層１０８上の全面に、透明導電膜１０を形成し、形成された透明導電膜の上に、フォトレジストを塗布し、第１半導体層１０４の電極形成部１６の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去する。残されたフォトレジストをマスクとして、透明導電膜をウエットエッチングして、第２半導体層の一部を露出させる。残されたフォトレジスト及び透明導電膜をマスクとして、ドライエッチングして、第１半導体層の電極形成部を露出させる。残されたフォトレジストをマスクとして、透明導電膜のドライエッチングで露出した部分をウエットエッチングし、残されたフォトレジストを除去する。 （もっと読む）

【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。ｎ型層１２は基板１１側の表面である第１の面１２Ａとは反対側の表面である第２の面１２Ｂから第１の面１２Ａに向けて延びるように形成された溝１３を有している。溝１３の底部である底壁１３Ａに接触する位置には絶縁体としての酸化物層１４が配置されており、かつ溝１３の側壁１３Ｂに接触するようにｎ型層１２とショットキー接触可能な金属膜１５が溝１３を埋めるように形成されている。さらに、ｎ型層１２の第２の面１２Ｂに接触するようにアノード電極１６が配置されている。 （もっと読む）

【課題】面内の抵抗率が不均一である窒化ガリウム基板上に形成したダイオード構造の耐圧を向上させることができる窒化ガリウム系半導体ダイオードを提供する。
【解決手段】半導体ダイオード１は、主面がＣ面である窒化ガリウム自立基板１０と、ｐｎ接合１６ａ又はショットキー接合１６を含む接合領域と、窒化ガリウム自立基板と接合領域との間に設けられ、窒化ガリウム自立基板表面の基板面内での最小抵抗率より低い抵抗率を有し、窒化ガリウム自立基板の導電型と同一の導電型の半導体層１４とを備える。 （もっと読む）

【課題】長期にわたって信頼性に優れた半導体素子及びその製造方法を提供する。
【解決手段】基板の一方の面に第１表面電極２を形成し、第１表面電極２が形成された基板１の表面にレジスト組成物を塗布し、プリベークしてレジスト膜１０を形成し、該レジスト膜１０を貫通して第１表面電極１上にコンタクトホールを形成し、このコンタクトホール内にコンタクト電極４を形成し、第１表面電極２が形成された基板の表面に、熱膨張率が２ｐｐｍ／℃以上７ｐｐｍ／℃未満の第１絶縁膜３ａを形成し、次いで、該第１絶縁膜３ａ上に熱膨張率が７ｐｐｍ／℃以上２４ｐｐｍ／℃以下の第２絶縁膜３ｂを積層して絶縁膜３を形成し、コンタクト電極４を介して絶縁膜上に第２表面電極５を形成し、第１表面電極２、第２表面電極５及び絶縁膜３が形成された基板の裏面側を支持体に固定し、第１表面電極側からダイシングして素子ユニットを分離して半導体素子を製造する。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）

【課題】ＧａＮ系の窒化物半導体を用いたデバイスのゲートリセス量の制御性を向上することで、閾値電圧の面内均一性を向上することができる窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、基板１０１上に形成された第１のＧａＮ系半導体からなるバッファ層１０２と、第２のＧａＮ系半導体からなるキャリア走行層１０３と、第３のＧａＮ系半導体からなるキャリア供給層１０４とを備えている。キャリア供給層１０４の上には第１の絶縁膜１０５と、アルミニウムを含む第２の絶縁膜１０６と、第１の絶縁膜１０５より膜厚が厚い第３の絶縁膜１０７とが形成されている。ソース電極１０８及びドレイン電極１０９は第１の絶縁膜１０５上に形成されている。ゲート電極１１０は、リセス構造を含む第２の絶縁膜１０６及び第３の絶縁膜１０７上に形成されている。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】酸化物の一部領域又は全領域の比抵抗を低下させることにより、簡易な工程で多様な電子素子を作製できる電子素子基板の製造方法を提供する。
【解決手段】少なくとも最表層の一部が比抵抗１×１０^９Ω・ｃｍ以下の酸化物からなる基板における前記酸化物の一部領域又は全領域に対し、前記基板の電位よりも高い電位を印加することにより、前記一部領域又は前記全領域の比抵抗を低下させる低抵抗化処理工程を有する電子素子基板の製造方法である。 （もっと読む）