【課題】 ＮＢＴＩ劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】 半導体装置の製造方法は、ｎ型領域を有するシリコン基板の上に、窒素を含む酸化シリコンを用いたゲート絶縁膜と、ホウ素を含むシリコンを用いたゲート電極とを形成する工程と、ゲート電極両側の前記シリコン基板内にｐ型ソース／ドレイン領域を形成する工程と、ゲート電極の側壁上に酸化シリコンを用いてサイドウォールスペーサを形成する工程と、ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜を形成する工程と、層間絶縁膜の平坦化された表面から内部に向って凹部を形成し，該凹部内に下地のバリア層とその上の銅領域を含む銅配線とを埋め込む工程と、銅配線の上に炭化シリコン層を形成する工程と、 前記炭化シリコン層の上方に絶縁層をＣＶＤで形成する工程と、を含むことを特徴とする。 （もっと読む）

【課題】 電界効果型トランジスタ及びその製造方法に関し、デバイス面積の増大を招くことなく、真性容量に対する寄生容量比を低減して高速動作を可能にする。
【解決手段】 ゲート電極５の上下に半導体的性質を示すカーボンナノチューブ４，９からなるチャネルを設ける。 （もっと読む）

貫通する開口を備える保護層を基板上に形成し、さらにこの開口の中にゲート電極を形成することによって、トランジスタは作製される。ゲート電極の第１の部分は、開口の外側に存在する保護層の表面部分で横方向に延在し、ゲート電極の第２の部分は、保護層から間隔を空けて配置され、第１の部分を越えて横方向に延在する。関連したデバイスおよび作製方法も述べられる。
（もっと読む）

【課題】配線に使われる多結晶シリコン層を形成する際に、アモルファスシリコン層が相変化して基板が変形する。この変形を、相変化時の機械的ストレスの発生を回避することにより軽減する方法を提供する。
【解決手段】基板１上のキャパシタ電極、ゲート電極などの導電層２の上に中間層としてアモルファス状の抗ストレス層３を設け、その上にアモルファスシリコン層４を形成する。この後、シリコン層の結晶化温度に加熱し、アモルファスシリコン層を相変化させ多結晶シリコン層にする。抗ストレス層の存在により結晶化時の機械的ストレスの発生が回避される。抗ストレス層は、別の加熱により相変化させ低抵抗化し、導電層と多結晶シリコン層は電気的に接続される。 （もっと読む）

【課題】本発明は、製造工程を単純化してマスク数を低減させることにより、生産性の向上を図る液晶表示装置用アレイ基板及びその製造方法を得ることを目的とする。
【解決手段】
本発明は、従来より少ないマスク工程を利用して液晶表示装置用アレイ基板を製造して工程を単純化して製造効率を向上させるだけでなく製造費用を大幅に節減する。又は、本発明による液晶表示装置用アレイ基板は、別途のアレイ基板保護膜を形成せずに、チャンネル保護膜形成時に酸化膜を形成して保護膜とすることで、不良を防止して画質を向上させるとともに、別途の装備と材料を要しないので材料費が節減される。 （もっと読む）

本発明は、１又はそれ以上の基板（１０１）上にルテニウム金属化合物含有膜を蒸着するための方法を提供する。所望の金属化合物が、適切な溶媒内に最初に溶解される。前駆体混合物が次いで蒸発されて、ＣＶＤ、ＭＯＣＶＤ、ＡＬＤ、などを備えた処理方法によって基板上の金属化合物の蒸着に使用される処理チャンバ（１００）に供給される。この方法は、高品質な実質的に一様な膜の蒸着に結びつく、その上、この方法は金属化合物成分の効率的利用をして、金属化合物の蒸着のためのコストを減少させる。 （もっと読む）

【課題】シリサイド電極に被着させた上部導体膜の剥離を起こさない炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法を提供すること。
【解決手段】ｎ型ＳｉＣ基板１に、Ｎｉなどのコンタクト母材を被着させ、ｎ型ＳｉＣ基板１と固相反応させてシリサイド電極を形成し、該シリサイド電極中に生成している炭素の少なくとも一部を該電極外部に排出させ、それを除去して、炭素含有量が、モル数で比較して、珪素含有量よりも少ない炭素低含有シリサイド電極５２とし、炭素低含有シリサイド電極５２上に上部導体膜３を被着させたことを特徴とする炭化珪素半導体装置を構成する。 （もっと読む）

第１主表面と、第１主表面に対向した第２主表面とを有する、高熱伝導性の基板を含むディンプル基板およびその製造方法。活性エピタキシャル層が、基板の第１主表面の上に形成される。ディンプルが、第２主表面から基板中を第１主表面に向かって延びるように形成される。低抵抗材料からなる電気コンタクトが、第２主表面の上とディンプルの中に形成される。低抵抗で低損失のバックコンタクトがこのように、基板を効果的なヒートシンクとして維持しながら形成される。
（もっと読む）

【課題】３マスク工程を通じて良好なパターンデザインを形成すると共に、段差の除去できる薄膜トランジスタ基板の製造方法を提供する。
【解決手段】本発明の薄膜トランジスタ基板の製造方法は、薄膜トランジスタ１４０が形成されたゲート絶縁膜１２５を覆う保護膜１５０上にコンタクトホール及び画素電極１６０が形成される領域をオープンさせるための第１フォトレジストパターンを形成する段階、第１フォトレジストパターンが形成された保護膜１５０上に透明導電膜を全面蒸着させた後、コンタクトホール及び画素電極１６０が形成される領域以外に形成された透明導電膜を露出させる第２フォトレジストパターンを形成する段階、第２フォトレジストパターンにより露出された透明導電膜をエッチング処理した後、保護膜１５０上に残留する第１及び第２フォトレジストパターンを除去して、保護膜１５０上にコンタクトホール及び画素電極１６０を形成する段階を含む。 （もっと読む）

【課題】特性に優れ、かつ、特性が大気中において経時的に劣化するのを防止し得る電子デバイス、かかる電子デバイスを製造する電子デバイスの製造方法、および、電子機器を提供すること。
【解決手段】薄膜トランジスタ１は、ソース電極２０ａおよびドレイン電極２０ｂと、ソース電極２０ａおよびドレイン電極２０ｂの表面に形成された有機膜６０と、ソース電極２０ａおよびドレイン電極２０ｂを覆い、かつ、有機膜６０と接触するように設けられた有機半導体層３０と、有機半導体層３０上に設けられたゲート絶縁層４０と、ゲート絶縁層４０上に設けられたゲート電極６０とを有する。有機膜６０は、好ましくは一般式：ＣＦ_３（ＣＦ_２）_ｍ（ＣＨ_２）_ｎＣＨ（ＣＨ_２ＳＨ）_２（ただし、ｍは１〜３５の整数を示し、ｎは２〜３３の整数を示す。）で表される非共役系有機化合物を、ソース電極２０ａおよびドレイン電極２０ｂの表面に結合させてなるものである。 （もっと読む）

無電解堆積および電気堆積プロセスをインサイチュで実行することによって、非常に信頼性のあるメタライゼーションが供給され、その際に、シード層を形成する、従来の化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）ならびに物理気相堆積（ＰＶＤ）技術にみられるような、汚染物質ならびにデバイススケーリングに関する欠点を克服することができる。ある実施例では、バリア層はさらに、ウェット堆積プロセスに基づいて堆積される。
（もっと読む）

【課題】低コストで半導体素子または表示素子を製造することができる、パターンの製造法とそれにより形成されるパターンの提供。
【解決手段】基板上に形成された感光性樹脂組成物層の上に疎液性の高い表面被覆層を形成させ、パターンを形成させる。基板上に残留する表面被覆層は疎液性が高く、一方、被覆が除去された部分は相対的に親液性が高いので、被覆が除去された部分に選択的に導電性材料含有組成物を付着させることができ、所望の配線パターンを得ることができる。 （もっと読む）

【課題】金等の貴金属上に無電解ニッケルめっき皮膜を形成する場合に、簡単な処理方法によって貴金属部分にのみ良好な無電解ニッケルめっき皮膜を形成することが可能な、貴金属に対する前処理液を提供する。
【解決手段】(i)錯化剤、(ii) 銅塩及び銀塩からなる群から選ばれた少なくとも一種の成分、並びに(iii) アルデヒド類、を含有する水溶液からなる無電解ニッケルめっき用貴金属表面活性化液、並びに該活性化液を用いて貴金属表面を活性化した後、無電解めっき用触媒を付与し、次いで、無電解ニッケルめっきを行うことを特徴とする貴金属上への無電解ニッケルめっき方法。 （もっと読む）

【課題】電流分散効率を改善した垂直構造の窒化物半導体発光素子及びその製造方法を提供する。
【解決手段】窒化物単結晶成長用基板３１上に順次ｎ型窒化物半導体層３２、活性層３３、ｐ型窒化物半導体層３４を形成し、ｎ型窒化物層の表面の少なくとも一面のほぼ中央領域に中央が開放されたマスクＭを介して窒化物単結晶が損傷された高抵抗領域３４ａを形成する。これを含むｐ型窒化物半導体層上にオーミックコンタクト層と導電性基板を順次形成し、窒化物単結晶成長用基板を分離し、ｎ型窒化物半導体層３２の露出面上にｎ側電極を設けて、オーミックコンタクト層と接するｐ型窒化物半導体層の表面及びｎ側電極と接するｎ型窒化物層の表面の少なくとも一面のほぼ中央領域に窒化物単結晶が損傷されオーミックコンタクト層とショットキ接合を有する高抵抗領域を形成した垂直構造の窒化物半導体発光素子とする。 （もっと読む）

【課題】 ゲート絶縁膜に接するゲート電極の空乏化を抑制しながら、ゲート電極の仕事関数の調整を効率的に行うことが可能な半導体装置およびその製造方法を提供する。
【解決手段】 ｐ型シリコン基板１、埋め込み酸化膜２、及び単結晶シリコン層３から構成されるＳＯＩ基板４において、単結晶シリコン層３にソース領域１０およびドレイン領域１１を備える。また、ソース領域１０とドレイン領域１１との間の単結晶シリコン層３の表面側はチャネル層３ａとして機能する。単結晶シリコン層３（チャネル層３ａ）の上にはゲート絶縁膜５が形成される。ゲート絶縁膜５上には、窒化チタン（ＴｉＮ）からなる金属粒子６ａ，６ｂ、及びポリシリコン膜７から構成されるポリシリコンゲート電極８が設けられる。ここで、ＴｉＮからなる金属粒子は、ゲート絶縁膜５に接する部分６ａと接しない部分６ｂからなる。 （もっと読む）

【課題】トレンチゲート型の半導体装置において、ゲート電極内に発生するボイドによるオン抵抗の増加、耐圧や破壊耐量の低下等の問題を生じさせることを効果的に防止する。
【解決手段】トレンチゲート型のＭＯＳトランジスタにおいて、トレンチ１５が形成され、このトレンチにゲート絶縁膜１６を介してゲート電極が埋め込まれる。ゲート電極は、ゲート絶縁膜１６に沿ってトレンチ１５内部に凹部を有するように形成される第１のゲート電極１７Ａと、この凹部側の表面に沿って形成される層間絶縁膜１８と、凹部を埋め込むように形成され第１のゲート電極１７と同一の材料からなる第２のゲート電極１９Ａとを有する。 （もっと読む）

【課題】 熱およびプラズマ増強蒸着のための装置および操作方法を提供することである。
【解決手段】 第１の温度で蒸着システムの第１のアセンブリを維持し、第１の温度より低く低下された温度で蒸着システムの第２のアセンブリを維持し、基板を第２のアセンブリの移送空間から真空アイソレートされる第１のアセンブリの処理空間に配置し、基板上に材料を堆積させる、基板上の蒸着のための方法、コンピュータ読み取り可能なメディア、および、システムである。 （もっと読む）

【課題】高精細でありトランジスタ特性の良好な、フレキシブルで大面積にも対応でき量
産性のある、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することを目的
とする。
【解決手段】基材上に、少なくとも下部電極のゲート電極、上部電極のソース電極及びド
レイン電極、絶縁層のゲート絶縁層、半導体からなる活性層の半導体活性層を含む層構成
の薄膜トランジスタであって、少なくとも上部電極が前記基材とは異なる第二の基材上の
、例えば、表面に凹部、又は凸部、又は平部を有する基材の凹部、又は凸部、又は平部に
電極材料が形成された後、前記基材のゲート絶縁層上に転写されて、上部電極のソース電
極及びドレイン電極を形成したことを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】発光アレイとＴＦＴアレイとの間に金属物質で接触電極を製造することにより発生される接触の不良による断線の問題を解決することができる有機電界発光表示装置及びその製造方法に関する。
【解決手段】本発明に係る有機電界発光表示装置は、第１の基板１０１上にカラーフィルターアレイと有機発光層が形成された発光アレイ１３０と、第２の基板１０２上に発光アレイを制御するための薄膜トランジスタが形成された薄膜トランジスタアレイ１４０と、発光アレイ１３０と薄膜トランジスタアレイ１４０を電気的に接触させる接触電極を含む接触部１５０とを備え、接触電極１５０は、電導性高分子物質からなる。 （もっと読む）

基板の表面上に電気接点または導電体を形成するプロセスであって、相変化導電性または半導電性印刷インク、または印刷後の処理の後に導電性または半導電性となるかかる相変化印刷インクをインク・ジェット印刷するステップを備えている、プロセス。 （もっと読む）