【課題】シリコン窒化膜を堆積してもシート抵抗が上昇しない配線構造を提供する。
【解決手段】半導体基板上に第一の高融点金属膜５を形成する工程と、前記第一の高融点金属膜上に高融点金属窒化物の反応物７を持つ第二の高融点金属膜６Ａを形成する工程と、前記第二の高融点金属膜上にシリコン窒化膜８を形成する工程とからなる。これにより、シリコン窒化膜の膜質を変化させることなく、また成膜時のパーティクルの発生を従来方法と同等としたまま、シリコン窒化膜下の高融点金属のシート抵抗の上昇を最小限に抑えることができる。 （もっと読む）

【課題】ＣＶＤ法により、埋め込み性、下地層との密着性に優れた銅配線形成方法の提供。
【解決手段】ホールや溝が形成された基板表面上に、金属原料としてテトラキスジエチルアミノバナジウム、テトラキスジメチルアミノバナジウム、テトラキスエチルメチルアミノバナジウム、テトラキスジエチルアミノチタン、テトラキスジメチルアミノチタン、テトラキスエチルメチルアミノチタンを、還元性ガスとしてターシャリーブチルヒドラジン、ＮＨ_３、Ｈ_２、ＳｉＨ_４、Ｓｉ_２Ｈ_６を用いて、ＣＶＤ法によりバナジウムまたはチタン含有膜からなる下地層を形成し、この上に、ＣＶＤ法により銅含有膜を形成し、ホールや溝を埋め込み、配線を形成する。 （もっと読む）

本発明は、原子層蒸着法において、基材上または多孔性固体の中あるいは上に銅膜を形成するための新規な原子層蒸着法に関する。 （もっと読む）

【課題】 ダマシン構造のゲート電極を備えたＭＩＳ型ＦＥＴにおいて、高い電流駆動能力と低消費電力とを有するＭＩＳ型ＦＥＴの製造方法を提供する。
【解決手段】 シリコン基板１の表面部にソース／ドレイン拡散層（１４，１５）を形成し、その表面にシリサイド層１７を形成する。そして、ゲート側壁（１２，１３）で区画されたゲート開口溝２０底部のシリコン基板１表面に、５５０℃以下の温度で界面層２１を形成し、ゲート開口溝２０内、界面層２１および層間絶縁膜１９を被覆するようにＨｉｇｈ−ｋ膜２２を堆積させ、酸化性雰囲気中５５０℃以下の温度での熱処理を施す。そして、全面を被覆する導電体膜２３およびメタル膜２４を形成した後、ＣＭＰ法により層間絶縁膜１９上の不要部分を研磨除去しダマシン構造のメタルゲート電極を備えたＭＩＳ型ＦＥＴを形成する。 （もっと読む）

【課題】 従来技術による金属ゲート電極形成ではシリコン基板が大口径化した場合、ウェハ面内、及び疎密間での寸法及び形状のばらつきが大きくなるという課題があった。
【解決手段】 本発明は、タングステンゲートエッチングにおいて、寸法のウェハ面内均一性に優れた電極形成可能とした半導体装置の製法であって、具体的には、シリコン基板１０１にゲート絶縁膜としてシリコン酸化膜１０２、高誘電体膜（Ｈｉｇｈ−ｋ膜）１０３、ゲート電極材料としてタングステン膜１０４、マスク膜としてシリコン窒化膜１０５を順に成膜する。反射防止膜１０６を塗布し公知のリソグラフィ技術によりパターンを形成し、この基板を反射防止膜１０６、シリコン窒化膜１０５を一般的な条件でエッチングした後、タングステン膜をシリコン基板の中央と外周のプラズマ密度の比を３〜４：１の条件で残膜が３〜５ｎｍになるまでエッチングを行い、最後に残りのタングステン膜をプラズマ密度の比が中央：外周＝１：１の条件でエッチングを行うこと方法である。 （もっと読む）

プラズマによりパターン形成された窒化層を形成するために窒化層をエッチングすることからなる半導体構造体を製造する方法。窒化層は半導体の基板上にあり、フォトレジスト層は窒化層上にあり、プラズマは、少なくとも圧力１０ミリトルでＣＦ₄及びＣＨＦ₃のガス混合物から形成される。 （もっと読む）

【課題】ゲート電極の空乏化を抑制しながら、ゲート電極を形成する際の製造プロセスを簡略化することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、一対のｎ型のソース／ドレイン領域６ａと、チャネル領域５ａ上にゲート絶縁膜７ａを介して形成されたゲート電極８ａと、一対のｐ型のソース／ドレイン領域６ｂと、チャネル領域５ｂ上にゲート絶縁膜７ｂを介して形成されたゲート電極８ｂとを備えている。そして、ゲート電極８ａは、ゲート絶縁膜７ａ上に形成されたＴａＮ層９ａと、ＴａＮ層９ａ上に形成されたポリシリコン層１０ａとを含み、ゲート電極８ｂは、ゲート絶縁膜７ｂ上に形成されたＴａＮ層９ｂと、ＴａＮ層９ｂ上に形成されたポリシリコン層１０ｂとを含み、ＴａＮ層９ａおよび９ｂは、同じ層からなる。 （もっと読む）

ドープされた半導体基板を与えることと、ｐｎ接合部を画定するべく基板に第二ドーパントを導入することと、ｐｎ接合部に対応する容量を低減するべくｐｎ接合部付近の基板中に中性化種を導入することとを含む、半導体系デバイスを製造するための方法である。半導体系デバイスは、第一および第二ドーパントを有する半導体基板と、中性化種とを含む。第一および第二ドーパントはｐｎ接合部を画定し、中性化種は、ｐｎ接合部に対応する容量を低減するべくｐｎ接合部付近の第一ドーパントの一部を中性化する。 （もっと読む）

【解決手段】 チタニウム−アルミニウム−窒素（「Ｔｉ−Ａｌ−Ｎ」）が半導体基板上に積層されて反射防止コーティングとしての役割を果たす。配線ラインの実施の形態に対して、アルミニウム導電層（５４）及びアルミニウム−チタニウム下層（５２）は、反射防止キャップ層の下に形成される。
【効果】 配線ライン製造プロセスに対して、Ｔｉ−Ａｌ−Ｎ層は、製造中の不要なフォトリソグラフ光（即ち、光子）の反射を防止するキャップ層（５６）としての役割を有する。電界放射ディスプレイ装置（ＦＥＤ）（１５０）に対して、Ｔｉ−Ａｌ−Ｎ層は、ディスプレイスクリーン（１１８）のアノードに由来する光がトランジスタ接合部を通過して装置動作を妨害するのを防止する。Ｔｉ−Ａｌ下層は熱処理中にアルミニウム導電層に起きる収縮を低減する。 （もっと読む）

【課題】高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗ，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。
【解決手段】Ｔｉ原料からＡｌを除去してＡｌ濃度が３ｐｐｍ以下であるマグネトロンスパッタリング装置用Ｔｉ材を調製し、このＴｉ材を用いてＡｌ含有量が原子数で１×１０^１８個／ｃｍ^３以下であり結晶質または非晶質であるコンタクトバリアー又はゲート電極層をスパッタリング法により形成することを特徴とするソース−ドレイン領域の接合深さが０．３μｍ以下である半導体素子の製造方法である。 （もっと読む）

【課題】めっき膜に取り込まれる不純物を低減させて、凹部内の配線における欠陥を減少させることが可能な半導体装置の製造方法を提供する。
【解決手段】まず、表面にビアホール１ａ及び配線溝１ｂを有するウェハＷをめっき液に浸漬させ、かつウェハＷとアノード１１との間に電圧を印加して、ウェハＷ上にめっき膜４を形成する。めっき膜４を形成した後に、電圧を印加した状態でウェハＷをめっき液から取り出す。そして、シード膜３及びめっき膜４に熱処理を施し、結晶を成長させて、配線膜５を形成する。最後に、ビアホール１ａ及び配線溝１ｂに埋め込まれた部分以外の配線膜５等を除去し、配線５ａを形成する。 （もっと読む）

本発明は、新規な１，３−ジイミンおよび１，３−ジイミン銅錯体ならびに原子層蒸着法における基材上または多孔性固体中もしくは多孔性固体上での銅の蒸着のための１，３−ジイミン銅錯体の使用に関する。 （もっと読む）

拡散バリア膜と金属膜との間の接着性を改善するための方法が提唱される。拡散バリア膜及び金属膜の両方は、いずれかのシークエンスで、半導体基板上へ堆積される。拡散バリア膜又は金属膜のいずれか一方である第一膜（第一膜は、基板の表面領域の少なくとも一部で暴露される）を有する基板は、酸素含有リアクタントに暴露され、第一膜の露出部分に酸素含有基又は酸素原子の約１の単層の表面終端を生成する。次いで、第二膜（これは、拡散バリア膜及び金属膜のうち他方である）が基板上に堆積される。さらに、酸素架橋構造が提唱され、該構造は、拡散バリア膜及び該拡散バリア膜との界面を有する金属膜を含む（ここで、界面は、酸素原子の単層を含有する）。
【課題】
【解決手段】
（もっと読む）

本発明は、新規な１，３−ジイミン銅錯体および原子層蒸着法における基材上または多孔性固体中もしくは多孔性固体上での銅の蒸着のための１，３−ジイミン銅錯体の使用に関する。 （もっと読む）

【課題】プラズマ前処理を行うこともなく、低温で、比抵抗が低く、酸化物膜やＣｕ配線膜に対する密着性が優れ、またＣｕ配線の信頼性を損なうことのないバリアメタル膜であるＷ系金属薄膜を形成する方法の提供。
【解決手段】真空チャンバー１０２内に原料ガス(ＷＦ_６、Ｗ(ＣＯ)_６ガス等)を導入する工程と、化学構造中に水素原子を含んだ反応性ガス(Ｈ_２、ＮＨ_３、ＳｉＨ_４、ＮＨ_２ＮＨ_２ガス等)を触媒体１０８に接触させて活性種にしてから真空チャンバー１０２内に導入する工程とからなるＣＡＴ−ＡＬＤ法により成膜する。 （もっと読む）

【課題】 極めて簡単な手段を採ることで、窒化物系化合物半導体と電極との接触抵抗を低下させ、また、電極表面及び電極パターンエッジのモフォロジを良好に維持することを可能にして高い信頼性を実現できるようにする。
【解決手段】 金属窒化物、例えばＴｉＮを含む第１の層及びＭｏ_x Ｇａ_1-x （０＜ｘ＜１）を含む第２の層が半導体に近い側から前記の順に積層されてなる電極を備えてなることが基本になっている。 （もっと読む）

【課題】 本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】 半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

【課題】 メタルゲート及びhigh-kゲート絶縁膜を有するCMOSにおいて、nMOS及びpMOSトランジスタの低しきい値化を実現する。
【解決手段】 ｎ型MISFET形成領域11のゲート絶縁膜3aはHfO₂膜であり、メタルゲート電極4aは、TiN膜と、ゲート絶縁膜との界面に生成されたにゲート電極に含まれるIV族遷移金属と酸素を含むがシリコンは含まない界面層とからなり、その仕事関数はｎ型MISFETのゲート電極材料に適した4.0〜4.2eVである。ｐ型MISFET形成領域１２のゲート絶縁膜3bはHfSiO_２/HfO₂であり、メタルゲート電極4bはTiNと、ゲート絶縁膜との界面に形成されたにゲート電極に含まれるIV族遷移金属と酸素および金属的シリコン（Si⁰）からなる界面層とからなり、その仕事関数は、ｐ型MISFETのゲート電極材料に適した4.9eVとなっている。 （もっと読む）

【目的】 不純物の残留を抑制し、バリアメタルを高純度に成膜することを目的とする。
【構成】 基体上にＴａ［Ｎ（（ＣＨ_３）_２］_５を供給するＴａ［Ｎ（（ＣＨ_３）_２］_５供給工程（Ｓ１０２）と、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５におけるＴａとは異なるＣを除去するＨ_２供給工程（Ｓ１０６）と、前記Ｃが除去された前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５の吸着分子に基づいて前記ＴａＮ膜を生成するＮＨ_３供給工程（Ｓ１０８）と、を備え、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５工程とＨ_２供給工程とＮＨ_３供給工程とを繰り返すことで、前記基体上にＴａＮ膜を堆積させることを特徴とする。 （もっと読む）

【課題】 機械的強度に優れると共に、低抵抗であって且つ絶縁膜に対する密着性の高いバリアメタル膜を有する半導体装置を提供する。
【解決手段】 基板（１）上に形成された絶縁膜（６）と、絶縁膜（６）中に形成された埋め込み金属配線（１０）と、絶縁膜（６）と金属配線（１０）との間に形成されたバリアメタル膜（Ａ１）とを備えた半導体装置において、バリアメタル膜（Ａ１）は、絶縁膜（６）が存在している側から金属配線（１０）が存在している側へ向かって順に積層されている金属酸化物膜（７）、金属化合物膜（８）及び金属膜（９）よりなる。金属化合物膜（８）の弾性率は、金属酸化物膜（７）の弾性率よりも大きい。 （もっと読む）