反射防止コーティング及び積層配線ライン
【解決手段】 チタニウム−アルミニウム−窒素（「Ｔｉ−Ａｌ−Ｎ」）が半導体基板上に積層されて反射防止コーティングとしての役割を果たす。配線ラインの実施の形態に対して、アルミニウム導電層（５４）及びアルミニウム−チタニウム下層（５２）は、反射防止キャップ層の下に形成される。
【効果】 配線ライン製造プロセスに対して、Ｔｉ−Ａｌ−Ｎ層は、製造中の不要なフォトリソグラフ光（即ち、光子）の反射を防止するキャップ層（５６）としての役割を有する。電界放射ディスプレイ装置（ＦＥＤ）（１５０）に対して、Ｔｉ−Ａｌ−Ｎ層は、ディスプレイスクリーン（１１８）のアノードに由来する光がトランジスタ接合部を通過して装置動作を妨害するのを防止する。Ｔｉ−Ａｌ下層は熱処理中にアルミニウム導電層に起きる収縮を低減する。
【効果】 配線ライン製造プロセスに対して、Ｔｉ−Ａｌ−Ｎ層は、製造中の不要なフォトリソグラフ光（即ち、光子）の反射を防止するキャップ層（５６）としての役割を有する。電界放射ディスプレイ装置（ＦＥＤ）（１５０）に対して、Ｔｉ−Ａｌ−Ｎ層は、ディスプレイスクリーン（１１８）のアノードに由来する光がトランジスタ接合部を通過して装置動作を妨害するのを防止する。Ｔｉ−Ａｌ下層は熱処理中にアルミニウム導電層に起きる収縮を低減する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体製造プロセスに関し、詳しくは反射防止コーティング及び配線プロセスに関する。
【背景技術】
【０００２】
一般的に集積回路（ＩＣ）は半導体ウェハ上に作製される。ウェハはカットされ複数の半導体基板即ち「ＩＣチップ」が形成される。半導体装置はウェハ上に形成される。ラベル半導体が使用されるが、装置は電気導体（例えば、アルミニウム、タングステン）、電気的半導体（例えば、シリコン）及び電気的非導体（例えば、酸化シリコン）を含む種々の材料から作製される。半導体シリコンウェハは堆積、エッチング、平坦化及びリソグラフプロセスが施されて多くの半導体装置が得られる。アルミニウム及びアルミニウム合金メタライゼーション手法が装置内のコンタクト及び相互接続を図るために使用される。
【０００３】
装置の密度が向上するように個々の回路素子が小さいＩＣを製造することの利点には、電気機器のかさばりが少なくなる、接続数を減らすことによって信頼性が改善される、組立及び包装コストが最小化される、回路速度が向上するというようなことがあることはよく知られている。
【０００４】
相互接続技術は大規模集積（ＶＬＳＩ）回路装置に対する回路密度が増大するにつれて益々制限される。特に、より小さなライン幅及びより小さなライン間隔を達成することによって、半導体基板上に存在することができる装置の数が制御される。ライン幅及びライン間隔を最小化する技術はリソグラフプロセスに制限される。
【０００５】
「リソグラフプロセス」という用語は、光子、電子あるいはイオンに高感度な材料の層にパターンを描くプロセスのことを表す。この原理は光感光性乳剤フィルム上に対象物をイメージするフォトカメラの原理と似ている。フォトカメラでの最終生成物はプリントされた画像であり、半導体プロセスの状況下での画像は材料が積層されるかあるいは除去される領域を形成するための中間パターンである。フォトリソグラフ・プロセス中にそのままにしておく領域（例えば、ポジティブ露光）あるいは除去すべき領域（例えば、ネガティブ露光）を形成するために反射防止材料は好ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
大規模集積（ＶＬＳＩ）回路に対して小寸法でパターニングすることにおける現在の問題点は、ライン端部の刻み目、より一般的には不均一なライン形成である。刻み目は溝又はその他のでこぼこした断面（即ち、刻み目）によって形成される。そのような刻み目はライン幅あるいは間隔に対して刻み目の寸法が相対的に小さいので、大きなライン幅及びライン間隔でパターニングする場合にはそれほど重要でない。しかしながら、寸法が小さくなると、刻み目によってライン幅が切断されたり著しく減少する。切断された配線は、例えば、オープン回路であり、従って欠陥となる。フォトリソグラフ中に金属線からの光の反射は刻み目の一つの原因である。
【０００７】
図１は、半導体基板１１上に形成された刻み目のある配線ライン１０を示す。配線ライン１０は他の部分１４、１６よりも実質的に薄い長手方向に沿う部分１２を有する。この薄い部分１２はエレクトロマイグレーション及びストレスマイグレーションの影響を受け易い。エレクトロマイグレーションは電子と金属イオンとの間の運動量交換による金属原子の輸送である。場の影響下で電子が移動すると、電子とイオンとの間の衝突により、運動量がイオンに転送される。イオンは次に配線金属の空孔を離れて電子の流れの方向に移動する。空孔の蓄積の繰り返しにより、金属に非導電性のボイドが形成される。この影響で欠陥のあるオープン回路が発生する。
【０００８】
ストレスマイグレーションは高い動作温度と低い環境温度との間の配線ラインの温度サイクルによって引き起こされる原子マイグレーションである。温度サイクルによって一般的にクリーピングと呼ばれる機械的なストレスが薄いラインに生じる。そのストレスはライン幅が減少するにつれて増大する。金属において大きな欠陥はボイドであり、その結果、配線ラインにオープン回路という欠陥をもたらす。従って、刻み目、その結果のエレクトロマイグレーション及びストレスマイグレーションの影響を受け易いことを防止するために均一なラインが好ましい。そのような均一ラインは、より小さなライン幅及びライン間隔を増大させるために好ましい。
【０００９】
配線ラインにマイグレーションの欠陥を生じさせる別の要因は、熱処理プロセス中の収縮である。通常の配線ラインは導電層（例えば、アルミニウム）及び下層（例えば、チタニウム）を含む。配線ライン及び隣接する集積回路を作製する製造プロセス中において、チタニウム及びアルミニウムは熱処理プロセスを受ける。そのようなプロセス中において、アルミニウムとチタニウムの隣接する領域とが反応してチタニウム層とアルミニウム層との間でチタニウムアルミニウム合成物が形成される。ある適用例では、ＴｉＡｌ３が安定した合成物として形成される。合成物が形成される際に、アルミニウム層は収縮して４〜８％の質量を失う。この質量損失はアルミニウム層においてストレスを増大させるという好ましくない結果をもたらす（例えば、小さなライン寸法に対してストレスが３〜４倍に増加する）。この結果、ストレスマイグレーション及びエレクトロマイグレーションに起因してボイドが幾度も形成され易くなる。小さなライン寸法では、熱処理プロセス後、金属は自己の降伏強度を越えて、望ましくないボイドを残して切断されるかもしれない。従って、導線層に過度のストレスがかからないような配線ライン形成プロセスが望まれる。
【００１０】
フラットパネルディスプレイ装置の半導体基板に反射防止コーティングが施されることも望まれる。冷陰極電界放射ディスプレイ（「ＦＥＤ」）装置において、ディスプレイスクリーンの発光画素サイトの品質及び鮮明さは、特定の画素サイトを照射するエミッタサイトからの電子放出の正確な制御に依存する。数字あるいは文字等のビジュアル画像を形成する場合、ディスプレイスクリーンの適切な画素サイトを照射するために、異なるエミッタサイトのグループのオンオフが繰り返えされなければならない。所望の画像を形成するために、隣接する画素サイトがオフ状態に保持されている間に、ある画素サイト対するエミッタサイトにおける電子放射が開始される。鮮明な画像については、孤立させる必要のある画素サイトをオフ状態に維持することが重要である。
【００１１】
エミッタサイトに電子を突然的に放射させる一つの要因としては、ＦＥＤ駆動回路において半導体接合部の光子への応答性にある。逆光子は発光ディスプレイスクリーン及び／又は環境（例えば、光、太陽光）に存在する光子により生成される。このことはそれらの化学的特性が変化することによって接合部に影響を与える。いくつかのケースでは、接合部を通過する所望しない電流が生じることがある。その所望しない電流は隣接する画素のエミッタサイトから電子放射を開始する。そのような放射は、結果として暗い画素を望む場合に、隣接する画素が発光する。観察者の視点では、望まない画素の発光によって品質の低下したあるいは不鮮明な画像が観察される。孤立及び活性化の問題を除き、環境及び基板上で接合部を始動するディスプレイスクリーンからの光によって、ＦＥＤセルのエミッタサイトに流れる電流を処理及び制限することにおける他の問題が生じる。従って、任意の接合部に光子により望まない露光がなされるのを防止することが必要となる。
【課題を解決するための手段】
【００１２】
本発明によれば、チタニウム、アルミニウム及び窒素（「Ｔｉ−Ａｌ−Ｎ」）が半導体基板領域上に積層されて反射防止コーティングとしての役割を果たす。配線ライン製造プロセスに対して、Ｔｉ−Ａｌ−Ｎ層は、製造中の不要なフォトリソグラフ光（即ち、光子）の反射を防止する。電界放射ディスプレイ装置（ＦＥＤ）に対して、Ｔｉ−Ａｌ−Ｎ層は、ディスプレイスクリーンのアノードに由来する光がトランジスタ接合部を通過して装置動作を妨害するのを防止する。
【００１３】
本発明の一態様によれば、配線ライン（即ち、導電経路、相互接続）がチタニウム−アルミニウム−窒素（「Ｔｉ−Ａｌ−Ｎ」）キャップ層、アルミニウム導電層及びチタニウム−アルミニウム下層によって形成される。Ｔｉ−Ａｌ−Ｎキャップ層は反射防止層としての役割を有する。Ｔｉ−Ａｌ−Ｎ層はアルミニウム層を覆い、アルミニウム層はチタニウム−アルミニウム下層を覆う。
【００１４】
本発明の別の態様によれば、チタニウム−アルミニウム下層は基板上（基板のバリア層上、あるいはコンタクト上もしくはメタライゼーション層を介して）にスパッタリング又は物理蒸着堆積（ＰＶＤ）プロセスによって積層される。アルミニウム層が積層された後、Ｔｉ−Ａｌ−Ｎ層が積層される。Ｔｉ−Ａｌ下層を適用することによって、チタニウムのみの下層と比較して、アルミニウム層の収縮が少なくなる。例えば、５００オングストロームのチタニウム上の約４０００オングストロームのアルミニウムは熱処理工程で約１２０オングストロームだけ収縮し、Ｔｉ−Ａｌ下層によって収縮及びアルミニウム層の質量損失が最小化される。その結果、製造プロセス中にアルミニウム層のストレスが少なくなる。アルミニウム層はエレクトロマイグレーションの影響を受けにくくなり、かつ、ストレスマイグレーションの影響を受けにくくなる。
【００１５】
本発明の一つの利点として、Ｔｉ−Ａｌ−Ｎキャップ層は典型的なフォトリソグラフ波長（例えば、３６５ナノメートル）に対する通常の窒化チタニウムキャップ層に関して約１０の要素によって反射率を低減する。この結果、刻み目は実質的に低減され、エレクトロマイグレーション耐性及びストレスマイグレーション耐性が向上する。別の利点として、チタニウム−アルミニウムを下層として使用することにより、アルミニウム層におけるストレスが低減され、これにより、エレクトロマイグレーション耐性及びストレスマイグレーション耐性が向上する。更に、チタニウム−アルミニウム下層の使用により、Ｔｉ−Ａｌ−Ｎキャップ層を形成するときに、別々のスパッタチャンバの必要がなくなる。
【００１６】
本発明の別の態様によれば、反射防止Ｔｉ−Ａｌ−Ｎ層が電界放射ディスプレイ（ＦＥＤ）に適用されて、環境において又はディスプレイスクリーンアノードによって生成された光子から回路接合部が保護される。ＦＥＤベースプレートの半導体基板上に駆動回路を製造するとき、配線ラインの上及びコンタクトの周囲に絶縁層が典型的に設けられる。反射防止Ｔｉ−Ａｌ−Ｎ層がその絶縁層上に設けられる。そのようなコーティングは光子が駆動トランジスタの接合部に到達するのをブロックする。反射防止コーティングの利点としては、接合部をそれら電気的特性の逆の変化から保護する。
【００１７】
本発明の他の態様及び利点は、以下の詳細な説明を図面とともに参照することにより、より理解されるであろう。
【発明を実施するための最良の形態】
【００１８】
（概要）
図２は半導体基板２０上に形成された集積回路（ＩＣ）１８の部分的な断面を示す。基板２０は、配線ライン２６によって相互接続されたｎ型及びｐ型ドープ領域２２、２４を含む。半導体基板領域は所望の半導体装置を形成している。配線ラインは下層２９上に配置された導電層２７上に配置されたキャップ層２５を備えるか又は備えることなく形成されている。一般的なキャップ層２５は窒化チタニウムによって形成されている。一般的な導電層２７はアルミニウムによって形成されている。一般的な下層２９はチタニウムによって形成されている。
【００１９】
従来技術において起こっている２つの問題は本発明により対処されている。第１に、導電層の表面の反射率は写真露光中にフォトリソグラフ光を散乱させる。小さな寸法のパターニングのために、散乱することはより重要である。図３は光源３０からの光線２８がレンズ３２を介してマスク３４を通ってＩＣ１８上に向けられているフォトリソグラフプロセスが施されている一般的な集積回路を示す。光は配線ライン２６及びライン間の間隔を定義する。反射を有する金属導電ライン層は光を散乱させる。散乱光３６はフォトレジストの望ましくない領域への広がりを生じさせる。望ましくない結果としてラインの刻み目（図１参照）となる。刻み目を伴うことにより、エレクトロマイグレーション及びストレスマイグレーションの欠陥が増加し易くなる。この第１の問題の解決はキャップ層の反射率を低減させることにある。このことは、Ｔｉ−Ａｌ−Ｎをキャップ層として適用することにより達成される。
【００２０】
対処される第２の問題は、ＩＣ１８の熱処理プロセス中にアルミニウム導電層２７及びチタニウム下層２９が反応することである。Ｔｉ−Ｎ／Ａｌ／Ｔｉ金属積層に対して１ミクロン未満の寸法でラインをパターニングする場合、熱処理中に中間のアルミニウム層が収縮することによってボイドが生じてエレクトロマイグレーション及びストレスマイグレーションの欠陥が生じ易いことが分かっている。例えば、セ氏４２５度で約１００分間熱処理プロセスを行っている間に、アルミニウム層は４〜８％の質量を損失する。その損失はアルミニウムがチタニウムの下層と反応して安定した合成物（ＴｉＡｌ３）を形成することによる。４２５度Ｃの温度でのプロセスが示されているが、低い又は高い温度を用いた他の熱処理プロセスによって反応が起こる。この結果、ストレスの要素は２倍から４倍に増加する。従って、アルミニウム層のストレスマイグレーション耐性及びエレクトロマイグレーション耐性が実質的に備わることになる。より重大なこととしては、ストレスが金属降伏強度を越えた場合、処理中にアルミニウムに割れ目が生じる。第２の問題に対する解決は、Ｔｉ−Ａｌ下層を適用することであり、この効果としては、ＩＣの熱処理プロセス中にアルミニウム層のバッファとなってアルミニウムが下層又はバリア層と反応することが減少される。
【００２１】
（配線ライン構造）
図４は本発明の一実施の形態に従って処理される集積回路１８’を示す。ＩＣ１８は基板２０上に形成されている。コンタクト４０は基板２０と隣接する酸化層４２内に形成されている。代表的なコンタクト構成はチタニウムの層４４、窒化チタニウムの層４６及びタングステンの層４８を含む。配線ライン５０はコンタクト４０上に積層金属として形成されている。配線ライン５０は導電層５４、下層５２及びキャップ層５６を含む。キャップ層５６は導電層５４を覆い、その導電層５４は下層５２を覆っている。
【００２２】
導電層５４は各配線ライン５０によって形成される主要な導電パスとしての役割を有し、典型的には隣接する配線ラインの層５２、５６よりも厚い。導電層５４は典型的にはアルミニウムの層として形成されるが、金あるいは銅もまた他の実施の形態で使用される。層５４の典型的な厚さは約２０００〜１５０００オングストロームである。
【００２３】
通常、下層は基板２０のシリコンが導電層に拡散するのを防止し、かつ導体と反応するバリアとしての役割を有する。代替例として、分離バリア層が含まれる。分離バリア層は種々の実施の形態において（ｉ）チタニウム、（ｉｉ）窒化チタニウム、あるいは（ｉｖ）チタニウム−アルミニウム−窒素材料から形成される。示されている実施の形態では、コンタクト４０の領域によって配線ライン５０が基板２０から分離されている。そのような実施の形態に対して、コンタクト４０はチタニウム層４４によって表されるバリア層を含む。
【００２４】
本発明の態様に従うと、下層５２は熱処理中の導電層の収縮を最小化するためのバッファ領域としての役割を有する。好ましい実施の形態では、下層はチタニウム−アルミニウムによって形成されている。典型的な厚さは５０〜１０００オングストロームである。典型的なバルク抵抗は堆積されたとき１００〜５００マイクロオーム−ｃｍであり、アニーリングされた後では２０〜１００マイクロオーム−ｃｍである。
【００２５】
本発明の態様に従うと、キャップ層５６は反射防止コーティングとしての役割を有する。好ましい実施の形態では、キャップ層はチタニウム−アルミニウム−窒素から形成されている。合成物は１０％〜９０％のアルミニウムを含んでいることが好ましい。キャップ層５６は、アルミニウムの導電層の２０００〜１５０００オングストロームの厚さに対して５０と１５００オングストロームの間の厚さを有する。
【００２６】
（配線ライン形成及びストレス低減）
配線ライン層５２、５４、５６は基板上に積層されている。下層５２は典型的にはスパッタリングプロセスによって積層されるが、代替的な物理蒸気堆積プロセスあるいは他の堆積プロセスが他の実施の形態で使用される。好ましい実施の形態では、チタニウム−アルミニウムフィルムは合成チタニウム／アルミニウムターゲットから基板２０上にスパッタリングされる。代替例として、チタニウム及びアルミニウムが別々のターゲットからスパッタリングされる。次に、導電アルミニウム層５４がスパッタリングあるいは他の堆積プロセスによって積層される。次に、Ｔｉ−Ａｌ−Ｎキャップ層５６が積層される。好ましい実施の形態では、チタニウム及びアルミニウムは窒素雰囲気中でスパッタリングされてチタニウム−アルミニウム−窒素の層が形成される。下層５２及びキャップ層５６の堆積工程の両方は、スパッタリングのためにチタニウム−アルミニウムターゲットあるいは別々のチタニウム及びアルミニウムターゲットを使用するので、同じスパッタリングチャンバーを各工程で使用することができる。図５はエッチング前の配線ライン層５２、５４、５６を示す。図４はエッチングされた配線ライン５０を示す。
【００２７】
半導体製造中に配線ライン５０は熱処理プロセスに晒される。そのようなプロセス中にチタニウムとアルミニウムとが反応して安定した合成物が形成される。下層は既にアルミニウムを含んでいるので、導電層５４からのアルミニウムが下層５２においてチタニウムと反応することは少ない。導電層５４からのいくらかのアルミニウムが下層５２においてチタニウムと反応する可能性があるが、その量は図２で示されるような通常の積層よりも実質的に少ない。約セ氏４２５で約１００分間の熱処理に対して、約５００オングストロームの積層下層よりも大きな２０００オングストロームの厚さを有するアルミニウム層５４について、収縮は６０オングストローム（例えば、約５３オングストローム）よりも少ない。収縮はターゲット状態、スパッタリングツール、スパッタリング条件他によって変化する。このことは、同じ層の寸法を有する通常の積層に対する約１２０オングストロームの収縮を上回る重要な改善である。収縮はアルミニウムの降伏強度の許容範囲内であるため、割れ目が防止される。加えて、エレクトロマイグレーション耐性及びストレスマイグレーション耐性が改善される。収縮の程度はチタニウム及びアルミニウムの化学量論にも依存する。上記した実施の形態では、基板に適用された下層は、約２／３アルミニウム〜１／３チタニウムを含む。下層のアルミニウムのパーセンテージが増加することによって、導電層における収縮が低減される。導電層の収縮を低減する本発明の態様は、キャップ層を有していない、あるいは上記したキャップ層を有するか又は通常あるいは他のキャップ層を有する配線ラインに適用されることに注意されたし。例えば、Ｔｉ−Ａｌ／Ａｌ／Ｔｉ−ＡｌあるいはＴｉ−Ａｌ／Ａｌ／Ｔｉ−Ａｌｘの積層によって、中間導電層のＡｌ収縮を低減させる本発明の態様が具体化される。本発明の態様のこの下層を具体化する実施の形態に含まれる他の代表的なキャップ層は、Ｔｉ−Ｎ及びＴｉ−Ａｌｘ−Ｎを含む。
【００２８】
（キャップ層の反射防止特性）
フォトリソグラフ中にキャップ層５６は光源からの光線２８の光子に晒される。図５を参照すると、光線２８はマスク３４を通過してキャップ層５６に衝突する。キャップ層５６は光子を吸収して光散乱を低減あるいは防止する反射防止コーティングとしての役割を有する。図６は光線２８の波長を変化させたときの本発明のキャップ層５６の反射率のグラフである。反射率は、約３６５オングストロームの光線において、裸シリコンウェハの反射率の約０．１倍に最小化されている。そのような波長は「Ｉ−ライン」フォトリオグラフプロセスに対する代表的な波長である。こうして、キャップ層５６はラインパターニングに対して有効的な役割を果たす。
【００２９】
図７は、窒化チタニウムから形成される通常のキャップ層の反射率を示す。最小の反射率は、約３５０オングストロームの光線において、裸シリコンウェハの反射率の約０．１２倍である。従って、アルミニウムの含有によってキャップ層の反射防止性能が向上される。
【００３０】
図５に戻り、キャップ層の反射率が示されている。代表的な実施の形態では、キャップ層５６は約１７５オングストロームの厚さを有し、Ｔｉ１−Ｘ−ＡｌＸ−Ｎ（Ｘ＝０．５４）の構成を有する。厚さ及び濃度は他の実施の形態において変更されてもよい。３００〜４００ｎｍの光子源波長では、代表的な実施の形態のキャップ層は裸シリコンウェハの反射率の０．１０倍以下の反射率を示す。放射波長が３５０〜３８０ナノメートルの光線に対して、キャップ層５６は裸シリコンウェハの反射率の０．０５倍以下の反射率を示す。放射波長が３６０〜３７０ナノメートルの光線に対して、キャップ層５６は裸シリコンウェハの反射率の０．０３倍以下の反射率を示す。放射波長が約３６５ナノメートルの光線に対して、キャップ層５６は裸シリコンウェハの反射率の０．０１倍以下の反射率を示す。そのような性能は窒素雰囲気中でアルミニウム及びチタニウムをスパッタリングすることによって形成されるキャップ層５６によって達成された。アルミニウムに対するスパッタリング堆積パワーは、チタニウムのスパッタリング堆積パワーの１〜４倍である。チタニウムのスパッタリング堆積パワーは１キロワット〜２０キロワットである。キャップ層５６は少なくとも５０オングストロームの厚さを有し、１０％〜９０％のアルミニウム（原子質量で）から構成されていることが好ましい。キャップ層５６の厚さ及び組成を変更した場合、光線の波長は反射率が最小となるように変更される。キャップ層の厚さを変更することによって、１０％〜９０％のアルミニウム含有量を有するキャップ層５６において、１５０〜４００ｎｍの波長を有する光子源に対して裸シリコンウェハの反射率の０．１０倍よりも小さい反射率の値が達成される。キャップ層の厚さが増加することによって、１５０ｎｍと同じぐらいの低い波長を有する光線に対して裸シリコンウェハの反射率の０．１０倍よりも小さい最小の反射率が達成される。一実施の形態において、厚さを約１５０オングストロームに減らすことによって、４００ｎｍと同じぐらいの高い波長を有する光線に対して裸シリコンウェハの反射率の０．１０倍よりも小さい最小の反射率が達成される。スパッタリングツールあるいはスパッタリング条件を異ならせることにより、最小の反射率が得られる厚さが変化する。
【００３１】
（フラットパネルディスプレイの実施の形態）
フラットパネルディスプレイは通常の冷極線管ディスプレイよりも軽く、かつ消費電力が少ない。冷陰極電界放射ディスプレイ（ＦＥＤ）は陰極発光スクリーンを照射してビジュアル画像を生成する電子放射を利用する。個々の電界放射セルは典型的にはベースプレート上に形成された１つ以上のエミッタサイトを含む。ベースプレートはエミッタサイトからの電子放射を制御するアクティブ半導体装置を含む。シリコン等の材質から形成されるベースプレート上又は、ベースプレート上に形成された中間導電層（例えば、ポリシリコン）あるいは中間絶縁層（例えば、二酸化シリコン、窒化シリコン）上にエミッタサイトが直接形成されてもよい。ゲート電極構造あるいはグリッドは典型的にエミッタサイトと関連づけられている。エミッタサイトとグリッドは電源に接続され、エミッタサイトからファウラー−ノルドハイム電子放射を引き起こす電位差を確立する。これらの電子は蛍光コーティングを有するディスプレイスクリーンに衝突する。これによりスクリーンを照射する光子が解放される。ディスプレイスクリーンの単一の画素は、１つあるいはいくつかのエミッタサイトによって典型的に照射される。
【００３２】
ゲートのあるＦＥＤにおいて、グリッドは絶縁層によってベースから離間している。この絶縁層はグリッドに対する支持を提供し、かつグリッドとベースプレートとの間の差電圧のブレイクダウンを防止する。個々の電界放射セルは真空マイクロ電子三極管とも呼ばれる。三極管素子はカソード（電界放射サイト）、アノード（陰極発光素子）及びゲート（グリッド）を含む。
【００３３】
図８は電界放射ディスプレイ（ＦＥＤ）１１３の画素サイト１１０及び両側の隣接する画素サイトの一部を示す。ＦＥＤ１１３は、単結晶Ｐ型シリコンのような材料から形成された基板１１２を有するベースプレート１１１を含む。複数のエミッタサイト１１４が基板１１２のＮ型導電性領域１３０上に形成されている。Ｐ型基板１１２及びＮ型導電性領域１３０はＰ／Ｎ接合を形成する。この種の接合は他の回路素子と組み合わせて、画素サイト１１０及び１１０’に流れる電流を活性化及び制限するためのＦＥＴのような電子デバイスを形成することができる。
【００３４】
エミッタサイト１１４は、蛍光材料１１９がコーティングされた陰極発光ディスプレイスクリーン１１８に向けられる電子を放射するために使用される。絶縁層１２２によって基板１１２から離間されたゲート電極又はグリッド１２０は各エミッタサイト１１４を囲っている。スペーサとも呼ばれる支持構造１２４はベースプレート１１１及びディスプレイスクリーン１１８との間に配置されている。
【００３５】
電源１２６はエミッタサイト１１４とグリッド１２０及びディスプレイスクリーン１１８との間の差電圧を確立する。活性化されたエミッタサイト１１４からの電子１２８は、ディスプレイスクリーン１１８の対応する画素サイト１１０に含まれる蛍光物質から光子の放射を生成する。特定の画像を形成するために、両側の隣接する画素サイト１１０’を暗くしたまま画素サイト１１０を照射する必要がある。ディスプレイスクリーン１１８のコーティング１１９から反射した光子１３２、及び太陽光又は他の環境光源１３３によって生成された光子に起因する問題が発生する。上記したように、光子１３２は反対に回路接合部に衝撃を与える。
【００３６】
図９は、ＦＥＤ１５０の一部を示す。図８におけるＦＥＤと同じ構成については図９において同じ番号が付されている。一対のエミッタサイト１１４は、１つ以上の図示された鋭利な先端部又は１つ以上の鋭利な円錐、頂点又はナイフ端部を有するように形成されている。エミッタサイト１１４は基板１１２上に形成されている。図示した実施の形態では、基板１１２は単結晶Ｐ型シリコンである。代替例として、エミッタサイト１１４は別の基板材料上、又はガラス層あるいは絶縁ガラス合成物からなる中間層上に形成されてもよい。図示した実施の形態では、エミッタサイト１１４はＮ型導電性領域１５８上に形成されている。Ｎ型導電性領域１５８はエミッタサイト１１４を制御するＦＥＴトランジスタ１２６のソース又はドレインの一部である。Ｎ型導電性領域１５８及びＰ型基板１２２は搬送体Ｐ／Ｖ接合を形成する。
【００３７】
ゲート構造又はグリッド１２０がエミッタサイト１１４を囲っている。グリッド１２０は絶縁層１２２によって基板から離間されている。絶縁層１２２はエミッタサイト１１４のためにエッチングされた開口部１２４を含む。グリッド１２０は中間絶縁層１２６上に形成された導電ライン１１６に接続されている。導電ライン１１６は絶縁及び／又はパッシベーション層１２６に埋め込まれているとともに、グリッド１２０又は他の回路要素の動作を制御するために使用される。
【００３８】
ディスプレイスクリーン１１８はエミッタサイト１１４とともに整列され、かつエミッタサイト１１４によって放射される電子１３３の経路における蛍光コーティング１１９を含む。エミッタサイト１１４はディスプレイトランジスタ１２６によって駆動される。トランジスタ１２６のソースは１つ以上のエミッタサイト１１４と直接又は非直接的に接続されている。ディスプレイトランジスタは制御ソース電圧ＶＲと接続されＦＥＤ装置の陰極として機能する構造を形成する。電源はグリッド１２０にも接続され、電圧ＶＧが形成される。別の電圧信号ＶＡがディスプレイスクリーン１１８に接続され、装置のアノードを形成する。
【００３９】
差電圧がエミッタサイト１１４、グリッド１２０及びディスプレイスクリーン１１８の間に生成されると、エミッタサイト１１４で電子１３３が放射される。これら電子１３３はディスプレイスクリーン１１８上の蛍光コーティング１９９に衝突する。これにより、ディスプレイスクリーン１１８を照射する光子が生成される。
【００４０】
駆動トランジスタ１２６及び１４０は図９及び図１０に示されている。図１０は図９に示される半導体構造の電気回路図である。トランジスタ１４０は駆動トランジスタ１２６によって生成される電流を制限する役割を有する。これまでに説明した回路素子の全てに対して、公知の製造プロセスを使用することができる。例えば、ドーン(Doan)他への米国特許５，１８６，６７０号には、基板１１２、エミッタサイト１１４及びグリッド１２０を形成するための適切なプロセスが記述されている。基板１１２及びグリッド１２０及びそれらの関連する回路はＦＥＤのベースプレートを形成する。シリコン基板１１２はエミッタサイト１４０の動作を制御する半導体装置を含む。これらの装置は組み合わされて、行−列駆動回路、電流制限回路及びエミッタサイト１４０を電気的に活性化又は絶縁する回路を形成する。例えば、以前に引用されたキャスパー(Casper)他への米国特許５，２１０，４７２には、シリコン基板上に形成され、エミッタサイトに直列に接続された一対のＭＯＳＦＥＴが記述されている。直列に接続されたＭＯＳＦＥＴの一つは行ライン上の信号によりゲートが開かれる。他のＭＯＳＦＥＴは列ライン上の信号によりゲートが開かれる。
【００４１】
本発明によれば、反射防止Ｔｉ−Ａｌ−Ｎ層２００が駆動トランジスタ１２６、１４０構造の少なくとも一部を覆うようにして形成されている。詳しくは、反射防止Ｔｉ−Ａｌ−Ｎ層２００はディスプレイトランジスタ１２６のドレイン及び制御ゲートの接合部を覆い、かつ電流制限トランジスタ１４０の全ての接合部を覆うようにして形成されている。Ｔｉ−Ａｌ−Ｎ層２００は環境及びディスプレイスクリーン１１８にて生成された光線がＮ型導電性領域１７０、１７２、１７４と基板１１２との間の接合部のような半導体接合部に衝突するのを防止する。パッシベーション層２０２はＴｉ−Ａｌ−Ｎ層２００を覆うようにして形成されている。ＣＶＤ、スパッタリングあるいはエレクトロンビーム堆積（ＥＢＤ）等の堆積手法がＴｉ−Ａｌ−Ｎ層２００を形成するために使用されてもよい。
【００４２】
（価値及び利点のある効果）
配線ラインの実施の形態に関して、Ｔｉ−Ａｌ−Ｎ反射防止キャップ層の一つの利点としては、（典型的な３６５ｎｍのフォトリソグラフ波長で窒化チタニウムによって形成された従来の積層金属キャップ層に対して）約１０の要素により反射が低減されることである。この結果、刻み目が実質的に低減される。エレクトロマイグレーション耐性及びストレスマイグレーション耐性が向上する。別の利点によれば、チタニウム−アルミニウムを下層として使用することによって、アルミニウム層におけるストレスが低減され、この結果、エレクトロマイグレーション耐性及びストレスマイグレーション耐性が向上する。更に、チタニウム−アルミニウム下層の使用により、Ｔｉ−Ａｌ−Ｎキャップ層を形成する場合に別々のスパッタチャンバの必要性がなくなる。
【００４３】
ＦＥＤ装置の実施の形態に関して、Ｔｉ−Ａｌ−Ｎ層の利点としては、接合部の電気的特性に逆の影響を与える光子の露出から半導体接合部を保護することである。この結果、そのような光子の露光に関連して望まない画素の偶然の駆動が避けられる。そのような偶然の駆動に伴う不鮮明さ及び画像の低下も避けられる。
【００４４】
本発明の好ましい実施の形態が図示され、かつ説明されたが、種々の代替物、変更及び均等物が使用されてもよい。従って、前述の実施の形態は添付された請求の範囲によって定義される発明の範囲を制限するものとして理解されるべきものではない。
【図面の簡単な説明】
【００４５】
【図１】刻み目を呈する半導体基板上の配線ラインの簡単な平面図である。
【図２】部分的に形成された集積回路の部分的な断面図である。
【図３】フォトリソグラフプロセス中の図２のＩＣを示す簡単なブロック図である。
【図４】本発明の一実施の形態に従って形成された配線ラインを有する図３の集積回路の簡単な平面図である。
【図５】フォトリソグラフプロセス中の本発明の一実施の形態に従う部分的に形成された集積回路の図である。
【図６】図４の配線ラインに対する反射率対光の波長のグラフである。
【図７】従来の配線ラインに対する反射率対光の波長のグラフである。
【図８】従来の電界放射ディスプレイ装置の一部の図である。
【図９】本発明の一実施の形態に従う反射防止Ｔｉ−Ａｌ−Ｎ層を有する電界放射ディスプレイ装置の一部の図である。
【図１０】図９のＦＥＤ部の電気回路図である。
【符号の説明】
【００４６】
２０…半導体基板、３０…光子源、５０…配線ライン、５２…下層（第１の層）、５４…導電層（第２の導電層）、５６…キャップ層（第３の層）。
【技術分野】
【０００１】
本発明は半導体製造プロセスに関し、詳しくは反射防止コーティング及び配線プロセスに関する。
【背景技術】
【０００２】
一般的に集積回路（ＩＣ）は半導体ウェハ上に作製される。ウェハはカットされ複数の半導体基板即ち「ＩＣチップ」が形成される。半導体装置はウェハ上に形成される。ラベル半導体が使用されるが、装置は電気導体（例えば、アルミニウム、タングステン）、電気的半導体（例えば、シリコン）及び電気的非導体（例えば、酸化シリコン）を含む種々の材料から作製される。半導体シリコンウェハは堆積、エッチング、平坦化及びリソグラフプロセスが施されて多くの半導体装置が得られる。アルミニウム及びアルミニウム合金メタライゼーション手法が装置内のコンタクト及び相互接続を図るために使用される。
【０００３】
装置の密度が向上するように個々の回路素子が小さいＩＣを製造することの利点には、電気機器のかさばりが少なくなる、接続数を減らすことによって信頼性が改善される、組立及び包装コストが最小化される、回路速度が向上するというようなことがあることはよく知られている。
【０００４】
相互接続技術は大規模集積（ＶＬＳＩ）回路装置に対する回路密度が増大するにつれて益々制限される。特に、より小さなライン幅及びより小さなライン間隔を達成することによって、半導体基板上に存在することができる装置の数が制御される。ライン幅及びライン間隔を最小化する技術はリソグラフプロセスに制限される。
【０００５】
「リソグラフプロセス」という用語は、光子、電子あるいはイオンに高感度な材料の層にパターンを描くプロセスのことを表す。この原理は光感光性乳剤フィルム上に対象物をイメージするフォトカメラの原理と似ている。フォトカメラでの最終生成物はプリントされた画像であり、半導体プロセスの状況下での画像は材料が積層されるかあるいは除去される領域を形成するための中間パターンである。フォトリソグラフ・プロセス中にそのままにしておく領域（例えば、ポジティブ露光）あるいは除去すべき領域（例えば、ネガティブ露光）を形成するために反射防止材料は好ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
大規模集積（ＶＬＳＩ）回路に対して小寸法でパターニングすることにおける現在の問題点は、ライン端部の刻み目、より一般的には不均一なライン形成である。刻み目は溝又はその他のでこぼこした断面（即ち、刻み目）によって形成される。そのような刻み目はライン幅あるいは間隔に対して刻み目の寸法が相対的に小さいので、大きなライン幅及びライン間隔でパターニングする場合にはそれほど重要でない。しかしながら、寸法が小さくなると、刻み目によってライン幅が切断されたり著しく減少する。切断された配線は、例えば、オープン回路であり、従って欠陥となる。フォトリソグラフ中に金属線からの光の反射は刻み目の一つの原因である。
【０００７】
図１は、半導体基板１１上に形成された刻み目のある配線ライン１０を示す。配線ライン１０は他の部分１４、１６よりも実質的に薄い長手方向に沿う部分１２を有する。この薄い部分１２はエレクトロマイグレーション及びストレスマイグレーションの影響を受け易い。エレクトロマイグレーションは電子と金属イオンとの間の運動量交換による金属原子の輸送である。場の影響下で電子が移動すると、電子とイオンとの間の衝突により、運動量がイオンに転送される。イオンは次に配線金属の空孔を離れて電子の流れの方向に移動する。空孔の蓄積の繰り返しにより、金属に非導電性のボイドが形成される。この影響で欠陥のあるオープン回路が発生する。
【０００８】
ストレスマイグレーションは高い動作温度と低い環境温度との間の配線ラインの温度サイクルによって引き起こされる原子マイグレーションである。温度サイクルによって一般的にクリーピングと呼ばれる機械的なストレスが薄いラインに生じる。そのストレスはライン幅が減少するにつれて増大する。金属において大きな欠陥はボイドであり、その結果、配線ラインにオープン回路という欠陥をもたらす。従って、刻み目、その結果のエレクトロマイグレーション及びストレスマイグレーションの影響を受け易いことを防止するために均一なラインが好ましい。そのような均一ラインは、より小さなライン幅及びライン間隔を増大させるために好ましい。
【０００９】
配線ラインにマイグレーションの欠陥を生じさせる別の要因は、熱処理プロセス中の収縮である。通常の配線ラインは導電層（例えば、アルミニウム）及び下層（例えば、チタニウム）を含む。配線ライン及び隣接する集積回路を作製する製造プロセス中において、チタニウム及びアルミニウムは熱処理プロセスを受ける。そのようなプロセス中において、アルミニウムとチタニウムの隣接する領域とが反応してチタニウム層とアルミニウム層との間でチタニウムアルミニウム合成物が形成される。ある適用例では、ＴｉＡｌ３が安定した合成物として形成される。合成物が形成される際に、アルミニウム層は収縮して４〜８％の質量を失う。この質量損失はアルミニウム層においてストレスを増大させるという好ましくない結果をもたらす（例えば、小さなライン寸法に対してストレスが３〜４倍に増加する）。この結果、ストレスマイグレーション及びエレクトロマイグレーションに起因してボイドが幾度も形成され易くなる。小さなライン寸法では、熱処理プロセス後、金属は自己の降伏強度を越えて、望ましくないボイドを残して切断されるかもしれない。従って、導線層に過度のストレスがかからないような配線ライン形成プロセスが望まれる。
【００１０】
フラットパネルディスプレイ装置の半導体基板に反射防止コーティングが施されることも望まれる。冷陰極電界放射ディスプレイ（「ＦＥＤ」）装置において、ディスプレイスクリーンの発光画素サイトの品質及び鮮明さは、特定の画素サイトを照射するエミッタサイトからの電子放出の正確な制御に依存する。数字あるいは文字等のビジュアル画像を形成する場合、ディスプレイスクリーンの適切な画素サイトを照射するために、異なるエミッタサイトのグループのオンオフが繰り返えされなければならない。所望の画像を形成するために、隣接する画素サイトがオフ状態に保持されている間に、ある画素サイト対するエミッタサイトにおける電子放射が開始される。鮮明な画像については、孤立させる必要のある画素サイトをオフ状態に維持することが重要である。
【００１１】
エミッタサイトに電子を突然的に放射させる一つの要因としては、ＦＥＤ駆動回路において半導体接合部の光子への応答性にある。逆光子は発光ディスプレイスクリーン及び／又は環境（例えば、光、太陽光）に存在する光子により生成される。このことはそれらの化学的特性が変化することによって接合部に影響を与える。いくつかのケースでは、接合部を通過する所望しない電流が生じることがある。その所望しない電流は隣接する画素のエミッタサイトから電子放射を開始する。そのような放射は、結果として暗い画素を望む場合に、隣接する画素が発光する。観察者の視点では、望まない画素の発光によって品質の低下したあるいは不鮮明な画像が観察される。孤立及び活性化の問題を除き、環境及び基板上で接合部を始動するディスプレイスクリーンからの光によって、ＦＥＤセルのエミッタサイトに流れる電流を処理及び制限することにおける他の問題が生じる。従って、任意の接合部に光子により望まない露光がなされるのを防止することが必要となる。
【課題を解決するための手段】
【００１２】
本発明によれば、チタニウム、アルミニウム及び窒素（「Ｔｉ−Ａｌ−Ｎ」）が半導体基板領域上に積層されて反射防止コーティングとしての役割を果たす。配線ライン製造プロセスに対して、Ｔｉ−Ａｌ−Ｎ層は、製造中の不要なフォトリソグラフ光（即ち、光子）の反射を防止する。電界放射ディスプレイ装置（ＦＥＤ）に対して、Ｔｉ−Ａｌ−Ｎ層は、ディスプレイスクリーンのアノードに由来する光がトランジスタ接合部を通過して装置動作を妨害するのを防止する。
【００１３】
本発明の一態様によれば、配線ライン（即ち、導電経路、相互接続）がチタニウム−アルミニウム−窒素（「Ｔｉ−Ａｌ−Ｎ」）キャップ層、アルミニウム導電層及びチタニウム−アルミニウム下層によって形成される。Ｔｉ−Ａｌ−Ｎキャップ層は反射防止層としての役割を有する。Ｔｉ−Ａｌ−Ｎ層はアルミニウム層を覆い、アルミニウム層はチタニウム−アルミニウム下層を覆う。
【００１４】
本発明の別の態様によれば、チタニウム−アルミニウム下層は基板上（基板のバリア層上、あるいはコンタクト上もしくはメタライゼーション層を介して）にスパッタリング又は物理蒸着堆積（ＰＶＤ）プロセスによって積層される。アルミニウム層が積層された後、Ｔｉ−Ａｌ−Ｎ層が積層される。Ｔｉ−Ａｌ下層を適用することによって、チタニウムのみの下層と比較して、アルミニウム層の収縮が少なくなる。例えば、５００オングストロームのチタニウム上の約４０００オングストロームのアルミニウムは熱処理工程で約１２０オングストロームだけ収縮し、Ｔｉ−Ａｌ下層によって収縮及びアルミニウム層の質量損失が最小化される。その結果、製造プロセス中にアルミニウム層のストレスが少なくなる。アルミニウム層はエレクトロマイグレーションの影響を受けにくくなり、かつ、ストレスマイグレーションの影響を受けにくくなる。
【００１５】
本発明の一つの利点として、Ｔｉ−Ａｌ−Ｎキャップ層は典型的なフォトリソグラフ波長（例えば、３６５ナノメートル）に対する通常の窒化チタニウムキャップ層に関して約１０の要素によって反射率を低減する。この結果、刻み目は実質的に低減され、エレクトロマイグレーション耐性及びストレスマイグレーション耐性が向上する。別の利点として、チタニウム−アルミニウムを下層として使用することにより、アルミニウム層におけるストレスが低減され、これにより、エレクトロマイグレーション耐性及びストレスマイグレーション耐性が向上する。更に、チタニウム−アルミニウム下層の使用により、Ｔｉ−Ａｌ−Ｎキャップ層を形成するときに、別々のスパッタチャンバの必要がなくなる。
【００１６】
本発明の別の態様によれば、反射防止Ｔｉ−Ａｌ−Ｎ層が電界放射ディスプレイ（ＦＥＤ）に適用されて、環境において又はディスプレイスクリーンアノードによって生成された光子から回路接合部が保護される。ＦＥＤベースプレートの半導体基板上に駆動回路を製造するとき、配線ラインの上及びコンタクトの周囲に絶縁層が典型的に設けられる。反射防止Ｔｉ−Ａｌ−Ｎ層がその絶縁層上に設けられる。そのようなコーティングは光子が駆動トランジスタの接合部に到達するのをブロックする。反射防止コーティングの利点としては、接合部をそれら電気的特性の逆の変化から保護する。
【００１７】
本発明の他の態様及び利点は、以下の詳細な説明を図面とともに参照することにより、より理解されるであろう。
【発明を実施するための最良の形態】
【００１８】
（概要）
図２は半導体基板２０上に形成された集積回路（ＩＣ）１８の部分的な断面を示す。基板２０は、配線ライン２６によって相互接続されたｎ型及びｐ型ドープ領域２２、２４を含む。半導体基板領域は所望の半導体装置を形成している。配線ラインは下層２９上に配置された導電層２７上に配置されたキャップ層２５を備えるか又は備えることなく形成されている。一般的なキャップ層２５は窒化チタニウムによって形成されている。一般的な導電層２７はアルミニウムによって形成されている。一般的な下層２９はチタニウムによって形成されている。
【００１９】
従来技術において起こっている２つの問題は本発明により対処されている。第１に、導電層の表面の反射率は写真露光中にフォトリソグラフ光を散乱させる。小さな寸法のパターニングのために、散乱することはより重要である。図３は光源３０からの光線２８がレンズ３２を介してマスク３４を通ってＩＣ１８上に向けられているフォトリソグラフプロセスが施されている一般的な集積回路を示す。光は配線ライン２６及びライン間の間隔を定義する。反射を有する金属導電ライン層は光を散乱させる。散乱光３６はフォトレジストの望ましくない領域への広がりを生じさせる。望ましくない結果としてラインの刻み目（図１参照）となる。刻み目を伴うことにより、エレクトロマイグレーション及びストレスマイグレーションの欠陥が増加し易くなる。この第１の問題の解決はキャップ層の反射率を低減させることにある。このことは、Ｔｉ−Ａｌ−Ｎをキャップ層として適用することにより達成される。
【００２０】
対処される第２の問題は、ＩＣ１８の熱処理プロセス中にアルミニウム導電層２７及びチタニウム下層２９が反応することである。Ｔｉ−Ｎ／Ａｌ／Ｔｉ金属積層に対して１ミクロン未満の寸法でラインをパターニングする場合、熱処理中に中間のアルミニウム層が収縮することによってボイドが生じてエレクトロマイグレーション及びストレスマイグレーションの欠陥が生じ易いことが分かっている。例えば、セ氏４２５度で約１００分間熱処理プロセスを行っている間に、アルミニウム層は４〜８％の質量を損失する。その損失はアルミニウムがチタニウムの下層と反応して安定した合成物（ＴｉＡｌ３）を形成することによる。４２５度Ｃの温度でのプロセスが示されているが、低い又は高い温度を用いた他の熱処理プロセスによって反応が起こる。この結果、ストレスの要素は２倍から４倍に増加する。従って、アルミニウム層のストレスマイグレーション耐性及びエレクトロマイグレーション耐性が実質的に備わることになる。より重大なこととしては、ストレスが金属降伏強度を越えた場合、処理中にアルミニウムに割れ目が生じる。第２の問題に対する解決は、Ｔｉ−Ａｌ下層を適用することであり、この効果としては、ＩＣの熱処理プロセス中にアルミニウム層のバッファとなってアルミニウムが下層又はバリア層と反応することが減少される。
【００２１】
（配線ライン構造）
図４は本発明の一実施の形態に従って処理される集積回路１８’を示す。ＩＣ１８は基板２０上に形成されている。コンタクト４０は基板２０と隣接する酸化層４２内に形成されている。代表的なコンタクト構成はチタニウムの層４４、窒化チタニウムの層４６及びタングステンの層４８を含む。配線ライン５０はコンタクト４０上に積層金属として形成されている。配線ライン５０は導電層５４、下層５２及びキャップ層５６を含む。キャップ層５６は導電層５４を覆い、その導電層５４は下層５２を覆っている。
【００２２】
導電層５４は各配線ライン５０によって形成される主要な導電パスとしての役割を有し、典型的には隣接する配線ラインの層５２、５６よりも厚い。導電層５４は典型的にはアルミニウムの層として形成されるが、金あるいは銅もまた他の実施の形態で使用される。層５４の典型的な厚さは約２０００〜１５０００オングストロームである。
【００２３】
通常、下層は基板２０のシリコンが導電層に拡散するのを防止し、かつ導体と反応するバリアとしての役割を有する。代替例として、分離バリア層が含まれる。分離バリア層は種々の実施の形態において（ｉ）チタニウム、（ｉｉ）窒化チタニウム、あるいは（ｉｖ）チタニウム−アルミニウム−窒素材料から形成される。示されている実施の形態では、コンタクト４０の領域によって配線ライン５０が基板２０から分離されている。そのような実施の形態に対して、コンタクト４０はチタニウム層４４によって表されるバリア層を含む。
【００２４】
本発明の態様に従うと、下層５２は熱処理中の導電層の収縮を最小化するためのバッファ領域としての役割を有する。好ましい実施の形態では、下層はチタニウム−アルミニウムによって形成されている。典型的な厚さは５０〜１０００オングストロームである。典型的なバルク抵抗は堆積されたとき１００〜５００マイクロオーム−ｃｍであり、アニーリングされた後では２０〜１００マイクロオーム−ｃｍである。
【００２５】
本発明の態様に従うと、キャップ層５６は反射防止コーティングとしての役割を有する。好ましい実施の形態では、キャップ層はチタニウム−アルミニウム−窒素から形成されている。合成物は１０％〜９０％のアルミニウムを含んでいることが好ましい。キャップ層５６は、アルミニウムの導電層の２０００〜１５０００オングストロームの厚さに対して５０と１５００オングストロームの間の厚さを有する。
【００２６】
（配線ライン形成及びストレス低減）
配線ライン層５２、５４、５６は基板上に積層されている。下層５２は典型的にはスパッタリングプロセスによって積層されるが、代替的な物理蒸気堆積プロセスあるいは他の堆積プロセスが他の実施の形態で使用される。好ましい実施の形態では、チタニウム−アルミニウムフィルムは合成チタニウム／アルミニウムターゲットから基板２０上にスパッタリングされる。代替例として、チタニウム及びアルミニウムが別々のターゲットからスパッタリングされる。次に、導電アルミニウム層５４がスパッタリングあるいは他の堆積プロセスによって積層される。次に、Ｔｉ−Ａｌ−Ｎキャップ層５６が積層される。好ましい実施の形態では、チタニウム及びアルミニウムは窒素雰囲気中でスパッタリングされてチタニウム−アルミニウム−窒素の層が形成される。下層５２及びキャップ層５６の堆積工程の両方は、スパッタリングのためにチタニウム−アルミニウムターゲットあるいは別々のチタニウム及びアルミニウムターゲットを使用するので、同じスパッタリングチャンバーを各工程で使用することができる。図５はエッチング前の配線ライン層５２、５４、５６を示す。図４はエッチングされた配線ライン５０を示す。
【００２７】
半導体製造中に配線ライン５０は熱処理プロセスに晒される。そのようなプロセス中にチタニウムとアルミニウムとが反応して安定した合成物が形成される。下層は既にアルミニウムを含んでいるので、導電層５４からのアルミニウムが下層５２においてチタニウムと反応することは少ない。導電層５４からのいくらかのアルミニウムが下層５２においてチタニウムと反応する可能性があるが、その量は図２で示されるような通常の積層よりも実質的に少ない。約セ氏４２５で約１００分間の熱処理に対して、約５００オングストロームの積層下層よりも大きな２０００オングストロームの厚さを有するアルミニウム層５４について、収縮は６０オングストローム（例えば、約５３オングストローム）よりも少ない。収縮はターゲット状態、スパッタリングツール、スパッタリング条件他によって変化する。このことは、同じ層の寸法を有する通常の積層に対する約１２０オングストロームの収縮を上回る重要な改善である。収縮はアルミニウムの降伏強度の許容範囲内であるため、割れ目が防止される。加えて、エレクトロマイグレーション耐性及びストレスマイグレーション耐性が改善される。収縮の程度はチタニウム及びアルミニウムの化学量論にも依存する。上記した実施の形態では、基板に適用された下層は、約２／３アルミニウム〜１／３チタニウムを含む。下層のアルミニウムのパーセンテージが増加することによって、導電層における収縮が低減される。導電層の収縮を低減する本発明の態様は、キャップ層を有していない、あるいは上記したキャップ層を有するか又は通常あるいは他のキャップ層を有する配線ラインに適用されることに注意されたし。例えば、Ｔｉ−Ａｌ／Ａｌ／Ｔｉ−ＡｌあるいはＴｉ−Ａｌ／Ａｌ／Ｔｉ−Ａｌｘの積層によって、中間導電層のＡｌ収縮を低減させる本発明の態様が具体化される。本発明の態様のこの下層を具体化する実施の形態に含まれる他の代表的なキャップ層は、Ｔｉ−Ｎ及びＴｉ−Ａｌｘ−Ｎを含む。
【００２８】
（キャップ層の反射防止特性）
フォトリソグラフ中にキャップ層５６は光源からの光線２８の光子に晒される。図５を参照すると、光線２８はマスク３４を通過してキャップ層５６に衝突する。キャップ層５６は光子を吸収して光散乱を低減あるいは防止する反射防止コーティングとしての役割を有する。図６は光線２８の波長を変化させたときの本発明のキャップ層５６の反射率のグラフである。反射率は、約３６５オングストロームの光線において、裸シリコンウェハの反射率の約０．１倍に最小化されている。そのような波長は「Ｉ−ライン」フォトリオグラフプロセスに対する代表的な波長である。こうして、キャップ層５６はラインパターニングに対して有効的な役割を果たす。
【００２９】
図７は、窒化チタニウムから形成される通常のキャップ層の反射率を示す。最小の反射率は、約３５０オングストロームの光線において、裸シリコンウェハの反射率の約０．１２倍である。従って、アルミニウムの含有によってキャップ層の反射防止性能が向上される。
【００３０】
図５に戻り、キャップ層の反射率が示されている。代表的な実施の形態では、キャップ層５６は約１７５オングストロームの厚さを有し、Ｔｉ１−Ｘ−ＡｌＸ−Ｎ（Ｘ＝０．５４）の構成を有する。厚さ及び濃度は他の実施の形態において変更されてもよい。３００〜４００ｎｍの光子源波長では、代表的な実施の形態のキャップ層は裸シリコンウェハの反射率の０．１０倍以下の反射率を示す。放射波長が３５０〜３８０ナノメートルの光線に対して、キャップ層５６は裸シリコンウェハの反射率の０．０５倍以下の反射率を示す。放射波長が３６０〜３７０ナノメートルの光線に対して、キャップ層５６は裸シリコンウェハの反射率の０．０３倍以下の反射率を示す。放射波長が約３６５ナノメートルの光線に対して、キャップ層５６は裸シリコンウェハの反射率の０．０１倍以下の反射率を示す。そのような性能は窒素雰囲気中でアルミニウム及びチタニウムをスパッタリングすることによって形成されるキャップ層５６によって達成された。アルミニウムに対するスパッタリング堆積パワーは、チタニウムのスパッタリング堆積パワーの１〜４倍である。チタニウムのスパッタリング堆積パワーは１キロワット〜２０キロワットである。キャップ層５６は少なくとも５０オングストロームの厚さを有し、１０％〜９０％のアルミニウム（原子質量で）から構成されていることが好ましい。キャップ層５６の厚さ及び組成を変更した場合、光線の波長は反射率が最小となるように変更される。キャップ層の厚さを変更することによって、１０％〜９０％のアルミニウム含有量を有するキャップ層５６において、１５０〜４００ｎｍの波長を有する光子源に対して裸シリコンウェハの反射率の０．１０倍よりも小さい反射率の値が達成される。キャップ層の厚さが増加することによって、１５０ｎｍと同じぐらいの低い波長を有する光線に対して裸シリコンウェハの反射率の０．１０倍よりも小さい最小の反射率が達成される。一実施の形態において、厚さを約１５０オングストロームに減らすことによって、４００ｎｍと同じぐらいの高い波長を有する光線に対して裸シリコンウェハの反射率の０．１０倍よりも小さい最小の反射率が達成される。スパッタリングツールあるいはスパッタリング条件を異ならせることにより、最小の反射率が得られる厚さが変化する。
【００３１】
（フラットパネルディスプレイの実施の形態）
フラットパネルディスプレイは通常の冷極線管ディスプレイよりも軽く、かつ消費電力が少ない。冷陰極電界放射ディスプレイ（ＦＥＤ）は陰極発光スクリーンを照射してビジュアル画像を生成する電子放射を利用する。個々の電界放射セルは典型的にはベースプレート上に形成された１つ以上のエミッタサイトを含む。ベースプレートはエミッタサイトからの電子放射を制御するアクティブ半導体装置を含む。シリコン等の材質から形成されるベースプレート上又は、ベースプレート上に形成された中間導電層（例えば、ポリシリコン）あるいは中間絶縁層（例えば、二酸化シリコン、窒化シリコン）上にエミッタサイトが直接形成されてもよい。ゲート電極構造あるいはグリッドは典型的にエミッタサイトと関連づけられている。エミッタサイトとグリッドは電源に接続され、エミッタサイトからファウラー−ノルドハイム電子放射を引き起こす電位差を確立する。これらの電子は蛍光コーティングを有するディスプレイスクリーンに衝突する。これによりスクリーンを照射する光子が解放される。ディスプレイスクリーンの単一の画素は、１つあるいはいくつかのエミッタサイトによって典型的に照射される。
【００３２】
ゲートのあるＦＥＤにおいて、グリッドは絶縁層によってベースから離間している。この絶縁層はグリッドに対する支持を提供し、かつグリッドとベースプレートとの間の差電圧のブレイクダウンを防止する。個々の電界放射セルは真空マイクロ電子三極管とも呼ばれる。三極管素子はカソード（電界放射サイト）、アノード（陰極発光素子）及びゲート（グリッド）を含む。
【００３３】
図８は電界放射ディスプレイ（ＦＥＤ）１１３の画素サイト１１０及び両側の隣接する画素サイトの一部を示す。ＦＥＤ１１３は、単結晶Ｐ型シリコンのような材料から形成された基板１１２を有するベースプレート１１１を含む。複数のエミッタサイト１１４が基板１１２のＮ型導電性領域１３０上に形成されている。Ｐ型基板１１２及びＮ型導電性領域１３０はＰ／Ｎ接合を形成する。この種の接合は他の回路素子と組み合わせて、画素サイト１１０及び１１０’に流れる電流を活性化及び制限するためのＦＥＴのような電子デバイスを形成することができる。
【００３４】
エミッタサイト１１４は、蛍光材料１１９がコーティングされた陰極発光ディスプレイスクリーン１１８に向けられる電子を放射するために使用される。絶縁層１２２によって基板１１２から離間されたゲート電極又はグリッド１２０は各エミッタサイト１１４を囲っている。スペーサとも呼ばれる支持構造１２４はベースプレート１１１及びディスプレイスクリーン１１８との間に配置されている。
【００３５】
電源１２６はエミッタサイト１１４とグリッド１２０及びディスプレイスクリーン１１８との間の差電圧を確立する。活性化されたエミッタサイト１１４からの電子１２８は、ディスプレイスクリーン１１８の対応する画素サイト１１０に含まれる蛍光物質から光子の放射を生成する。特定の画像を形成するために、両側の隣接する画素サイト１１０’を暗くしたまま画素サイト１１０を照射する必要がある。ディスプレイスクリーン１１８のコーティング１１９から反射した光子１３２、及び太陽光又は他の環境光源１３３によって生成された光子に起因する問題が発生する。上記したように、光子１３２は反対に回路接合部に衝撃を与える。
【００３６】
図９は、ＦＥＤ１５０の一部を示す。図８におけるＦＥＤと同じ構成については図９において同じ番号が付されている。一対のエミッタサイト１１４は、１つ以上の図示された鋭利な先端部又は１つ以上の鋭利な円錐、頂点又はナイフ端部を有するように形成されている。エミッタサイト１１４は基板１１２上に形成されている。図示した実施の形態では、基板１１２は単結晶Ｐ型シリコンである。代替例として、エミッタサイト１１４は別の基板材料上、又はガラス層あるいは絶縁ガラス合成物からなる中間層上に形成されてもよい。図示した実施の形態では、エミッタサイト１１４はＮ型導電性領域１５８上に形成されている。Ｎ型導電性領域１５８はエミッタサイト１１４を制御するＦＥＴトランジスタ１２６のソース又はドレインの一部である。Ｎ型導電性領域１５８及びＰ型基板１２２は搬送体Ｐ／Ｖ接合を形成する。
【００３７】
ゲート構造又はグリッド１２０がエミッタサイト１１４を囲っている。グリッド１２０は絶縁層１２２によって基板から離間されている。絶縁層１２２はエミッタサイト１１４のためにエッチングされた開口部１２４を含む。グリッド１２０は中間絶縁層１２６上に形成された導電ライン１１６に接続されている。導電ライン１１６は絶縁及び／又はパッシベーション層１２６に埋め込まれているとともに、グリッド１２０又は他の回路要素の動作を制御するために使用される。
【００３８】
ディスプレイスクリーン１１８はエミッタサイト１１４とともに整列され、かつエミッタサイト１１４によって放射される電子１３３の経路における蛍光コーティング１１９を含む。エミッタサイト１１４はディスプレイトランジスタ１２６によって駆動される。トランジスタ１２６のソースは１つ以上のエミッタサイト１１４と直接又は非直接的に接続されている。ディスプレイトランジスタは制御ソース電圧ＶＲと接続されＦＥＤ装置の陰極として機能する構造を形成する。電源はグリッド１２０にも接続され、電圧ＶＧが形成される。別の電圧信号ＶＡがディスプレイスクリーン１１８に接続され、装置のアノードを形成する。
【００３９】
差電圧がエミッタサイト１１４、グリッド１２０及びディスプレイスクリーン１１８の間に生成されると、エミッタサイト１１４で電子１３３が放射される。これら電子１３３はディスプレイスクリーン１１８上の蛍光コーティング１９９に衝突する。これにより、ディスプレイスクリーン１１８を照射する光子が生成される。
【００４０】
駆動トランジスタ１２６及び１４０は図９及び図１０に示されている。図１０は図９に示される半導体構造の電気回路図である。トランジスタ１４０は駆動トランジスタ１２６によって生成される電流を制限する役割を有する。これまでに説明した回路素子の全てに対して、公知の製造プロセスを使用することができる。例えば、ドーン(Doan)他への米国特許５，１８６，６７０号には、基板１１２、エミッタサイト１１４及びグリッド１２０を形成するための適切なプロセスが記述されている。基板１１２及びグリッド１２０及びそれらの関連する回路はＦＥＤのベースプレートを形成する。シリコン基板１１２はエミッタサイト１４０の動作を制御する半導体装置を含む。これらの装置は組み合わされて、行−列駆動回路、電流制限回路及びエミッタサイト１４０を電気的に活性化又は絶縁する回路を形成する。例えば、以前に引用されたキャスパー(Casper)他への米国特許５，２１０，４７２には、シリコン基板上に形成され、エミッタサイトに直列に接続された一対のＭＯＳＦＥＴが記述されている。直列に接続されたＭＯＳＦＥＴの一つは行ライン上の信号によりゲートが開かれる。他のＭＯＳＦＥＴは列ライン上の信号によりゲートが開かれる。
【００４１】
本発明によれば、反射防止Ｔｉ−Ａｌ−Ｎ層２００が駆動トランジスタ１２６、１４０構造の少なくとも一部を覆うようにして形成されている。詳しくは、反射防止Ｔｉ−Ａｌ−Ｎ層２００はディスプレイトランジスタ１２６のドレイン及び制御ゲートの接合部を覆い、かつ電流制限トランジスタ１４０の全ての接合部を覆うようにして形成されている。Ｔｉ−Ａｌ−Ｎ層２００は環境及びディスプレイスクリーン１１８にて生成された光線がＮ型導電性領域１７０、１７２、１７４と基板１１２との間の接合部のような半導体接合部に衝突するのを防止する。パッシベーション層２０２はＴｉ−Ａｌ−Ｎ層２００を覆うようにして形成されている。ＣＶＤ、スパッタリングあるいはエレクトロンビーム堆積（ＥＢＤ）等の堆積手法がＴｉ−Ａｌ−Ｎ層２００を形成するために使用されてもよい。
【００４２】
（価値及び利点のある効果）
配線ラインの実施の形態に関して、Ｔｉ−Ａｌ−Ｎ反射防止キャップ層の一つの利点としては、（典型的な３６５ｎｍのフォトリソグラフ波長で窒化チタニウムによって形成された従来の積層金属キャップ層に対して）約１０の要素により反射が低減されることである。この結果、刻み目が実質的に低減される。エレクトロマイグレーション耐性及びストレスマイグレーション耐性が向上する。別の利点によれば、チタニウム−アルミニウムを下層として使用することによって、アルミニウム層におけるストレスが低減され、この結果、エレクトロマイグレーション耐性及びストレスマイグレーション耐性が向上する。更に、チタニウム−アルミニウム下層の使用により、Ｔｉ−Ａｌ−Ｎキャップ層を形成する場合に別々のスパッタチャンバの必要性がなくなる。
【００４３】
ＦＥＤ装置の実施の形態に関して、Ｔｉ−Ａｌ−Ｎ層の利点としては、接合部の電気的特性に逆の影響を与える光子の露出から半導体接合部を保護することである。この結果、そのような光子の露光に関連して望まない画素の偶然の駆動が避けられる。そのような偶然の駆動に伴う不鮮明さ及び画像の低下も避けられる。
【００４４】
本発明の好ましい実施の形態が図示され、かつ説明されたが、種々の代替物、変更及び均等物が使用されてもよい。従って、前述の実施の形態は添付された請求の範囲によって定義される発明の範囲を制限するものとして理解されるべきものではない。
【図面の簡単な説明】
【００４５】
【図１】刻み目を呈する半導体基板上の配線ラインの簡単な平面図である。
【図２】部分的に形成された集積回路の部分的な断面図である。
【図３】フォトリソグラフプロセス中の図２のＩＣを示す簡単なブロック図である。
【図４】本発明の一実施の形態に従って形成された配線ラインを有する図３の集積回路の簡単な平面図である。
【図５】フォトリソグラフプロセス中の本発明の一実施の形態に従う部分的に形成された集積回路の図である。
【図６】図４の配線ラインに対する反射率対光の波長のグラフである。
【図７】従来の配線ラインに対する反射率対光の波長のグラフである。
【図８】従来の電界放射ディスプレイ装置の一部の図である。
【図９】本発明の一実施の形態に従う反射防止Ｔｉ−Ａｌ−Ｎ層を有する電界放射ディスプレイ装置の一部の図である。
【図１０】図９のＦＥＤ部の電気回路図である。
【符号の説明】
【００４６】
２０…半導体基板、３０…光子源、５０…配線ライン、５２…下層（第１の層）、５４…導電層（第２の導電層）、５６…キャップ層（第３の層）。
【特許請求の範囲】
【請求項１】
半導体基板（２０）上に設けられた配線ライン（５０）であって、前記配線ラインはキャップ層（５６）と導電層（５４）と下層（５２）とを備え、前記キャップ層の少なくとも一部は前記導電層によって前記半導体基板から離間され、前記キャップ層はチタニウム、窒素、及びアルミニウムの反射防止コーティングを備え、前記導電層は前記下層を覆い、前記導電層はアルミニウムからなり、前記下層はチタニウム及び原子質量で２０％から８０％のアルミニウムからなる、配線ライン。
【請求項２】
請求項１に記載の配線ラインにおいて、前記キャップ層は、１５０ナノメートルと４００ナノメートルとの間の波長を有する光子源（３０）に露出されるとき、裸シリコン基板の反射率の０．１０倍以下の反射率を示す、配線ライン。
【請求項３】
請求項２に記載の配線ラインにおいて、前記キャップ層は、３２５ナノメートルと４００ナノメートルとの間の波長を有する光子源（３０）に露出されるとき、裸シリコンウェハの反射率の０．０５倍以下の反射率を示す、配線ライン。
【請求項４】
請求項１に記載の配線ラインにおいて、前記キャップ層は、５０オングストロームと５００オングストロームとの間の厚さを有し、３５０ナノメートルと３８０ナノメートルとの間の波長を有する光子源（３０）に露出されるとき、裸シリコンウェハの反射率の０．０５倍以下の反射率を示す、配線ライン。
【請求項５】
請求項１〜４のいずれか１項に記載の配線ラインにおいて、前記キャップ層の厚さは光子源波長の半分の倍数である、配線ライン。
【請求項６】
請求項１〜５のいずれか１項に記載の配線ラインにおいて、前記下層は熱処理プロセス中に前記導電層の収縮を防止するための役割を有する、配線ライン。
【請求項７】
半導体基板（２０）上に形成された配線ライン（５０）であって、
チタニウム及びアルミニウムからなる第１の層（５２）と、
アルミニウムからなり、かつ、第１の層に隣接して配置された導電層（５４）と、
チタニウム、窒素、及びアルミニウムからなり、かつ前記導電層に隣接して配置された第３の層（５６）とを備え、
前記第１の層の少なくとも一部と前記第３の層の少なくとも一部とは前記導電層によって離間されており、
前記第１の層、前記導電層及び前記第３の層のうち、前記第１の層は前記半導体基板に最も近接して配置され、前記第３の層は前記半導体基板から最も遠くに配置されている、配線ライン。
【請求項８】
請求項７に記載の配線ラインにおいて、前記第３の層は半導体製造中に光子が散乱するのを最小化する反射防止層としての役割を有する、配線ライン。
【請求項９】
半導体基板（２０）上に配線ライン（５０）を形成する方法であって、
配線ラインの第１の層（５２）を半導体基板の表面上に適用する工程と、
アルミニウムからなる配線ラインの第２の導電層（５４）を前記第１の層の外面上に適用する工程と、
チタニウム、窒素、及びアルミニウムからなる配線ラインの第３の層（５６）を前記第２の層の外面上に適用する工程とを備える。
【請求項１０】
請求項９に記載の方法において、前記第３の層を光子源（３０）に露出する工程を更に備え、前記第３の層は光子を吸収する反射防止層としての役割を有する、方法。
【請求項１１】
請求項１０に記載の方法であって、更に１５０及び４００ナノメートルの範囲内に含まれる放射波長で光子源から光子を放射する工程と、前記放射波長の光子に露出されるとき、裸シリコンウェハの反射率の０．１０倍以下の反射率を示すように前記第３の層を構成する工程とを更に備える、方法。
【請求項１２】
請求項１１に記載の方法であって、前記放射波長は３６０及び３７０ナノメートルの範囲内にあり、前記放射波長に露出されるとき、裸シリコンウェハの反射率の０．０５倍以下の反射率を示すような厚さ及び組成に前記第３の層を形成する工程を更に備える、方法。
【請求項１３】
請求項１２に記載の方法において、前記放射波長は約３６５ナノメートルであり、前記放射波長に露出されるとき、裸シリコンウェハの反射率の０．０１倍以下の反射率を示すように前記第３の層を構成する工程を更に備える、方法。
【請求項１４】
請求項９〜１３のいずれか１項に記載の方法であって、更にチタニウム及びアルミニウムからなる第１の層を適用する工程と、配線ラインの加熱中に前記第１の層のチタニウムと反応する前記第２の導電層のアルミニウムの量を低減するように前記第１の層のアルミニウムを使用する工程とを備える、方法。
【請求項１５】
請求項１４に記載の方法であって、更に前記第２の導電層を少なくとも２０００オングストロームの厚さに形成する工程と、前記第１の層を２０％から８０％のアルミニウムを備えるように形成する工程と、前記半導体基板を少なくともセ氏３５０度の温度に加熱する工程と、加熱による配線ラインの厚さの減少を１００オングストロームよりも小さく制限する工程とを更に備える、方法。
【請求項１】
半導体基板（２０）上に設けられた配線ライン（５０）であって、前記配線ラインはキャップ層（５６）と導電層（５４）と下層（５２）とを備え、前記キャップ層の少なくとも一部は前記導電層によって前記半導体基板から離間され、前記キャップ層はチタニウム、窒素、及びアルミニウムの反射防止コーティングを備え、前記導電層は前記下層を覆い、前記導電層はアルミニウムからなり、前記下層はチタニウム及び原子質量で２０％から８０％のアルミニウムからなる、配線ライン。
【請求項２】
請求項１に記載の配線ラインにおいて、前記キャップ層は、１５０ナノメートルと４００ナノメートルとの間の波長を有する光子源（３０）に露出されるとき、裸シリコン基板の反射率の０．１０倍以下の反射率を示す、配線ライン。
【請求項３】
請求項２に記載の配線ラインにおいて、前記キャップ層は、３２５ナノメートルと４００ナノメートルとの間の波長を有する光子源（３０）に露出されるとき、裸シリコンウェハの反射率の０．０５倍以下の反射率を示す、配線ライン。
【請求項４】
請求項１に記載の配線ラインにおいて、前記キャップ層は、５０オングストロームと５００オングストロームとの間の厚さを有し、３５０ナノメートルと３８０ナノメートルとの間の波長を有する光子源（３０）に露出されるとき、裸シリコンウェハの反射率の０．０５倍以下の反射率を示す、配線ライン。
【請求項５】
請求項１〜４のいずれか１項に記載の配線ラインにおいて、前記キャップ層の厚さは光子源波長の半分の倍数である、配線ライン。
【請求項６】
請求項１〜５のいずれか１項に記載の配線ラインにおいて、前記下層は熱処理プロセス中に前記導電層の収縮を防止するための役割を有する、配線ライン。
【請求項７】
半導体基板（２０）上に形成された配線ライン（５０）であって、
チタニウム及びアルミニウムからなる第１の層（５２）と、
アルミニウムからなり、かつ、第１の層に隣接して配置された導電層（５４）と、
チタニウム、窒素、及びアルミニウムからなり、かつ前記導電層に隣接して配置された第３の層（５６）とを備え、
前記第１の層の少なくとも一部と前記第３の層の少なくとも一部とは前記導電層によって離間されており、
前記第１の層、前記導電層及び前記第３の層のうち、前記第１の層は前記半導体基板に最も近接して配置され、前記第３の層は前記半導体基板から最も遠くに配置されている、配線ライン。
【請求項８】
請求項７に記載の配線ラインにおいて、前記第３の層は半導体製造中に光子が散乱するのを最小化する反射防止層としての役割を有する、配線ライン。
【請求項９】
半導体基板（２０）上に配線ライン（５０）を形成する方法であって、
配線ラインの第１の層（５２）を半導体基板の表面上に適用する工程と、
アルミニウムからなる配線ラインの第２の導電層（５４）を前記第１の層の外面上に適用する工程と、
チタニウム、窒素、及びアルミニウムからなる配線ラインの第３の層（５６）を前記第２の層の外面上に適用する工程とを備える。
【請求項１０】
請求項９に記載の方法において、前記第３の層を光子源（３０）に露出する工程を更に備え、前記第３の層は光子を吸収する反射防止層としての役割を有する、方法。
【請求項１１】
請求項１０に記載の方法であって、更に１５０及び４００ナノメートルの範囲内に含まれる放射波長で光子源から光子を放射する工程と、前記放射波長の光子に露出されるとき、裸シリコンウェハの反射率の０．１０倍以下の反射率を示すように前記第３の層を構成する工程とを更に備える、方法。
【請求項１２】
請求項１１に記載の方法であって、前記放射波長は３６０及び３７０ナノメートルの範囲内にあり、前記放射波長に露出されるとき、裸シリコンウェハの反射率の０．０５倍以下の反射率を示すような厚さ及び組成に前記第３の層を形成する工程を更に備える、方法。
【請求項１３】
請求項１２に記載の方法において、前記放射波長は約３６５ナノメートルであり、前記放射波長に露出されるとき、裸シリコンウェハの反射率の０．０１倍以下の反射率を示すように前記第３の層を構成する工程を更に備える、方法。
【請求項１４】
請求項９〜１３のいずれか１項に記載の方法であって、更にチタニウム及びアルミニウムからなる第１の層を適用する工程と、配線ラインの加熱中に前記第１の層のチタニウムと反応する前記第２の導電層のアルミニウムの量を低減するように前記第１の層のアルミニウムを使用する工程とを備える、方法。
【請求項１５】
請求項１４に記載の方法であって、更に前記第２の導電層を少なくとも２０００オングストロームの厚さに形成する工程と、前記第１の層を２０％から８０％のアルミニウムを備えるように形成する工程と、前記半導体基板を少なくともセ氏３５０度の温度に加熱する工程と、加熱による配線ラインの厚さの減少を１００オングストロームよりも小さく制限する工程とを更に備える、方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−５４４７７（Ｐ２００６−５４４７７Ａ）
【公開日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願番号】特願２００５−２６１７８５（Ｐ２００５−２６１７８５）
【出願日】平成１７年９月９日（２００５．９．９）
【分割の表示】特願平９−５２６２０５の分割
【原出願日】平成９年１月１７日（１９９７．１．１７）
【出願人】（５０００１４０６８）マイクロン テクノロジー インコーポレイテッド (69)
【氏名又は名称原語表記】ＭＩＣＲＯＮ ＴＥＣＨＮＯＬＯＧＹ， ＩＮＣ．
【Ｆターム（参考）】
【公開日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願日】平成１７年９月９日（２００５．９．９）
【分割の表示】特願平９−５２６２０５の分割
【原出願日】平成９年１月１７日（１９９７．１．１７）
【出願人】（５０００１４０６８）マイクロン テクノロジー インコーポレイテッド (69)
【氏名又は名称原語表記】ＭＩＣＲＯＮ ＴＥＣＨＮＯＬＯＧＹ， ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]