【課題】Ｃｕ配線層に含まれるＣｕの周囲への拡散を抑制すると共に密着性および動作特性に優れた半導体装置およびその製造方法、並びに、その半導体装置の製造に用いるスパッタリングターゲットを提供する。
【解決手段】実施の形態に係るスパッタリングターゲットは、１．５原子％以上５．０原子％以下のＭｎと、（Ｍｇの原子％）／（Ｍｎの原子％）で示される比率が０．３以上２．１以下となるＭｇと、１０ｗｔｐｐｍ以下のＣと、２ｗｔｐｐｍ以下のＯ_２と、を含むＣｕ合金を用いて形成される。 （もっと読む）

【課題】ソフトリカバリ特性を維持する逆回復電荷を低減した高速リカバリダイオードを提供する。
【解決手段】整流装置１００は、第１の極性の基板と、基板に結合された第１の極性の低濃度ドープ層１８０と、低濃度ドープ層と共に配置された金属層１４０とを備える。超高速リカバリダイオードは、互いに離間され、低濃度ドープ層内に形成され、第２の極性のドーピングを備える複数のウェル１５０を含む。複数のウェルは金属層１３０に接続する。超高速リカバリダイオードは、複数のウェルのウェル間に位置し、低濃度ドープ層より高濃度に第１の極性がドープされた複数の領域１６０をさらに含む。 （もっと読む）

【課題】高温で成膜される低融点金属の凝集を防止し、十分なバリア性及びぬれ性を有するバリア層を形成して、凹部に低融点金属を付け回り良く充填する。
【解決手段】電子部品の製造方法が、４Ｐａ以上２０Ｐａ以下の圧力下で、被処理体３０６と接する電極３０１に第１のバイアス電力を印加し、プラズマ処理により被処理体３０６の上にＴｉＮｘからなる第１のバリア層４０４を成膜する手順と、４Ｐａ以上２０Ｐａ以下の圧力下で、電極３０１に第１のバイアス電力よりも小さいイオン入射エネルギーを与える第２のバイアス電力を印加し、またはバイアス電力を印加しないで、プラズマ処理により第１のバリア層の上にＴｉＮｘからなる第２のバリア層４０５を成膜する手順と、第２のバリア層４０５の上に、Ｔｉからなる第３のバリア層４０９を成膜する手順と、第３のバリア層４０９の上に低融点金属４０６を充填する手順と、を有する。 （もっと読む）

【課題】表面を有する基材アセンブリを提供し、この表面の少なくとも一部の上にバリアー層を提供することを含む、集積回路の製造で使用する方法を提供する。
【解決手段】バリアー層１４は、白金（ｘ）：ルテニウム（１−ｘ）合金でできており、ここでｘは約０．６０〜約０．９９５、好ましくはｘは約０．９０〜０．９８である。バリアー層１４は、化学気相堆積によって作ることができ、バリアー層１４を形成する表面の少なくとも一部は、ケイ素含有表面でよい。この方法は、キャパシター、蓄積セル、接触ライニング等の製造で使用する。 （もっと読む）

【課題】Ｍｏなどの密着層を省略し、熱処理もすることなく、ガラスなどの絶縁層に直接配線をＣｕ合金により形成でき、また、表面平滑性の良好な配線を形成する技術を提供する。
【解決手段】本発明は、０．０１ａｔ％〜０．５ａｔ％のＢｉと、０．０５ａｔ％〜０．５ａｔ％のＩｎと、残部がＣｕ及び不可避不純物とからなることを特徴とする配線用Ｃｕ合金とした。また、本発明は、絶縁層とＣｕ合金配線とが直接接合された接続構造において、Ｃｕ合金はＢｉ及びＩｎを含有しており、Ｃｕ合金配線は、絶縁層との接合界面側にＢｉ偏析層が形成されていることを特徴とするものである。 （もっと読む）

【課題】メモリセルの特性の劣化を抑制した半導体記憶装置を提供する。
【解決手段】メモリセルは、ダイオード層、可変抵抗層、及び電極層を備える。ダイオード層は、整流素子として機能する。可変抵抗層は、可変抵抗素子として機能する。電極層は、可変抵抗層とダイオード層との間に設けられ、可変抵抗層及びダイオード層に接するように形成されている。電極層は、窒化チタンにて構成された窒化チタン層を備える。ここで、窒化チタン層内の第１領域における窒素原子に対するチタン原子の割合を第１割合とし、窒化チタン層内であって且つ第１領域よりも可変抵抗層に近い第２領域における窒素原子に対するチタン原子の割合を第２割合とする。この場合、第２割合は第１割合よりも大きい。 （もっと読む）

【課題】積層構造を備えるゲート電極を同一の処理室内にて形成し、製造コストを低減させて生産性を向上させる。
【解決手段】処理室内に基板を搬入する基板搬入工程と、基板にチタンアルミニウム窒化膜を形成する第１窒化膜形成工程と、基板にチタン窒化膜を形成する第２窒化膜形成工程と、処理室内から基板を搬出する基板搬出工程と、を有し、第１窒化膜形成工程と第２窒化膜形成工程とを同一の処理室内で実施する。 （もっと読む）

【課題】基板表面にシリサイド膜が形成された半導体装置において、ゲート電極パターンの粗密に関わらず、コンタクトの深さの差を緩和する。
【解決手段】半導体装置１００は、活性領域（１０４）に、表面にシリコン酸化膜１２２ａが選択的に形成されたシリサイド膜１２０ａを形成する工程と、その上に、シリコン酸化膜１２０ａとの間でエッチング選択比を有するライナー絶縁膜１２４を形成する工程と、その上に、ライナー絶縁膜１２４との間でエッチング選択比を有する絶縁膜（１２６）を形成する工程と、絶縁膜（１２６）、ライナー絶縁膜１２４、およびシリコン酸化膜１２２ａを貫通してシリサイド膜１２０ａに達する第１のコンタクトホール１４４を形成する工程と、により製造される。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタにおいて、ソースドレイン間のリーク電流を低減する。
【解決手段】ゲート絶縁膜１１２に接する第１のゲート膜１１４として、インジウムと窒素を有し、バンドギャップが２．８電子ボルト未満の化合物導電体を用いる。この化合物導電体は、仕事関数が５電子ボルト以上、好ましくは５．５電子ボルト以上であるので、酸化物半導体膜１０６の電子濃度を極めて低く維持でき、その結果、ソースドレイン間のリーク電流が低減する。 （もっと読む）

【課題】サリサイドプロセスにより金属シリサイド層を形成した半導体装置の信頼性を向上させる。
【解決手段】部分反応方式のサリサイドプロセスによりゲート電極８ａ、８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂの表面に金属シリサイド層４１を形成する。金属シリサイド層４１を形成する際の第１の熱処理では、熱伝導型アニール装置を用いて半導体ウエハを熱処理し、第２の熱処理では、マイクロ波アニール装置を用いて半導体ウエハを熱処理することにより、第２の熱処理を低温化し、金属シリサイド層４１の異常成長を防ぐ。これにより金属シリサイド層４１の接合リーク電流を低減する。 （もっと読む）

【課題】製造に際して配線にヒロックが発生せず、かつエッチング形状の制御が容易な液晶表示装置を提供する。
【解決手段】液晶表示装置は、基板上にマトリクス配置された走査線と、信号線１２と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極２７とを有する液晶表示装置において、前記走査線が下層からアルミニウム−ネオジム合金層２１１と高融点金属層２１２との積層構造からなり、前記信号線１２が下層から高融点金属層２３１とアルミニウム−ネオジム合金層２３２と高融点金属層２３３との３層構造からなり、高融点金属の種類に応じて、ネオジム含有量を調整する。 （もっと読む）

【課題】電極層の電気伝導度の向上と、電極層の表面へのＣ原子の析出の抑制とを両立させることができる半導体装置およびその製造方法をを提供する。
【解決手段】電極層１６は、炭化珪素基板９０上に接し、かつＮｉ原子およびＳｉ原子を有する。Ｎｉ原子の数はＮｉ原子およびＳｉ原子の総数の６７％以上である。電極層１６の少なくとも炭化珪素基板９０に接する側はＳｉおよびＮｉの化合物を含む。電極層１６の表面側においてＣ原子濃度はＮｉ原子濃度よりも小さい。 （もっと読む）

【課題】有機ＥＬディスプレイや液晶ディスプレイなどの表示装置において、酸化物半導体層と、例えばソース電極やドレイン電極を構成する金属膜との安定した界面の形成が可能である配線構造を提供する。
【解決手段】基板の上に、基板側から順に、薄膜トランジスタの半導体層と、金属配線膜とを有しており、半導体層と金属配線膜との間にバリア層を有する配線構造であって、半導体層は酸化物半導体からなり、バリア層はＴｉ酸化膜から構成されており、且つ、Ｔｉ酸化膜は半導体層と直接接続している。 （もっと読む）

【課題】 スパッタリング中の異常放電を抑制できる、アルカリ金属化合物が微細に分散
したＭｏ系スパッタリングターゲットおよびその製造方法を提供する。
【解決手段】 本発明は、ＫとＮｂとの複合酸化物でなる粉末とＭｏ粉末との焼結体であ
って、前記複合酸化物を０．４〜９．０質量％含有し、Ｍｏ母相中に内接円直径が２０μ
ｍ以下の凝固した前記複合酸化物が分散するＭｏ系スパッタリングターゲットである。ま
た、本発明のＭｏ系スパッタリングターゲットは、加圧容器に充填し、前記複合酸化物の
溶融温度以上、Ｍｏの溶融温度以下で加圧焼結することにより得られる。 （もっと読む）

【課題】薄膜トランジスタ基板、反射膜、反射アノード電極、タッチパネルセンサーなどの製造工程において、塩化ナトリウム溶液の浸漬下におけるＡｌ合金表面の腐食やピンホール腐食（黒点）などの腐食を有効に防止できて耐食性に優れており、しかもヒロックの生成も防止できて耐熱性にも優れたＡｌ合金膜を提供する。
【解決手段】本発明のＡｌ合金薄膜は、基板上に配線膜または反射膜に用いられるＡｌ合金膜であって、Ｔａおよび／またはＴｉ：０．０１〜０．５原子％と、希土類元素：０．０５〜２．０原子％と、を含有するものである。 （もっと読む）

【課題】 半導体チップを基板に実装するためのＡｕバンプとＡｌ電極との間に形成してＡｕとＡｌとの拡散を防止するため膜であって、良好な拡散バリア性を有すると共に高いエッチングレートのＷ−Ｔｉ系拡散防止膜、並びにこの高いＷ−Ｔｉ系拡散防止膜を形成するためのスパッタリング用Ｗ−Ｔｉターゲットを提供すること。
【解決手段】 Ｔｉ：５〜２０質量％、Ｆｅ：１５〜２５ｐｐｍ、Ｃｒ：１〜５ｐｐｍを含有し、残部がＷ及び不可避不純物からなる組成を有することを特徴とするＷ−Ｔｉ系拡散防止膜、並びに同じ成分組成を有するＷ−Ｔｉ系拡散防止膜形成用スパッタリングターゲット。 （もっと読む）

【課題】焼成無しで、酸素雰囲気に安定であり、かつ低抵抗な配線材料を提供する。また、従来の配線材料よりも低い温度で還元焼成できる配線材料を提供する。
【解決手段】銅と窒素を含む配線材料であって、当該配線材料には、添加材料として、エリンガム図において銅よりも酸化しやすい材料が０．５atm％以上１０atm％以下添加されている。添加材料として、例えば、Ｓｉ、Ｚｒ、Ｔｉ、Ｎｉ、Ｓｎ、Ｍｎ、Ａｌのうち少なくとも１種類の金属を含む。この配線材料を加熱還元して低抵抗化する場合、１０００Ｐａ以下に減圧した雰囲気で加熱を行うことが好ましい。 （もっと読む）

【課題】バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図った半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜１５に形成された凹部１６、１７内にバリアメタル層２０を形成した後、凹部１６、１７内にＣｕ配線層２３を形成する。バリアメタル層２０の形成工程は、凹部１６、１７内にＴｉ含有量が５０原子％を超える第１のＴｉＮ_x膜１８を形成した後、側壁部上と比較して底部上に相対的に多く形成されるように、Ｔｉ含有量が第１のＴｉＮ_x膜１８より多い第２のＴｉＮ_x膜（またはＴｉ膜）１９を形成する。 （もっと読む）

【課題】消去電圧を低減させることができる半導体記憶装置を提供することを課題とする。
【解決手段】チャネル形成領域を有する半導体膜と、半導体膜のチャネル形成領域上に、第１の絶縁層、浮遊ゲート電極、第２の絶縁層、制御ゲート電極を設ける。浮遊ゲート電極材料には、半導体基板よりも仕事関数があまり大きくならない窒化チタンとすることにより、消去電圧低減を図ったものである。なお、上記窒化チタンのチタン組成比は、低消費電力化及び誤書き換え耐性の観点から５６ａｔｏｍｉｃ％以上７５ａｔｏｍｉｃ％以下がよい。 （もっと読む）

【課題】ＩＧＢＴ等においては、ドリフト領域やフィールドストップ領域における少数キャリアのライフタイムを制御して、スイッチング特性を改善するため、ウエハへの電子線照射が行われている。この電子線照射によって、デバイスの閾値電圧がシフトするため、電子線照射後に水素アニールを施すことにより、閾値電圧の回復を図っている。しかし、ボンディングダメージ等を低減するため、デバイス表面のモリブデン系バリアメタルをＴｉＷ系バリアメタルに変更すると、水素アニールによる閾値電圧の回復率が低下する問題が発生した。
【解決手段】本願発明はシリコン系半導体ウエハのデバイス主面側にパワー系絶縁ゲート型トランジスタの主要部を形成する半導体装置の製造方法において、デバイス主面上にＴｉＷ系のバリアメタルをスパッタリングにより形成するに際して、ＴｉＷターゲットのチタン濃度を、８重量％以下で、且つ、２重量％以上とするものである。 （もっと読む）