【課題】 ノーマリーオフ型高電子移動度トランジスタを提供する。
【解決手段】 ノーマリーオフ型トランジスタは、ＩＩＩ−Ｖ半導体材料の第１の領域、第１の領域上のＩＩＩ−Ｖ半導体材料の第２の領域、第２の領域上のＩＩＩ−Ｖ半導体材料の第３の領域、および第３の領域の少なくとも１つの側壁に隣接するゲート電極を含む。第１の領域はトランジスタのチャネルを提供する。第２の領域は第１の領域のバンドギャップより大きなバンドギャップを有し、チャネル内に２Ｄ電子ガス（２ＤＥＧ）を引き起こす。第２の領域は第１の領域と第３の領域との間に挿入される。第３の領域は、トランジスタのゲートを提供し、トランジスタが正の閾値電圧を有するようにチャネル内の２ＤＥＧを空乏化するのに十分な厚さを有する。 （もっと読む）

【課題】ソース・ドレイン間容量の低下と、電流コラプスの抑制とを両立することが可能な半導体装置を提供すること。
【解決手段】基板１０と、基板１０上に形成された窒化物半導体層１１と、窒化物半導体層１１上に設けられたソース電極２４、ゲート電極２８、及びドレイン電極２６と、ゲート電極２８、及びゲート電極２８とドレイン電極２６との間の窒化物半導体層１１の表面を覆う絶縁膜２０と、窒化物半導体層１１上であって、ゲート電極２８とドレイン電極２６との間に設けられたフィールドプレート３０と、を具備し、ゲート電極２８とドレイン電極２６との間の領域の絶縁膜２０上におけるフィールドプレート３０の幅Ｗは０．１μｍ以上であり、フィールドプレート３０のドレイン電極２６側の端部と、ドレイン電極２６のゲート電極２８側の端部との距離Ｌ１は、３．５μｍ以上であり、動作周波数が４ＧＨｚ以下である半導体装置である。 （もっと読む）

【課題】炭化珪素単結晶基板を用いた半導体装置の製造方法において、炭化珪素表面の金属汚染を十分除去することにより、製造された炭化珪素半導体素子の初期特性を改善する。また、金属汚染を低減し、半導体装置の長期信頼性を向上する方法を提供する。
【解決手段】炭化珪素単結晶基板を用いた半導体装置の製造方法において、炭化珪素表面を酸化するステップと、該ステップにより炭化珪素表面に形成された二酸化シリコンを主成分とする膜を除去するステップとからなる炭化珪素表面の金属汚染除去工程を適用する。 （もっと読む）

【課題】シンカー層を含むエピタキシャル層の厚さを増大させても耐圧性能の向上が可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、第１導電型の埋め込み拡散層１６Ｎａ，１６Ｎｄ，１６Ｎｂを有する支持基板１０と、第１導電型と同じ導電型のシンカー層２１Ｎａ，２１Ｎｂを有するエピタキシャル層２０と、シンカー層２１Ｎａ，２１Ｎｂから離れた領域でエピタキシャル層２０上に形成された電極層３１とを備える。支持基板１０の上層部は、エピタキシャル層の上面に向けて突出する凸状部１０Ｐａ，１０Ｐｂを有し、シンカー層２１Ｎａ，２１Ｎｂは、エピタキシャル層２０の上面近傍から凸状部１０Ｐａ，１０Ｐｂにおける埋め込み拡散層１６Ｎａ，１６Ｎｂにまで延在する不純物拡散領域からなる。 （もっと読む）

【課題】ＳｉＣ半導体基板の不純物元素を捕捉・固定するためのゲッタリング層の形成を含む半導体素子の製造方法を提供する。
【解決手段】ＳｉＣ基板１０上にＳｉＣエピタキシャル層１６を形成し、該エピタキシャル層１６にイオン注入および熱処理を行なって半導体素子を製造する方法において、上記ＳｉＣ基板１０よりも欠陥密度の高いゲッタリング層１３を形成する工程を含むことを特徴とする半導体素子の製造方法。 （もっと読む）

【課題】放熱性と耐久性に優れた半導体装置およびその製造方法を提供する。
【解決手段】導電ベースプレートと、導電ベースプレート上に接合される半導体チップと、半導体チップと導電ベースプレートとの接合面の中央部に配置された第１接着剤と、半導体チップと導電ベースプレートとの接合面の周辺部に配置された第２接着剤とを備え、第１接着剤は第２接着剤よりも相対的に熱伝導率が高く、第２接着剤は第１接着剤より相対的に接合力が高い半導体装置。 （もっと読む）

【課題】本発明の目的は耐圧変動が抑制された炭化珪素ショットキダイオードを提供する。
【解決手段】本発明の炭化珪素ショットキダイオードは、炭化珪素半導体基板１の表面に形成されるショットキ電極２と、その周囲を取囲むべく、炭化珪素半導体基板の表面に不純物が導入されて成るガードリング３と、該ガードリング上に延在すると共に当該ガードリングの周囲を取囲むように前記炭化珪素半導体基板の表面上に延在する絶縁膜４と、を備え、ショットキ電極は炭化珪素半導体基板の表面上においてガードリングに接し、かつ絶縁膜上にも延在し、ガードリングの幅寸法比を１０、ショットキ電極がガードリングに接する幅寸法比を１、絶縁膜上に延在するショットキ電極の先端からガードリングの外周端までの離間距離比をＸとするとき、離間距離比Ｘは、３〜９内に設定されている。 （もっと読む）

【課題】電界効果型トランジスタと回生素子とを含み、優れたリカバリ特性によりスイッチング損失が低減された半導体装置を提供すること。
【解決手段】電界効果型トランジスタと回生素子とを含み、前記電界効果型トランジスタは、第１の導電型を有する第１の半導体層と、前記第１の半導体層の表面に配置された第２導電型を有する第２の半導体層と、前記第２の半導体層の表面に配置された前記第１導電型を有する第３の半導体層と、前記第１の半導体層と前記第２の半導体層と前記第３の半導体層とに隣接するように配置された絶縁膜を介して配置されたゲート電極と、第１の金属層と、第２の金属層と、を備え、前記回生素子は、前記第１の金属層と電気的に接続されるアノード端子と、前記第２の金属層と電気的に接続されるカソード端子と、を備えることを特徴とする半導体装置。 （もっと読む）

【課題】オン抵抗が低く、かつ、Ｖｔｈが高い半導体装置を提供する。
【解決手段】基板１０２の上方に、ＩＩＩ−Ｖ族化合物半導体で形成されたバックバリア層１０６と、バックバリア層１０６上に、バックバリア層１０６よりバンドギャップエネルギーが小さいＩＩＩ−Ｖ族化合物半導体で形成され、バックバリア層１０６の上方の少なくとも一部に設けられたリセス部１２２において、他の部分より膜厚が薄いチャネル層１０８と、チャネル層１０８にオーミック接合された第１の電極１１６，１１８と、少なくともリセス部においてチャネル層の上方に形成された第２の電極１２０と、を備える半導体装置を提供する。 （もっと読む）

【課題】透明酸化物膜を用いた半導体デバイスや回路を提供する。
【解決手段】電子キャリア濃度が１０^１５／ｃｍ^３以上、１０^１８／ｃｍ^３未満である、Ｉｎ―Ｚｎ―Ｇａ酸化物、Ｉｎ―Ｚｎ―Ｇａ―Ｍｇ酸化物、Ｉｎ―Ｚｎ酸化物、Ｉｎ―Ｓｎ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ酸化物、Ｚｎ―Ｇａ酸化物、及びＩｎ―Ｇａ酸化物のうちのいずれかである非晶質酸化物を、Ｎ型半導体として用いたＮ型ＴＦＴを含む回路を構成要素としており、前記Ｎ型ＴＦＴは、ゲート電圧無印加時のソース−ドレイン端子間の電流が１０マイクロアンペア未満であり、電界効果移動度が１ｃｍ^２／（Ｖ・秒）超であることを特徴とする集積回路。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間され、窒化物半導体層３０にショットキー接合されるソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、ドレイン電極５０と離間されるように誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間で窒化物半導体層３０にショットキー接合されたフローティングガードリング７５と、ドレイン電極５０とソース電極６０との間及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、誘電層４０上に形成され、一部が、誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】ＳｉＣ製のＪＢＳダイオードにおいて、サージ耐量を低下させることなく、通電劣化現象を抑制することのできる技術を提供する。
【解決手段】アクティブ領域のｎ⁻ドリフト層２内の表面側に、アノード電極４とオーミック接触する複数の第１ｐ領域６と、第１ｐ領域６とは分離され、アノード電極４とショットキー接触する複数の第２領域７とを形成し、アクティブ領域を（１１−２０）面に射影したときに、複数の第１ｐ領域６を＜１−１００＞方向に正孔の拡散長の２倍よりも広い間隔を置いて配置し、＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間に第２ｐ領域７を配置する。 （もっと読む）

【課題】高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャンネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０の方向に突出した多数のパターン化された突起６１を備え、内部に窒化物半導体層３０にオーミック接合されるオーミックパターン６５を含むソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上に、且つ、パターン化された突起６１を含んでソース電極６０上の少なくとも一部に亘って形成された誘電層４０と、一部が、誘電層４０を間に置いてソース電極６０のパターン化された突起６１部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極７０と、を含んでなる。 （もっと読む）

【課題】半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上に配設され、内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、該窒化物半導体層３０にオミック接合されたドレイン電極５０と、該ドレイン電極５０と離間して配設され、該窒化物半導体層３０にショットキー接合されたソース電極６０と、該ドレイン電極５０と該ソース電極６０との間の窒化物半導体層３０上及び該ソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、該ドレイン電極５０と離間して誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】オン抵抗を低め、高電流で動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上部に配設され、内部に２次元電子ガスチャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間して配設され、窒化物半導体層３０にショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成され、ドレイン電極５０とソース電極６０との間にリセスを形成する誘電層４０と、ドレイン電極５０と離間して誘電層４０上及びリセスに配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向へのエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】良好なオン特性を維持したまま、逆方向バイアスに対するリーク電流を低減した半導体デバイスを得る。
【解決手段】窒化物系化合物半導体からなるチャネル形成層と、チャネル形成層上に設けられ、第１の窒化物系化合物半導体からなる第１の半導体層、および、第２の窒化物系化合物半導体からなる第２の半導体層を有する疑似混晶からなる疑似混晶層と、疑似混晶層上に設けられ、窒化物系化合物半導体からなり、チャネル形成層の多数キャリアと反対の導電型を有する導電半導体層と、導電半導体層に接する第１の電極と、チャネル形成層に電気的に接続された第２の電極と、を備える半導体デバイスを提供する。 （もっと読む）

【課題】順方向電圧降下の増大が抑制され、且つ順方向サージ耐量の高い、整流機能を有する半導体装置を提供する。
【解決手段】互いに対向する第１の主面１１０から第２の主面１２０に向かって延伸し、且つ底部が第２の主面１２０に達しない複数の溝部１５が形成された第１導電型の半導体積層体１０と、それぞれの外縁領域の一部が溝部１５の側面に露出するように半導体積層体１０の第１の主面１１０に互いに離間して埋め込まれた第２導電型の複数のアノード領域２０と、アノード領域２０の形成されていない領域において半導体積層体１０とショットキー接合を形成し、且つアノード領域２０とオーミック接合を形成して、半導体積層体１０の第１の主面１１０に配置されたアノード電極３０と、半導体積層体１０の第２の主面１２０に配置されたカソード電極４０とを備える。 （もっと読む）

【課題】コンタクト抵抗を低減しつつ、イオン注入したｐ⁺層の消失を低減できる炭化珪素半導体装置の製造方法の提供を目的とする。
【解決手段】本発明にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体基体表面にマスクとしての酸化膜マスク層２１、酸化膜マスク層２２を形成し、室温でイオン注入する工程と、（ｂ）イオン注入を行った炭化珪素半導体基体表面を活性化アニールする工程と、（ｃ）活性化アニール後の炭化珪素半導体基体表面を、ドライエッチングする工程と、（ｄ）ドライエッチング後の炭化珪素半導体基体表面を犠牲酸化し、犠牲酸化膜５を形成する工程と、（ｅ）犠牲酸化膜５を濃度１０％以下の希フッ酸で５分以内のエッチングにより除去する工程と、（ｆ）炭化珪素半導体基体裏面にオーミック電極６を、炭化珪素半導体基体表面の所定領域にショットキー電極７をそれぞれ形成する工程とを備える。 （もっと読む）

【課題】リーク電流をより小さくし、かつ、電気的特性を改善したショットキーバリア型のＺｎO系半導体素子を提供する。
【解決手段】基板１上にｎ型ＺｎＯ系半導体層２、酸化アルミニウム膜３が順に形成されている。また、酸化アルミニウム膜３上には、金属電極４、パッド電極５が形成される。金属電極４は、Ｐｄ層４ａ上にＡｕ層４ｂが積層された多層膜構造を有している。金属電極４は、半透明電極として機能する。金属電極４上にはパッド電極５が形成されている。基板１の裏面には金属電極４に対向するように、裏面電極６が形成される。ｎ型ＺｎＯ系半導体層２とＰｄ層４ａでショットキーバリア構造を構成している。 （もっと読む）