【課題】ソース領域とドレイン領域との間に電圧が印加される際に、抵抗が増加するのを抑制することが可能な半導体装置を提供する。
【解決手段】このパワーＭＯＳＦＥＴ（半導体装置）１００は、ドレイン領域２と、ドレインドリフト領域３と、ドレインドリフト領域３を貫通してドレイン領域２まで達するように形成された溝部９と、溝部９内に設けられたドレイン領域２のドレイン引出部１０と、ドレインドリフト領域３上に形成された拡散領域７と、拡散領域７上に形成されたソース領域８と、ソース領域８および拡散領域７と側面が隣接するように形成された溝部４と、溝部４内に、ゲート絶縁膜５を介して形成されたゲート電極６と、溝部９内に、ゲート電極６とドレイン引出部１０との間を遮断するように設けられた導電層１２とを備える。 （もっと読む）

【課題】
【解決手段】本発明は銅配線層、銅電極層などのような電気伝導性銅パターン層の形成方法に関し、（ステップ１）銅粒子、酸化銅粒子及びこれらの混合物からなる群より選択された銅系粒子の分散液を用意する段階；（ステップ２）前記銅系粒子の分散液を基材に所定形状で印刷または充填して銅系粒子パターン層を形成する段階；及び（ステップ３）前記銅系粒子パターン層にレーザーを照射し、前記銅系粒子パターン層に含まれた銅系粒子を焼成しながら相互連結させる段階を含む。本発明による電気伝導性銅パターン層の形成方法は、レーザーを用いて短時間で強いエネルギーで銅系粒子パターン層を焼成することで、空気中でも酸化が殆ど進まない銅パターン層が得られるため、電気伝導性の良好な銅パターン層を形成することができる。 （もっと読む）

シリサイド形成金属を含むインクを用いて、コンタクト形成方法、そのコンタクト及び局所相互接続を含むダイオード及び／又はトランジスタ等の電気デバイスとその形成方法に関する。コンタクト形成方法は、露出したシリコン表面上にシリサイド形成金属インクを堆積させるステップと、インクを乾燥させ、シリサイド形成金属前駆体を形成するステップと、シリサイド形成金属前駆体及びシリコン表面を加熱して、金属スイサイドコンタクトを形成するステップとを含む。任意選択的に、露出したシリコン表面に隣接する誘電体層上に、金属前駆体インクを選択的に堆積させて、金属含有相互接続を形成できる。更に、１つ又は複数のバルク導電性金属を、残りの金属前駆体インク及び／又は誘電体層上に堆積させてもよい。かかる印刷したコンタクト及び／又は局所相互接続を用いて、ダイオード及びトランジスタ等を作製できる。 （もっと読む）

【課題】低コストで効率的なプロセスで、トップ導体とボトム導体との間に電気的接続をもたらす誘電ポリマー薄膜における自己整合ビアを形成する方法の提供。
【解決手段】このプロセスは、第１のパターン化された導電層上に導電ポスト２０５を印刷し、次にパターン化されていない誘電層２０７を堆積させ、次に第２のパターン化された導電層を堆積させることによりなし得る。ビア２０８は、誘電体を堆積した後、第２の導電層を堆積する前に、ポストをフラッシュアニールする間に形成される。このプロセスでは、ポスト材料は閃光によってアニールされ、その結果、ポスト上部の誘電体を除去するエネルギーが放出される。 （もっと読む）

炭化ケイ素パワーデバイスが、ｎ型炭化ケイ素基板上でｐ型炭化ケイ素エピタキシャル層を形成すること、および、そのｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成することによって作製される。ｎ型炭化ケイ素基板は、ｐ型炭化ケイ素エピタキシャル層を露出するように、少なくとも部分的に除去される。オーミック接触部が、露出されているｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で形成される。ｎ型炭化ケイ素基板を少なくとも部分的に除去すること、および、ｐ型炭化ケイ素エピタキシャル層上でオーミック接触部を形成することによって、ｐ型基板を使用することの欠点を低減する、または解消することができる。関連の構造もまた述べられている。
（もっと読む）

【課題】薄膜トランジスタ液晶表示装置の薄膜トランジスタ及びその製造方法を提供する。
【解決手段】ゲート電極、ゲート絶縁層、活性層及びソースドレイン電極を有した薄膜トランジスタであって、該ゲート電極は該活性層のチャンネル領域と重なり、該ゲート絶縁層は該ゲート電極と該活性層間に設けられており、該ソースドレイン電極と該活性層のソースドレイン領域は重なり、該活性層と前記ソースドレイン電極間に電子の走行を許容する薄いＳｉＮｘ又はＳｉＯｘＮｙ層が設けられる。 （もっと読む）

【課題】 微小なコンタクトホールを狭いピッチで形成することができ、且つ露光装置に対する要求（高ＮＡ）の緩和及びチップ面積の縮小をはかる。
【解決手段】 半導体装置の製造方法であって、被処理膜１１上に、複数のコンタクトパターンのパターン開口を有し、且つ隣接するパターン開口を括れた状態で接続する接続開口を有するマスク材料膜２２を形成した後、マスク材料膜２２の各開口の側壁に側壁膜２５を形成することにより、パターン開口の径を小さくすると共に隣接するパターン開口を分離し、次いでマスク材料膜２２及び側壁膜２５をマスクとして被処理膜２１を選択的にエッチングしてコンタクトホールを形成する。 （もっと読む）

【課題】トランジスタ、集積回路、および、集積回路形成方法を提供する。
【解決手段】半導体基板１内に形成されたゲート溝２７内にゲート誘電体２４を介してゲート電極２３が配置された構成を有する。該ゲート電極２３は、導電性炭素材を有している。 （もっと読む）

【課題】 集積度が低下することを最大限抑制しつつ、必要に応じて大きい電流容量の確保を可能にしたコンタクトプラグを備えた半導体装置の製造方法を提供する。
【解決手段】 半導体基板１上にソース・ドレイン領域８を形成後、層間絶縁膜１０を堆積し、ソース・ドレイン領域８の上面が露出するようにコンタクトホールを開口する。このとき、比較的小電流容量で機能を奏するロジック素子形成領域上面においては最小加工寸法で規定される程度の小さい孔径で開口する一方、大電流容量を必要とする保護素子形成領域上面においては、第１孔径よりも大きい第２孔径で開口する。その後、これらのコンタクトホールを完全に充填するように、コンタクトプラグ材料膜１３を層間絶縁膜１０の堆積膜厚以上成膜する。その後、コンタクトプラグ材料膜１３に対して平坦化処理を行った後、配線層を形成する。 （もっと読む）

【課題】集積回路部上にアンテナを作り込んで設ける場合であっても、接続不良やコンタクト抵抗の増加を抑制することを課題とする。
【解決手段】基板上に第１の導電膜を有する集積回路部を形成し、集積回路部上に絶縁膜を形成し、絶縁膜上にアンテナとして機能する第２の導電膜を選択的に形成し、絶縁膜及び第２の導電膜に開口部を形成して第１の導電膜を露出させ、メッキ処理により開口部及び第２の導電膜の上面に第３の導電膜を形成することにより、第１の導電膜及び第２の導電膜とを電気的に接続する。 （もっと読む）

【課題】窒化ガリウム系半導体素子のショットキ電極に関連するリーク電流を低減可能な構造を有する窒化ガリウム系半導体素子が提供される。
【解決手段】ショットキバリアダイオード１１では、絶縁体領域１５は、窒化ガリウム系半導体領域１３の第１のエリア１３ｂを覆うと共に第２のエリア１３ｃに設けられた開口１９を有する。第１の電極１７は、ショットキ接合導体部１７ａおよびオーバーラップ導体部１７ｂを含む。ショットキ接合導体部１７ａは、窒化ガリウム系半導体領域１３にショットキ接合２４を成す。オーバーラップ導体部１７ｂは絶縁体領域１５に位置している。絶縁体領域１５は、開口１９を規定しひさし形状の縁部１５ａを含む。庇の下に空隙２３が設けられており、これによって、第１の電極１７および絶縁体領域１５が窒化ガリウム系半導体領域１３の表面１３ｃを部分的に覆われていない。 （もっと読む）

【課題】半導体装置に含まれるＥＳＤ保護トランジスタのＥＳＤ耐性を向上できるようにする。
【解決手段】半導体装置は、ウェル領域１０１の上に形成されたゲート電極１０３と、ウェル領域１０１におけるゲート電極１０３のゲート長方向側にそれぞれ形成されたドレイン領域１０４及びソース領域１０５と、ドレイン領域１０４の上で且つゲート電極１０３のゲート幅方向に互いに間隔をおいて形成された複数のドレインコンタクト１０６Ａ〜１０６Ｃと、ソース領域１０５の上で且つゲート電極１０３のゲート幅方向に互いに間隔をおいて形成された複数のソースコンタクト１０７Ａ〜１０７Ｅとを有している。隣り合うドレインコンタクト同士の間隔は、隣り合うソースコンタクト同士の間隔よりも大きい。 （もっと読む）

【課題】 上層配線が半導体層に接続された薄膜トランジスタにおいて、コンタクトホール形成部の層間絶縁膜の厚さを薄くし、均一なコンタクトホールの形成を可能とする。
【解決手段】 多結晶半導体層３を活性層とし、層間絶縁膜６に形成されたコンタクトホール７を介して配線が多結晶半導体層３に接続されている。多結晶半導体層３に接続される配線は、複層配線のうちの２層目以上の上層配線（第２配線８）である。コンタクトホール７に対応する位置に所定の厚さを有する下地パターン１０が形成され、この下地パターン１０上に多結晶半導体層３の第２配線８との接続部分（ソース領域３ａ及びドレイン領域３ｂ）が形成されている。 （もっと読む）

【課題】III-Ｖ族窒化物半導体からなりバイアホール構造を有する半導体装置において、基板と半導体層との間に生じる漏れ電流を防止すると共にバイアホールの形成を容易にして高周波特性、高出力特性及び大電力特性を得られるようにする。
【解決手段】半導体装置は、導電性基板１１の上に形成された高抵抗のＡｌ_ｘＧａ_１−ｘＮからなるバッファ層１２と、該バッファ層１２の上に形成され、チャネル層を有するアンドープのＧａＮ及びＮ型のＡｌ_ｙＧａ_１−ｙＮからなる素子形成層１４と、素子形成層１４の上に選択的に形成されたソース電極１６、ドレイン電極１７及びゲート電極１５とを備えている。ソース電極１６は、バッファ層１２及び素子形成層１４に設けられた貫通孔１２ａに充填されることにより導電性基板１１と電気的に接続されている。 （もっと読む）

【課題】電荷保持膜を有する不揮発性記憶素子のトンネル消去を可能とする。
【解決手段】半導体基板上に第１絶縁膜（４２）を形成し、その上に、ソース領域（８）、ドレイン領域（７）、及びそれらの間にチャネル領域（９）を形成する半導体領域（１）を設け、チャネル領域上に第２絶縁膜（２）、その上に電荷保持膜（４）、更にその上にゲート電極（６）を設ける。半導体基板内に形成される共通ソース配線領域（５４）は接続孔（５３Ｈ）を介してソース領域に接続される。接続孔は、第１絶縁膜をゲート電極の側壁に形成されたサイドウォールスペーサ（５２）に対して自己整合的に除去することで形成される。接続孔にソース領域と共通ソース配線領域が接続されるプラグ（３７）が形成される。電荷保持膜が保持する電子を放出する動作をトンネルによって行っても第２絶縁膜に電子が残存する事態を阻止できる。 （もっと読む）

【課題】 結晶欠陥が小さくかつ表面粗さの特性が良好なチャンネル膜を有する半導体装置の製造方法を提供する。
【解決手段】 チャンネル膜を有する半導体装置の製造方法は、チャンネルシリコン膜を形成するために、まず単結晶シリコン基板１００上に、上部表面から延長して突出した部位を含む第１単結晶シリコン膜１１０を形成する。第１単結晶シリコン膜１１０の上部表面に犠牲膜１１２を形成する。第１単結晶シリコン膜１１０の前記突出した部位及び犠牲膜１１２の一部が除去されるように第１単結晶シリコン膜１１０及び犠牲膜１１２を１次研磨して第２単結晶シリコン膜及び犠牲膜パターンを形成する。前記犠牲膜パターンを除去し、前記第２単結晶シリコン膜を研磨してチャンネルシリコン膜を形成する。前記工程によると、単結晶シリコン膜の研磨厚さを減少させることができ、チャンネルシリコン膜は表面粗さの特性が良好であり、厚さが平坦となる。 （もっと読む）

【課題】 素子領域のエッジコーナー部における電界集中を緩和し、トランジスタの特性劣化を防止することを可能とする。
【解決手段】半導体基板上に、ゲート絶縁膜及びゲート電極を設け、それらの側面にダミー側壁を形成し、その周囲を層間絶縁膜で囲み、前記ゲート電極及びダミー側壁の上面が露出する構造を提供する工程と、
前記ダミー側壁を除去して空洞を形成する工程と、
前記空洞内を側壁材料で埋め、側壁を形成する工程と
を具備する半導体装置の製造方法。 （もっと読む）

【課題】 素子領域のエッジコーナー部における電界集中を緩和し、トランジスタの特性劣化を防止することを可能とする。
【解決手段】半導体基板上にダミーゲート層を形成する工程と、前記ダミーゲート層の側面に、ダミーゲート層を構成する材料との間で、エッチング選択性を有する側壁絶縁膜を形成する工程と、全面に層間絶縁膜を堆積する工程と、前記層間絶縁膜を、前記ダミーゲート層の上面が露出するまで除去する工程と、前記ダミーゲート層を除去し、溝を形成する工程と、前記溝の底面にゲート絶縁膜を形成する工程と、底面にゲート絶縁膜が形成された前記溝内にゲート電極を形成する工程とを具備することを特徴とする。 （もっと読む）

【課題】静電破壊を抑制しつつ、サイズの縮小を図ることができる半導体素子、半導体素子配置基板、表示装置及び電気素子を提供する。
【解決手段】半導体層上に、ゲート絶縁膜、ゲート電極、層間絶縁膜、並びに、ソース電極及びドレイン電極の少なくとも一方の電極がこの順に積層され、上記ゲート電極が配置されていない領域にゲート絶縁膜及び層間絶縁膜を貫通して半導体層とソース電極及びドレイン電極の少なくとも一方とを接続するコンタクトホールが設けられた半導体素子であって、上記コンタクトホールは、平面視したときに、ゲート電極側の側面がゲート電極のコンタクトホール側の側面に沿った形状を有する半導体素子。 （もっと読む）

【課題】微細コンタクトホールを有する半導体素子の製造方法を提供する。
【解決手段】半導体基板に活性領域を画定する素子分離膜を形成する。前記素子分離膜を有する半導体基板上に層間絶縁膜を形成する。前記層間絶縁膜上に第１モールディングパターンを形成する。前記第１モールディングパターン間に位置して前記第１モールディングパターンと離隔された第２モールディングパターンを形成する。前記第１及び第２モールディングパターンの側壁を囲むマスクパターンを形成する。前記マスクパターン内に開口部を形成するために前記第１及び第２モールディングパターンを除去する。前記マスクパターンをエッチングマスクとして用いて前記層間絶縁膜をエッチングしてコンタクトホールを形成する。 （もっと読む）