【課題】 １．５以上の高アスペクト比である微細ホールに対しても、金属配線膜を埋め込むことができるように、ホールへの金属配線膜の埋め込み性を従来よりも向上させる。
【解決手段】 ＴｉＮ膜の成膜工程６３で、スパッタにより、ホールの内壁に沿ってＴｉＮ膜を成膜する。このとき、成膜温度を、従来よりも低温の１５０℃とすることで、アモルファス構造のＴｉＮ膜を形成する。その後、スパッタ工程６４、６５で、アモルファス構造のＴｉＮ膜の表面上にＡｌ合金膜を形成することで、ＴｉＮ膜を下地とした状態で、Ａｌ合金膜をコンタクトホールの内部に埋め込む。このように、Ａｌ合金膜の下地となるＴｉＮ膜をアモルファス構造にすることで、ＴｉＮ膜の表面エネルギーを大きくし、ＴｉＮ膜のＡｌ合金膜に対する濡れ性を従来よりも向上させることができ、ホールへのＡｌ合金膜の埋め込み性を従来よりも向上させることができる。 （もっと読む）

【課題】 キャリアの移動度特性を良化させたまま応力付与膜に対してホールを設けることができるようにする。
【解決手段】 ｎＭＯＳトランジスタＴｒのソース／ドレイン領域５を覆うように応力付与膜７が形成されている。この応力付与膜７には、開口部４が設けられている。この開口部は、ソース／ドレイン領域５に対する電気的な接続領域（コンタクトプラグの形成領域）に対してｎＭＯＳトランジスタＴｒのチャネル領域内を移動するキャリアの伝播方向に平行な方向に対して長く形成されている。 （もっと読む）

【課題】 特性や信頼性に優れた半導体装置を作製することが可能な製造方法を提供する。
【解決手段】 Ｓｉ基板上のゲート形成予定領域にダミーゲートを形成する工程と、このダミーゲートの両側に対応する領域のＳｉ基板内に不純物を導入し熱処理によってこの不純物を活性化することによりソース・ドレイン領域２３、２５を形成する工程と、ダミーゲートの側壁を取り囲む絶縁膜２４、２６を形成する工程と、ダミーゲートを除去して開口部を２２ａ形成する工程と、この開口部が形成された領域又はその下部領域にＳｉＧｅ層２８を形成する工程と、開口部に露出しているＳｉＧｅ層上にゲート絶縁膜２９を介してゲート電極３０、３１を形成する工程とを有する。 （もっと読む）

【課題】 バンクに撥液化処理を行う際の、機能膜へのダメージを解消した膜パターンの形成方法と、これによって得られた膜パターンを備えた半導体装置、電気光学装置、及び電子機器を提供する。
【解決手段】 基板Ｐに設けられたゲート絶縁膜２８（機能膜）上に機能液を配置して膜パターンを形成する方法である。基板Ｐにゲート絶縁膜２８を設け、ゲート絶縁膜２８上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを塗布し乾燥してバンク膜３１を形成する。そして、マスクＭを用いてバンク膜３１を選択的に露光し、バンク膜３１に撥液処理を施す。バンク膜３１を現像処理することでゲート絶縁膜２８を露出させ、パターン形成領域を区画するバンクを形成する。パターン形成領域に前記機能液を配置し、膜パターンを形成する。少なくとも、バンク膜３１に撥液処理を施す工程は、バンク膜３１を現像処理しバンクを形成する工程より前の工程で行う。 （もっと読む）

【課題】 容量素子と拡散層との接続安定性を向上させる。
【解決手段】 半導体装置１００は、ＤＲＡＭ部１０２を含み、ＤＲＡＭ部１０２に、シリコン基板１０１内に形成された第１拡散層１０８と、メタル上部電極１２８と、容量絶縁膜１２６と、メタル下部電極１２４とからなり、シリコン基板１０１上に形成されたＭＩＭ容量１２２と、第１拡散層１０８と、メタル下部電極１２４とを電気的に接続する第１の接続プラグと、を含む。第１の接続プラグは、第１シリコンプラグ１１２と、第１シリコンプラグ１１２の上部に接して設けられた第１シリサイド層１４６とから構成されるとともに、上面がメタル下部電極１２４に接して設けられ、ＭＩＭ容量１２２に接続されている。 （もっと読む）

【課題】 レジストを完全に貫通するコンタクトホールを形成することにある。
【解決手段】 薄膜トランジスタの製造方法は、いずれも、光源からの光線をマスクを介してガラス基板のレジストに照射した後、該レジストを現像して前記レジストにコンタクトホールを形成することを含み、前記光線としてｉ線を用いる。 （もっと読む）

【課題】薄膜トランジスタを用いた液晶表示装置及びその製造方法において、生産工程を簡素化すると共に、ソース配線とゲート配線の配線抵抗の増加を防ぐ。
【解決手段】絶縁基板１１上に形成された第１の光透過型感光性樹脂１２の開口部に、ゲート電極１３とソース配線２０１’と画素コンタクト層２１’とを形成する。これらの上にゲート絶縁膜１４と半導体層１５とオーミックコンタクト層（ｎ＋半導体層）１６と保護膜１７を形成する。さらに、第２の光透過型感光性樹脂１２’の開口部に、ソース電極１９とドレイン電極１９’と画素電極２１とを形成する。また、第２の光透過型感光性樹脂の開口部に形成されるクロス部接続配線は、ソース配線又はゲート配線と同じく、インクジェット塗布された銀微粒子を含有するインクが焼成されてできた焼成銀である。 （もっと読む）

【課題】熱伝導性に優れた半導体材料を使用可能で、生産性に優れた半導体デバイスの製造方法を提供する。
【解決手段】リン化インジウム材料に高濃度のシリコンをドーピングしたサブコレクタ層１２上にパッシベーション層１４が形成される。パッシベーション層１４の一部をエッチングにより除去して接触領域を露出させる。露出させた接触領域にエネルギー照射を行い、エネルギー照射を行った部分に低抵抗のオーム接触金属５１を堆積する。その後、フォトレジスト２１、２２を、フォトレジスト２２上に堆積した金属５１と共に除去する。エネルギー照射としては、不活性材料を使用したスパッタリング処理、化学的に活性を有するイオンを使用したスパッタリング処理、イオンミリング、及びプラズマエッチングのうちのいずれかを利用できる。 （もっと読む）

望ましくないインダクタンスを引き起こし得るワイヤーボンディングを排除する、炭化珪素基板上で集積回路を作製する方法。該方法は、炭化珪素基板の表面上のエピタキシャル層において半導体デバイスを作成し、該エピタキシャル層の最上位表面上においてデバイスのための少なくとも１つの金属コンタクトを作製することを含む。次に、実質的に透明になるまで、基板の反対側の表面を研削及び研磨する。次に、該方法は、炭化珪素基板の該研磨された表面をマスキングして、エピタキシャル層の最上位表面上にあるデバイス金属コンタクトとは反対側に存在する少なくとも１つのビアのために所定の位置を画成する工程；所望のビアをエッチングする工程を含む。第１のエッチング工程は、エッチングがエピタキシャル層に達するまで、所望のマスキングされた場所の炭化珪素基板を貫通させてエッチングする。第２のエッチング工程は、エピタキシャル層を貫通させてデバイスコンタクトまでエッチングする。最後に、ビアをメタライズして、基板の第一表面から、金属コンタクト及び基板の第二表面上にあるデバイスに至る導電経路を提供する。
（もっと読む）

【課題】 半導体装置製造においてにおいて、界面準位を低減するための手段として、水素を含む雰囲気中での熱処理が採用されているが、金属配線のバリアメタル層にチタンを使用した場合、チタンが水素を吸着するために、水素熱処理を行っても界面準位が低減しない問題があった。本発明では、バリアメタルにチタンを含む膜を使用した場合であっても、界面準位を低減することができる半導体装置の製造方法を提案する。
【解決手段】 シリコン基板上に、層間絶縁膜を形成する工程と、バリアメタル層にチタンを含む金属配線を形成する工程有する半導体装置の製造方法において、前記層間絶縁膜を形成する工程の後で、かつ前記バリアメタル層にチタンを含む金属配線を形成する工程の前に、水素を含む雰囲気での熱処理を行うこととした。 （もっと読む）

【課題】 半導体層間の接合の端面におけるリーク電流を抑え、かつ、水分の侵入や放熱不足の問題を解消できるパッシベーション膜を備えたヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にメサ構造に加工した半導体層２〜６を形成する。エミッタメサおよびベース・コレクタメサの端部に凹部１１および１２を形成し、これらの凹部にそれぞれ絶縁性有機膜１３および１４を形成して、エミッタ層５の端面とベース層４との界面、およびベース層４とコレクタ層３との界面を絶縁性有機膜で被覆する。さらに、半導体層２〜６を被覆する緻密な無機パッシベーション膜１５を、例えばプラズマＣＶＤ法による窒化シリコン膜によって形成し、開口部に電極７〜９を形成する。ＨＢＴ１０では、接合の端面が絶縁性有機膜１３および１４によって被覆されているので、接合部にプラズマダメージが生じることはない。 （もっと読む）

【課題】 薄膜形成領域の断面全域に機能液を充填することにより、形成される薄膜の機能を実現するために充分な断面積と必要な断面形状を有する薄膜を形成することができる、薄膜パターン形成方法、半導体装置、電気光学装置、及び電子機器を実現する。
【解決手段】 薄膜パターン形成方法は、第１の薄膜を構成する材料を含む機能液に対して親液性を有する第２の薄膜を形成するステップと、第２の薄膜の表面に、機能液に対する撥液性を付与する処理を行うステップと、第２の薄膜の一部を取り除いて、第１の薄膜のパターン形状を規定する凹部を形成するステップと、凹部に向けて機能液を吐出するステップと、凹部に吐出された機能液を乾燥させて第１の薄膜を形成するステップとを有する。半導体装置の回路配線は、上記薄膜パターン形成方法を用いて形成されており、電気光学装置は当該半導体装置を備え、電子機器は上記電気光学装置を備える。 （もっと読む）

【課題】ボイドに起因するコンタクトプラグ同士の短絡を防止し、且つコンタクト抵抗の上昇や接触不良を抑制する。
【解決手段】半導体基板１１に接続されたコンタクトプラグ１３を収容する層間絶縁膜１２上に形成された配線層１５ａ，１５ｂの側壁を覆うサイドウォール絶縁膜１６、配線層及びサイドウォール絶縁膜１６を覆う層間絶縁膜１７上に容量素子３１、層間絶縁膜１７を貫通し、コンタクトプラグ１３と容量素子の電極を接続するコンタクトプラグ２９とを備えた半導体装置１０において、プラグ２９を、少なくとも一部の側壁がサイドウォール絶縁膜１６と自己整合的に形成されたコンタクトホール１９内に、プラグ１３上に順次に堆積された第１と第２の導電膜２０，２２で構成し、第１の導電膜をコンタクトホール１９の側壁と接して形成するとともに、第２の導電膜をコンタクトホール１９の側壁上に形成されたサイドウォール絶縁膜２１の内部に形成する。 （もっと読む）

【課題】 ゲート電極上に形成するコンタクトホールの底面の金属膜の表面が酸化されるのを抑制する。
【解決手段】 基板上コンタクトホール１９ａ、１９ｂと、底面に金属膜７ａを露出させたゲート電極上コンタクトホール１９ｃとを形成した後、基板上コンタクトホール１９ａ、１９ｂの底面に露出したシリコン基板１にそれぞれ不純物を注入してＮ型イオン注入層２１、Ｐ型イオン注入層２３を形成する。その後、基板上コンタクトホール１９ａ、１９ｂおよびゲート電極上コンタクトホール１９ｃが埋め込まれない膜厚で、これらのコンタクトホールの内面に金属酸化防止膜２４を形成する。そして、熱処理により不純物を活性化させた後に、それぞれのコンタクトホールの底面の金属酸化防止膜２４を除去する。
このように形成することにより、上記熱処理において金属膜７ａの表面が酸化されるのを抑制することができる。 （もっと読む）

本発明は、半導体ボディ（１）と基板（２）とを有し、少なくとも１つの半導体素子（３）を備える半導体デバイス（１０）の製造に関し、この半導体デバイスは、少なくとも１つの接続領域（４）と、接続領域に接続された、上に位置する帯状の接続導体（５）と、を備え、この接続領域および接続導体は、両方とも誘電体に凹設され、第１材料の誘電体領域（６）が、半導体ボディ（１）の、接続領域（４）が形成される位置に設けられ、その後、誘電体領域（６）は、第１材料とは異なる第２材料の誘電体層（７）で被覆され、この誘電体層には、帯状の接続導体（５）が形成される位置に帯状の凹部（７Ａ）が設けられ、この凹部は、誘電体領域（６）に重なり、かつ前記誘電体領域まで延び、凹部（７Ａ）の形成と誘電体領域（６）の除去の後、接続領域（４）が、誘電体領域（６）の除去により作られた空間（６Ａ）に導電性材料を堆積することにより形成され、接続導体（５）が、凹部（７Ａ）に導電性材料を堆積することにより形成される。本発明によると、第１材料には、有機材料が用いられ、第２材料には、この有機材料より高い分解温度を有する材料が用いられ、誘電体領域（６）は、有機材料の分解温度より高く、第２材料の分解温度よりは低い温度で加熱することにより除去される。本発明に係る方法は、非常にシンプルであり、第２材料を任意に選択することにより、得られるデバイス（１０）に高い平面性をもたらすことができる。誘電体領域（４）には、好ましくはフォトレジストが用いられ、誘電体層（７）には、好ましくはＳＩＬＫまたはＳＯＧ材料などの液体材料が用いられ、これは、加熱により固体状に変換することができる。
（もっと読む）

【課題】ボディコンタクトを有するＳＯＩデバイスにおいて、ボディコンタクトとボディ領域との間に所望の抵抗値を持たせると共に、当該抵抗値のばらつきを抑制する。
【解決手段】ＳＯＩ層３におけるコンタクト６１との接続部分（即ち、素子分離絶縁膜４１の下）に、不純物濃度の高いＰ⁺領域を形成せずに、ＳＯＩ層３とボディコンタクト６１とをショットキー接合させる。また、ボディコンタクト６１の表面にはバリアメタル６１ａが形成されており、ボディコンタクト６１とＳＯＩ層３との間に、バリアメタル６１ａとＳＯＩ層３とが反応したシリサイド７０が形成される。 （もっと読む）

【課題】半導体装置におけるセルフアラインドコンタクトを形成する製造方法であって、基板のコアエリアとターミネーションエリアの一部分まで拡張してトレンチをエッチングで形成する方法を提供する。
【解決手段】第一の酸化物はトレンチの壁部に隣接した前記基板上に生成される。ポリシリコン層は前記コアエリアと前記ターミネーションエリアに蒸着される。このポリシリコン層は、前記コアエリアの前記トレンチの一部分にゲート領域を形成するように選択的にエッチングされる。このポリシリコン層のエッチングは、また、前記ゲートインターコネクト領域の第一部分を前記ターミネーションエリアの前記トレンチ部分に形成し、ゲートインターコネクト領域の第二部分を前記ターミネーションエリアにおける前記トレンチの外側に形成する。 （もっと読む）

本発明は、少なくとも１つの電気的な接触面（２０）を有する少なくとも１つの電気的な構成要素（２）と、該構成要素（２）の前記接触面（２０）を電気的に接触させるための少なくとも１つの電気的な接続導体（３）と、前記構成要素（２）の上に配置された少なくとも１つの絶縁層（４）とを有し、該絶縁層（４）が該絶縁層（４）の厚さ方向でこれを貫通する少なくとも１つの開口（４２）を有し、該開口（４２）が前記構成要素（２）の接触面（２０）に向き合って配置されており、前記絶縁層（４）が前記開口（４２）を制限する側面（４３）を有し、前記電気的な接続導体（３）が前記側面（４３）に配置された少なくとも１つの金属化層（３０）を有しているシステムに関する。該システムは、前記金属化層（３０）が前記接触面（２０）に対し斜めに配向されていることを特徴としている。斜めに配向された金属化層によっては、前記絶縁層の上に配置された前記接続導体の区分と前記絶縁層と前記構成要素とが互いに機械的にかなり結合される。有利には金属化層は数μｍの厚さを有している。機械的な減結合によって、前記接続導体と前記絶縁体と前記構成要素とは、熱的な膨張係数の異なる材料から成っていることができる。本発明は特に、出力半導体構成要素を大きな面積で電気的に接触させるために使用される。
（もっと読む）

【課題】 導体層の研磨中に導体層の剥がれを防止できる配線基板の製造方法を提供することを目的とする。
【解決手段】 基板１０の一方の面１０ａに少なくとも孔１０ｂを形成する工程と、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上と、孔１０ｂの内面上とに、めっき給電層１４を形成する工程と、電解めっきにより、めっき給電層１４を介して、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上に形成され、かつ孔１０ｂを埋め込む金属層１８を形成する工程と、金属層１８を研磨することにより、孔１０ｂに金属層１８が埋め込まれた金属層のパターン１７ａ，１７ｂを形成する工程とを有する。 （もっと読む）

【課題】 微細トランジスタと高耐圧トランジスタの線幅バラツキを低減する。
【解決手段】 Ｐ型の半導体基板１上の段差部を境にしてＰ型ウエル２及びＮ型ウエル３が形成されたものにおいて、段差低部に形成される前記Ｐ型ウエル２上に第１線幅を有する第１のトランジスタ（微細トランジスタ）が形成され、段差高部に形成される前記Ｎ型ウエル３上に第１のトランジスタよりも線幅の太い第２線幅を有する第２のトランジスタ（高耐圧トランジスタ）が形成されていることを特徴とする。 （もっと読む）