トレンチ・シールドされた電力用半導体デバイス等の性能を改良するための種々の構造および方法について記載されている。
（もっと読む）

【課題】電界効果移動度が高い半導体装置及びその作製方法を提供することを課題とすることを課題とする。
【解決手段】側面領域及び底面領域を有する凹部と、凹部以外の上面領域を有するゲート電極と、ゲート電極を覆って形成される、ゲート絶縁膜と、ゲート絶縁膜上に、チャネル形成領域を有する第１の半導体膜と、第１の半導体膜上に、ソース領域及びドレイン領域と、ソース領域及びドレイン領域上に、ソース電極及びドレイン電極とを有し、凹部の側面領域上に積層されたゲート絶縁膜及び第１の半導体膜の膜厚が、ゲート電極の上面領域上に積層されたゲート絶縁膜及び第１の半導体膜の膜厚よりも薄い半導体装置及びその作製方法に関する。 （もっと読む）

溶液処理法を用いてソース及びドレイン電極を基板上に被着させるステップと、溶液処理法を用いて仕事関数改変層をソース及びドレイン電極上に形成するステップと、溶液処理法を用いて有機半導体材料をソース及びドレイン電極の間のチャネル領域に被着させるステップとを含む、有機薄膜トランジスタの製造方法。 （もっと読む）

【課題】ゲートストリップを二回のカット工程によって端部を改善する製造方法の提供。
【解決手段】第１アクティブ領域４０と、第２アクティブ領域４２とを有する基板を提供するステップと、基板にゲート電極層を形成するステップと、第１ゲートストリップ６０と、第１ゲートストリップに実質的に平行する第２ゲートストリップ６２と、第１アクティブ領域と第２アクティブ領域の間に位置して、第１ゲートストリップと第２ゲートストリップに平行していないが、互いに接続する犠牲ストリップ６６とを残すように、ゲート電極層をエッチングするステップと、第１ゲートストリップと第２ゲートストリップの一部を覆い、犠牲ストリップ及び第１ゲートストリップと第２ゲートストリップの一部を開口部に露出させる遮蔽部を形成するステップと、開口部に露出される犠牲ストリップ及び第１ゲートストリップと第２ゲートストリップの一部をエッチングするステップを含む。 （もっと読む）

【課題】Ａｌ合金膜とＴＦＴの半導体層との間のバリアメタル層を省略可能であり、且つ、ＴＦＴ基板の製造工程数を低減可能な表示装置用Ａｌ合金膜を提供する。
【解決手段】本発明の表示装置用Ａｌ合金膜は、表示装置の基板上で、薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、Ｃｏ、Ｎｉ、およびＡｇよりなる群から選択される少なくとも一種を０．０５〜０．５原子％、並びにＧｅ及び／又はＣｕを０．２〜１．０原子％含有しており、且つ、ドライエッチングによってパターニングされるものである。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチング工程は、エッチングガスによるドライエッチングを用いる。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチング工程において、第１のエッチング工程は、エッチングガスによるドライエッチングを用い、第２のエッチング工程はエッチング液によるウエットエッチングを用いる。 （もっと読む）

【課題】ダイシング工程のスループットを向上させるとともに、ダイシングブレードの長寿命化にも寄与する、ＳｉＣ基板を用いた半導体装置の製造方法を得る。
【解決手段】ダイシング工程を行う前に、ＳｉＣウエハ（高濃度ｎ型基板１及び低濃度ｎ型エピタキシャル層２）の表面にショットキ電極５及び表面開口ダイシングライン領域７を形成し、ＳｉＣウエハの裏面にオーミック電極４及び裏面開口ダイシングライン領域８を形成する工程を実行する。これら表面開口ダイシングライン領域７及び裏面開口ダイシングライン領域８は共に所定のダイシングラインを含んでいる。その後、ブレードを用いたダイシング工程により、ＳｉＣウエハを所定のダイシングラインで分割して複数の半導体チップを得る。 （もっと読む）

【課題】ＴＦＴチャンネルのオーバーエッチングされる程度が低下され、液晶表示装置の表示機能が確保できる液晶表示装置のアレイ基板の製造方法を提供することを目的とする。
【解決手段】液晶表示装置のアレイ基板の製造方法において、ソースドレイン金属層の上部に、スリートーンマスクによりフォトレジストパターン層を形成する工程と、フォトレジストパターン層が露出されたソースドレイン金属層及び第１の透明導電層に対してウェットエッチングを行う工程と、フォトレジストパターン層に対して第１回目のアッシングプロセスを行い、露出されたソースドレイン金属層、第１の透明導電層及び活性層パターンに対してドライエッチングを行う工程と、フォトレジストパターン層に対して第２回目のアッシングプロセスを行い、露出されたソースドレイン金属層に対してウェットエッチングを行う工程と、残されたフォトレジストパターン層を除去する工程と、を含む。 （もっと読む）

【課題】配線の高抵抗化を抑制可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１０の表面に設けられ、上面がほぼ同一平面をなすメモリセル部６の不純物拡散層１１ａ及び周辺回路部７の不純物拡散層１１ｂと、不純物拡散層１１ａ、１１ｂの上面を被うように形成さられた膜厚がほぼ一定の絶縁膜１２、１４と、絶縁膜１２、１４内に形成され、不純物拡散層１１ａと接続されたメタルプラグ１３ａと、絶縁膜１２の内に形成され、メタルプラグ１３ａより短く形成され、不純物拡散層１１ｂと接続されたメタルプラグ１３ｂと、メタルプラグ１３ａの上端部と接続され、上面が絶縁膜１４と面一に埋め込まれたメタル配線１５ａと、メタルプラグ１３ｂの上端部と接続され、上面が絶縁膜１４と面一に埋め込まれたメタル配線１５ｂとを備えている。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体装置を量産高く作製する方法を提案することを課題とする。
【解決手段】半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極層及びドレイン電極層との間に金属酸化物層でなるバッファ層が設けられた逆スタガ型（ボトムゲート構造）の薄膜トランジスタを含むことを要旨とする。ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的に設けることによってオーミック性のコンタクトを形成する。 （もっと読む）

半導体装置（１０）およびこれを製造方法は、活性素子領域（１２）および隔離領域（１４）を提供する工程を含み、隔離領域は、活性素子領域との境界（３２）を形成する。パターン化ゲート材料（１６）は、境界の第１部分（３４）と第２（３６）部分との間において、活性素子領域と重なる。パターン化ゲート材料は、活性素子領域内において、チャネルを画定し、ゲート材料は、境界領域の第１部分および第２部分の付近において、境界の第１部分と第２部分との間よりも大きい（２４＋２６，２８＋３０）、ゲート材料の主要寸法に沿って中心線（１８）と直交するゲート長さ寸法を有する。チャネルは、境界の第１部分に隣接する第１端と、境界の第２部分に隣接する第２端とを含み、更に、チャネルの両端においてテーパが付けられたゲート長さ寸法によって特徴付けられる。
（もっと読む）

【課題】 パターン間のショート不良などがなく、信頼性の高い高精細パターンを簡便に低コストで形成できるパターン形成方法と、このようなパターン形成方法に好適な感光性組成物を提供すること。
【解決手段】 基板上に感光性組成物の塗膜を形成し、該塗膜を露光、現像してパターンとし、得られたパターン上に無機粉末を付着させ、焼成することを特徴とするパターン形成方法。 （もっと読む）

【課題】フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法に関する。
【解決手段】当該アレイ基板の製造方法は、基板にゲート・ラインとゲート電極パターンを形成するステップと、データ・ラインと、ソース電極と、ドレイン電極と、ＴＦＴチャネル領域パターンとを形成し、フォトレジストを残し、パッシべーション層を堆積し、剥離工程によってフォトレジスト及びその上のパッシべーション層を除去するステップと、フォトレジストを塗布し、フォトレジストに山状の縁部のバリを形成し、透明導電薄膜を堆積し、剥離工程によってドレイン電極に直接に接続する画素電極パターンを形成する。 （もっと読む）

【課題】電気的特性が良好な薄膜トランジスタを作製することを課題とする。
【解決手段】ゲート電極層と、ゲート電極層を覆って設けられた第１の絶縁層と、ゲート電極層と少なくとも一部が重畳し、離間して設けられた、ソース領域及びドレイン領域を形成する一対の不純物半導体層と、第１の絶縁層上に、ゲート電極層と少なくとも一部が重畳し、且つ一対の不純物半導体層の少なくとも一方と重畳せずしてチャネル形成領域の一部に設けられた微結晶半導体層と、第１の絶縁層と微結晶半導体層との間に接して設けられた第２の絶縁層と、第１の絶縁層上に第２の絶縁層及び微結晶半導体層を覆って設けられた非晶質半導体層と、を有し、第１の絶縁層は窒化シリコン層であり、第２の絶縁層は酸化窒化シリコン層である薄膜トランジスタとする。 （もっと読む）

【課題】 簡便に形成可能であり、リーク電流の発生を抑制できる薄膜トランジスタ及び薄膜トランジスタの製造方法を提供する。
【解決手段】 薄膜トランジスタ２２は、ソース領域及びドレイン領域の一方である第１領域と、他方である第２領域と、を有した半導体層２５と、ゲート絶縁層２７と、ゲート絶縁層上に形成され、第１領域から外れて位置し、第２領域に重ねられた開口部３０ａを有した環状のゲート電極３０と、層間絶縁膜３１と、半導体層の第１領域に接続された第１電極と、半導体層の第２領域に接続された第２電極と、を備えている。 （もっと読む）

【課題】１回の露光でより多くのホールを形成することが可能なホール形成方法を提供する。
【解決手段】ホール５１１、５１２の形成位置となる複数領域の内、一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。具体的には、４以上の複数領域の内、平面視において一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。次いで、シリコン酸化膜５１及び円柱上にシリコン窒化膜を形成する。シリコン窒化膜はエッチバックされる。このエッチバックにより円柱を囲むサイドウォール５４１が形成される。円柱はエッチングされる。最後に、サイドウォール５４１をマスクにシリコン酸化膜５１をエッチングする。これにより一の領域に対応するホール５１２及び他の領域に対応するホール５１１が形成される。 （もっと読む）

【課題】アクティブマトリックス型表示装置の製造プロセスを短縮化し、投資効率、生産効率と生産歩留りを向上させ、かつ大幅なアクティブマトリックス素子の高性能化を実現する。
【解決手段】アクティブマトリックス型薄膜トランジスタ素子基板の製造工程において、ゲート電極をパターンニング後、ゲート絶縁膜を成膜する。
次に半導体層としてポリシリコン半導体層を成膜後アモルファスシリコン半導体層を真空をやぶらずに連続成膜する。その後ｎ^＋アモルファスシリコン半導体層を成膜してから、映像信号配線とドレイン電極を形成するための金属電極層を成膜する。その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で同時に形成する。 （もっと読む）

【課題】 オフ電流の突発的な増大が抑制されるＴＦＴを備えた半導体装置を簡便に製造する。
【解決手段】本発明による半導体装置（１００）の製造方法は、フォトレジスト層（Ｐ）を形成する工程と、導電層（Ｇ）に、第１領域（ＧＨ）と、第１領域（ＧＨ）よりも薄い第２領域（ＧＬ）を形成する工程と、フォトレジスト層（Ｐ）の一部を除去してフォトレジスト層（Ｐ）の残りの部分を除去しないようにフォトレジスト層（Ｐ）を部分的にエッチングする工程と、フォトレジスト層（Ｐ）の除去しなかった部分（ＰＡ’）をマスクとして用いてゲート電極（１３０）を形成する工程と、導電層（Ｇ）の第１領域（ＧＨ）および第２領域（ＧＬ）に対応して絶縁層（１２０）の第１領域（１２０Ｈ）および第２領域（１２０Ｌ）を形成する工程とを包含する。 （もっと読む）

【課題】薄膜トランジスタの性能を向上させる。
【解決手段】基板ＳＵＢ１上に、狭いギャップＧＰ１で離間されたゲート電極ＧＥ２と補助パターンＡＰ２を含む導体パターンＣＰ３を形成してから、それを覆うようにゲート絶縁膜用の絶縁膜ＧＩＦ２を形成し、その上にレジスト膜ＲＰ４を形成し、基板ＳＵＢ１の裏面側からレジスト膜ＲＰ４を露光する。露光の際、導体パターンＣＰ３をマスクとして機能させるが、レジスト膜ＲＰ４がギャップＧＰ１の寸法を解像できないような低解像度にしておき、現像後のレジストパターンＲＰ４ａが、ギャップＧＰ１に相当する部分を生じないようにする。このレジストパターンＲＰ４ａを用いたリフトオフ法により、ゲート電極ＧＥ２に整合したソース・ドレイン電極を形成する。補助パターンＡＰ２の形状を調整することで、ソース・ドレイン電極の形状を任意形状に調整できる。 （もっと読む）