【課題】開口率の高い半導体装置またはその製造方法を提供する。また、消費電力の低い半導体装置またはその製造方法を提供する。
【解決手段】第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路を有し、第１の薄膜トランジスタは、ゲート電極層とゲート絶縁層と半導体層とソース電極層及びドレイン電極層を有し、第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、半導体層、ソース電極層、ドレイン電極層は透光性を有し、第２の薄膜トランジスタのゲート電極層は、第１の薄膜トランジスタのゲート電極層と材料が異なり、第１の薄膜トランジスタのゲート電極層よりも低抵抗の導電層を有し、第２の薄膜トランジスタのソース電極層及びドレイン電極層は、第１の薄膜トランジスタのソース電極層及びドレイン電極層と材料が異なり、第１の薄膜トランジスタのソース電極層及びドレイン電極層よりも低抵抗の導電層を有する。 （もっと読む）

【課題】半導体装置の製造コストを低減することを課題の一とする。半導体装置の開口率を向上することを課題の一とする。半導体装置の表示部を高精細化することを課題の一とする。高速駆動が可能な半導体装置を提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と表示部とを有し、当該駆動回路部は、ソース電極及びドレイン電極が金属によって構成され、且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有すればよい。また、当該表示部はソース電極及びドレイン電極が酸化物導電体によって構成され、且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有すればよい。 （もっと読む）

【課題】 酸化物半導体においてはイオン注入法による拡散層形成が難しいため、バルクシリコンＭＯＳトランジスタや多結晶シリコンＴＦＴのようなイオン注入法を用いた自己整合プロセスを組むことができない。本願では、リフトオフを用いる場合のような不都合の生じない自己整合プロセスを酸化物半導体において実現することを課題とする。
【解決手段】 裏面露光により製造される薄膜トランジスタ（ＴＦＴ）において、チャネル層として酸化物半導体を用い、基板上の電極をマスクとして、基板の裏面側から導電膜上のネガレジストを露光し、ネガレジストの露光部分を残し前記ネガレジストを除去し、露光部分をエッチングマスクとする導電膜のエッチングにより、電極を加工する。 （もっと読む）

【課題】半導体装置の開口率を向上することを課題の一とする。
【解決手段】同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路を有し、画素部の薄膜トランジスタは、ゲート電極層、ゲート絶縁層、膜厚の薄い領域を周縁に有する酸化物半導体層、酸化物半導体層の一部と接する酸化物絶縁層、ソース電極層及びドレイン電極層、及び画素電極層とを有し、第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、酸化物絶縁層、及び画素電極層は透光性を有し、駆動回路部の薄膜トランジスタのソース電極層及びドレイン電極層は、保護絶縁層で覆われ、画素部のソース電極層及びドレイン電極層よりも低抵抗の導電材料である半導体装置を提供する。 （もっと読む）

【課題】自己整合薄膜トランジスタ（ＴＦＴ）の製造方法を提供する。
【解決手段】先ず、透明基板の第１表面上に酸化物ゲート、誘電体層、及びフォトレジスト層を順に堆積する。次に、該透明基板の第１表面と反対側の第２表面に紫外光を照射することで、該フォトレジスト層を露光する。この時、該酸化物ゲートからなるゲートはマスクとして働き、該フォトレジスト層の該酸化物ゲートに対応する部分に照射される紫外光を吸収する。次に、該露光されたフォトレジスト層を除去し、該フォトレジスト層の未露光部分と該誘電体層との上に透明導電層を堆積する。次に、該透明導電層にパターン形成プロセスを実行して、ソースとドレインとを形成し、ソース、ドレイン、及び誘電体層を覆うようアクティブ層を形成して、自己整合ＴＦＴ構造体が完成する。 （もっと読む）

【課題】低コストで微細パターンを形成可能な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、被加工体１０上に第１のレジスト１１を形成し、第１のレジスト１１をパターニングする工程と、第１のレジスト１１のパターニングの後、被加工体１０上に第２のレジスト１２を形成し、第２のレジスト１２に対する選択的露光、ベーク及び現像を行い、その現像時に被加工体１０上に残っている第１のレジスト１１を除去するとともに、第２のレジスト１２の一部を選択的に除去して、第２のレジスト１２をパターニングする工程と、パターニングされた第２のレジスト１２をマスクにして被加工体１０を加工する工程と、を備える。 （もっと読む）

【課題】MOSトランジスタとバイポーラトランジスタとが混載された半導体装置とその製造方法において、半導体装置の信頼性を高めること。
【解決手段】シリコン基板２０素子分離絶縁膜２４を形成する工程と、シリコン基板２０に低電圧p型MOSトランジスタTR_LVP用のLDD領域４５を形成する工程と、シリコン基板２０に高電圧p型MOSトランジスタTR_HVP用のLDD領域５５をLDD領域４５よりも深く形成するのと同時に、シリコン基板２０にバイポーラトランジスタTR_BIP用の第１のエミッタ領域４６を形成する工程と、各領域４５、４６、５５におけるシリコン基板２０の表層に高融点金属シリサイド層７０を形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】薄膜部の厚さが制御され所望のパターン形状を有する光硬化物複合体及び該光硬化物複合体を形成するための光硬化性組成物並びに光硬化物複合体の製造方法を提供する。
【解決手段】基板１と、該基板１上に形成され薄膜部２及び該薄膜部２から突出した突出部３からなる光硬化物７とを具備する光硬化物複合体であって、前記薄膜部２は、該薄膜部２の厚さ方向に重ならない粒子６を含有し、前記薄膜部２の厚さは前記粒子６によって規定されている。 （もっと読む）

【課題】インプリントモールドの凹部への感光性配線ペースト層の充填不良や、ウェットエッチング（現像）工程での配線パターンの倒壊や剥がれの発生を抑制，防止して、効率よく精度の高い配線パターンを形成する。
【解決手段】感光性配線ペースト層２を形成する工程と、凹凸パターン１７を有するインプリントモールド３を感光性配線ペースト層２に押し付けて光照射する工程と、感光性配線ペースト層２の未感光部をウェットエッチングにより除去して、インプリントモールドの凹凸パターンに対応する配線パターンを形成する工程とを備えた配線パターンの形成方法において、感光性配線ペースト層２の厚みｔｐを下記の式（１）の範囲で規定する。
６μｍ＋（Ｖ／Ｓ）＜ｔｐ＜２０μｍ＋（Ｖ／Ｓ）……（１）
ただし、
ｔｐ：感光性配線ペースト層の厚み、
Ｓ：ペースト転写領域の面積、
Ｖ：前記凹凸パターンの、前記感光性配線ペースト層と接する領域における凹部の体積 （もっと読む）

【課題】 レジスト材料の利用効率を向上させて、作製コストの削減を目的としたレジス
トパターンの作製方法、レジストパターンの除去方法、半導体装置の作製方法を提供する
ことを課題とする。
【解決手段】 本発明は、減圧下で、被加工物上に、感光剤を含む組成物を吐出してレジ
ストパターンを形成するステップを有することを特徴とする。また、前記レジストパター
ンをマスクとして前記被加工物をエッチングするステップ、若しくは、前記レジストパタ
ーンに、フォトマスクを介して前記感光剤の感光波長域の光を照射するステップ、前記レ
ジストパターンをマスクとして前記被加工物をエッチングするステップ、前記被加工物上
の前記レジストパターンを除去するステップを有することを特徴とする。 （もっと読む）

透明な基板上に金属酸化物ＴＦＴを製作する方法は、基板の上面上に不透明なゲート金属を配置する段階、ゲート金属および周辺領域上に重なるように透明なゲート誘電体および透明な金属酸化物半導体層を堆積させる段階、半導体材料上に透明なパッシベーション材料を堆積させる段階、パッシベーション材料上にフォトレジストを堆積させる段階、フォトレジストを露光および現像して露光部分を除去する段階、パッシベーション材料をエッチングし、チャネル領域を画定するパッシベーション領域を残す段階、パッシベーション領域上に透明な導電材料を堆積させる段階、導電材料上にフォトレジストを堆積させる段階、フォトレジストを露光および現像して非露光部分を除去する段階、および、導電材料をエッチングし、チャネル領域の両側にソースおよびドレイン領域を残す段階を含む。
（もっと読む）

【課題】従来よりもゲート寸法が縮小され、高周波性能の高い電界効果トランジスタを、均一なゲート寸法でかつ低コストで提供すること。
【解決手段】ゲート電極を形成するための開口部を設ける工程において、投影露光装置を用いて、レジストを露光して前記開口部を作成する際に、露光されるレジストにおいて、該露光により形成される半導体基板上での開口部の幅が、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法よりも小さな幅として形成されるように、ソース電極およびドレイン電極の厚さを、それぞれ所定の値に設定する。 （もっと読む）

【課題】
透明導電膜の微細パターニングを可能とするリフトオフ法によるパターニング方法、及び該パターニング方法を用いて形成された透明導電パターン膜を提供する。
【解決手段】
基材上に有機溶媒可溶性でかつ水不溶性のフォトレジストパターンを形成するパターンレジスト形成工程、前記フォトレジストパターンが形成された基材上の全面に導電性酸化物微粒子と無機バインダーと溶媒とからなる透明導電膜形成用塗布液を塗布、乾燥、硬化して導電性酸化物微粒子と無機バインダーマトリックスを主成分とする透明導電膜を形成する透明導電膜形成工程、前記フォトレジストパターンを有機溶媒で溶解除去による現像をすることでフォトレジストパターン上に形成された透明導電膜を除去して透明導電パターン膜を得る透明導電膜パターニング工程を具備し、前記透明導電膜形成用塗布液の溶媒は、水又は水−アルコール混合溶液を主成分とすることを特徴とする。 （もっと読む）

【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に設けられた半導体層と、半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層とで積層されたゲート電極を含むゲート配線と、半導体層と前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、半導体層と電気的に接続され、第３の導電層と第４の導電層とで積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されている。 （もっと読む）

【課題】余分な工程を追加せずに、パターン間（例えば、ゲート電極間）の間隔を可及的に小さくすることのできる半導体装置の製造方法を提供する。
【解決手段】多結晶シリコン膜からなる被加工膜Ｐ上にレジスト層Ｒを形成する。フォトリソグラフィの限界値よりも狭く、かつスリットの一部が接続されている転写パターンを有する露光マスクを用ることにより、第１および第２のパターンと、第１および第２のパターンを接続し、かつ第１および第２のパターンより膜厚が薄い第３のパターンとをレジスト層に形成する。第１および第２のパターンをエッチングマスクとして被加工膜をエッチングするとともに、第３のパターンを除去し、第３のパターンの除去により露出した被加工膜をエッチングし、間隔の小さいゲート電極パターン７ａ、７ｄ。 （もっと読む）

【課題】生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供すること。
【解決手段】本発明にかかる逆スタガ構造の薄膜トランジスタは、ソース領域４１、ドレイン領域４２、及びチャネル領域４３を有する結晶性半導体膜４０を備える。また、薄膜トランジスタは、チャネル領域４３上に形成された絶縁膜５と、ソース領域４１及びドレイン領域４２上に形成されたシリサイド層６１とを備える。そして、チャネル領域４３は、ソース領域４１及びドレイン領域４２における結晶粒よりも小さい結晶粒により構成される。 （もっと読む）

【課題】パターン形状に優れた、トリミング法によるパターン形成方法を簡易に実現できるようにする。
【解決手段】基板１０１の上に光酸発生剤を含むポジ型のレジスト膜１０２を形成する。その後、レジスト膜１０２に露光光を選択的に照射してパターン露光を行う。続いて、パターン露光が行われたレジスト膜１０２に第１の加熱を行い、加熱されたレジスト膜１０２に第１の現像を行って、第１のレジストパターン１０２ａを形成する。続いて、第１のレジストパターン１０２ａを、熱酸発生剤を含み且つポリマー及び架橋剤を含まない溶液１０４にさらし、溶液１０４にさらされた第１のレジストパターン１０２ａに第２の加熱を行う。その後、加熱された第１のレジストパターン１０２ａに第２の現像を行って、第１のレジストパターン１０２ａが縮小された第２のレジストパターン１０２ｂを得る。 （もっと読む）

【課題】 ソース・ドレイン電極に対して、ゲート電極を正確に位置合わせし、寄生容量の発生を抑制する。
【解決手段】 透明ガラス基板１１０上に金属からなるソース電極１２０，ドレイン電極１３０を形成し、その上に、ＩｎＧａＺｎＯ_４からなる透明な酸化物半導体チャネル層１４０を形成し、その上面に透明な絶縁層１５０を形成する（図８(a) ）。その上に、ＩＴＯからなる導電層１８５を形成し、その上面をネガ型レジスト層１９１で覆う（図８(b) ）。基板下面にゲート形成用マスクＭ３を配置して下方から光を照射し、マスクＭ３の遮光領域によって生じる影とソース電極１２０およびドレイン電極１３０によって生じる影とが、レジスト層１９１の非露光領域となるような背面露光を行い、パターニングしてゲート電極層を形成する。 （もっと読む）

【課題】 ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせし、寄生容量の発生を抑制する。
【解決手段】 透明ガラス基板３１０上に金属からなるゲート電極３２０を形成し、その上に、透明なゲート絶縁層３３０を形成し、更に、ソース・ドレイン電極３５０・３６０の元になるＩＴＯからなる導電層を形成し、その上面をネガ型レジスト層で覆う。ソース・ドレイン形成領域を含む所定領域が透光性を有するマスクを、基板の下面側に配置する。下方から光を照射し、マスクの遮光領域によって生じる影とゲート電極３２０によって生じる影とが、レジスト層の非露光領域となるような背面露光を行い、パターニングしてソース電極３５０およびドレイン電極３６０を形成する。その上に、ＩｎＧａＺｎＯ_４からなる酸化物半導体のチャネル層３４０を直接形成して、高濃度不純物拡散層を省略しつつ、良好なオーミック接触を得る。 （もっと読む）

【課題】 レジスト材料の利用効率を向上させて、作製コストの削減を目的としたレジス
トパターンの作製方法、レジストパターンの除去方法、半導体装置の作製方法を提供する
ことを課題とする。
【解決手段】 本発明は、減圧下で、被加工物上に、感光剤を含む組成物を吐出してレジ
ストパターンを形成するステップを有することを特徴とする。また、前記レジストパター
ンをマスクとして前記被加工物をエッチングするステップ、若しくは、前記レジストパタ
ーンに、フォトマスクを介して前記感光剤の感光波長域の光を照射するステップ、前記レ
ジストパターンをマスクとして前記被加工物をエッチングするステップ、前記被加工物上
の前記レジストパターンを除去するステップを有することを特徴とする。 （もっと読む）