【課題】２０ｎｍ以下のギャップを有する電極パターンを寸法制御性よく形成することができ、電極パターン自体の電気抵抗を抑制可能な電極パターンの形成方法および電極パターンを提供する。
【解決手段】光または荷電粒子ビームを用いた露光により、頂点Ａ、Ａ’が対向する状態で配置された角部１１ａ、１１ａ’を有する一対のパターン１１、１１’を備えた設計パターン１０を転写することで、基板上にマスクパターンを形成する工程と、マスクパターンを転写することで、基板上にギャップを有する電極パターンを形成する工程とを有することを特徴とする電極パターンの形成方法およびこれにより得られる電極パターンである。 （もっと読む）

【課題】セルフアラインによる微細構造の加工が可能になった。リフトオフを用いているため、工程数を少なくでき、エッチングダメージによるデバイス特性の劣化も発生しない微細加工方法及び構造を提供すること。
【解決手段】この形態においては、透明基板１上の所定の領域に第一の膜２を形成する工程と、基板１と１第一の膜２上にレジスト膜３を形成する工程と、基板１の裏面から第一の膜２をマスクとしてレジスト３に対し斜め方向に光を照射し、非露光レジスト領域５と、露光レジスト領域４とを形成する工程と、レジスト膜上に第二の膜７を形成する工程と、非露光レジスト領域５及び非露光レジスト領域５上の第二の膜をリフトオフにより除去する工程と、を順次行う。 （もっと読む）

【課題】ＭＯＳトランジスタなどの電子デバイスを形成する方法であって、比較的安価で時間のかからない処理技術の提供。
【解決手段】基板１０上に複数の半導体アイランド３１，３５を形成するステップと、半導体アイランドの第１のサブセット３１上に或いはそれよりも上側に第１の誘電体層６０を印刷するとともに、随意的に半導体アイランドの第２のサブセット３５上に或いはそれよりも上側に第２の誘電体層６５を印刷する。第１の誘電体層６０は第１のドーパントを含み、（随意の）第２の誘電体層６５は第１のドーパントとは異なる第２のドーパントを含む。誘電体層６０，６５、半導体アイランド３１，３５及び基板１０は、第１のドーパントを半導体アイランドの第１のサブセット３１中へ拡散させ、且つ存在する場合には第２のドーパントを半導体アイランドの第２のサブセット３５中へ拡散させるように十分にアニールされる。 （もっと読む）

【課題】本発明は、ポリチオフェン誘導体を用いた導電性パターンを有する導電性パターン基板およびその製造方法であって、ポリチオフェン誘導体の特性が劣化しにくい導電性パターン基板およびその製造方法を提供することを主目的とする。
【解決手段】本発明は、基板と、上記基板上に形成され、導電性を有するポリチオフェン誘導体を含有するポリチオフェン層とを有し、上記ポリチオフェン層が、導電性を有する導電性部と、導電性を有さない非導電性部とを有することを特徴とする導電性パターン基板を提供することにより、上記目的を達成する。 （もっと読む）

【課題】 簡単な組成で、しかも従来から慣用の光源のいずれも使用することができる、金属微粒子分散液からなるパターン形成用組成物、及びパターン形成方法を提供すること。
【解決手段】 金属微粒子及びそれを分散状態に保つ分散剤を含む金属微粒子分散液からなる光感受性ネガ型パターン形成用組成物であって、前記分散剤が、それ自身が感光して金属微粒子から遊離し、分散状態の解除を引き起こすことができる光感受性分散剤であることを特徴とする、上記光感受性ネガ型パターン形成用組成物。 （もっと読む）

【課題】リソグラフィ限界以上のピッチを有する微細パターンを形成することができる方法を提供する。
【解決手段】被食刻層が形成された半導体基板上に第１ピッチを有する厚さｔ_１のハードマスクパターンを形成する段階と、結果物上に光透過性薄膜をコンフォーマルな形でｔ_２の厚さに形成する段階と、結果物上に光吸収性薄膜をプラナー形に形成する段階と、光が被食刻層の表面からＴの高さまで到達するよう調整しながら、結果物にブランク露光工程を行う段階（ｔ_２＜Ｔ≦ｔ_１＋ｔ_２）と、結果物に対して現像工程を行いハードマスクパターンの間に光透過性薄膜及び光吸収性薄膜が積層された有機マスクパターンを形成する段階と、ハードマスクパターン及び有機マスクパターンを食刻マスクに被食刻層を食刻し、第１ピッチより小さい第２ピッチを有する被食刻層パターンを形成する段階と、を含むことにより４０ｎｍ以下の微細パターンを形成する。 （もっと読む）

【課題】レジスト間あるいはレジストとリフトオフ材料間が混ざり合って寸法精度やパターン精度が劣化することを防止すると共に、リフトオフ時に容易に有機溶剤に溶解し、安定した製造方法を提供する。
【解決手段】半導体基板１０上に非水溶性フォトレジスト材料１１を塗布形成する工程と、上記非水溶性フォトレジスト材料１１の上面に中間層として水溶性フッ化物含有溶液２０を塗布形成する工程と、上記中間層２０上に非水溶性フォトレジスト材料１２を塗布形成する工程とを有する製造方法。 （もっと読む）

【課題】新規の金属パターンの製造方法及びこれを用いた平板表示素子を提供する。
【解決手段】光触媒化合物、金属触媒化合物及び光増感剤を含む溶液を基板にコーティングして光金属触媒層を形成した後、これを選択的に露光して結晶成長用核の潜在的パターンを得、該潜在的パターンを１種以上の金属でメッキ処理して金属結晶を成長させて１層以上の金属パターンを得る、金属パターンの製造方法及びこれを用いた平板表示素子。 （もっと読む）

【課題】フォトリソ工程を簡便に削減できるパター形成方法を考案し、液晶表示装置の製造工程を大幅に削減できるＴＦＴの新しい製造方法を提供する。
【解決手段】ＴＦＴを構成する材料膜を絶縁膜基板上に積層して成膜してから、膜厚が互いに異なる複数の領域を有するレジストマスクを上記材料膜の最上層にパターニングして形成する。そして、このレジストマスクを用いたリフトオフの方法で導電体膜のパターン形成を行う。あるいは、別に形成した膜厚が互いに異なる複数の領域を有するレジストマスクをエッチングマスクにして積層した材料膜のうち複数の材料膜を順次に加工する。このような新規なパターン形成方法および加工方法により、従来の技術で５回のフォトリソ工程で製造していた液晶表示装置を２回あるいは３回のフォトリソ工程で製造する。 （もっと読む）

【課題】従来と比較して歩留まりを向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、素子分離膜２を形成するために、素子領域に位置する半導体基板上にマスク膜２１，２２を形成する工程と、マスク膜２１，２２の寸法を測定する工程と、マスク膜２１，２２の設計寸法に対する測定寸法の差に基づいて、素子分離膜２を形成するための熱酸化量を算出する工程と、算出した熱酸化量に従って、マスク膜２１，２２をマスクとして半導体基板１を熱酸化することにより、素子分離膜２を形成する工程とを具備する。 （もっと読む）

【課題】基板上に形成された濡れパターンの検査を、簡易にかつ確実に実行する。
【解決手段】パターン形成装置は、同一のゲート電極パターンが多数規則的に形成された透明な基板にパターンを形成する。液膜塗布手段は、基板１６に感光性撥液膜１８を塗布可能である。露光装置１０は、基板の裏面側に配置され基板上に塗布された撥液膜をゲート電極１３に応じたパターンに形成する。滴下装置５５は、露光手段が形成した撥液膜パターンを有する基板表面に検査液を滴下する。計測手段５８は、滴下装置が滴下した液滴を検出する。検出手段が検出した液滴に応じて露光装置の形成した撥液膜パターンの良否を判断手段が判断する。 （もっと読む）

【課題】 有機ＴＦＴにおいて、電子注入効率とホール注入効率を改善した電極と有機半導体の組み合わせをそれぞれ判別する手法を提供し、ｎ型チャネルＦＥＴとｐ型チャネルＦＥＴの２種類のＦＥＴを実現し、さらに、相補型ＭＯＳ（ＣＭＯＳ）トランジスタを提供する。
【解決手段】 電極金属−有機半導体界面における真空準位シフトΔを電極と有機半導体の構成元素の物理定数から一般的に導く手法を導く。電極金属を電気化学的な手法により変化させ、電子注入とホール注入を制御できる電極を作成する。それらの電極によりｎ型チャネルＦＥＴとｐ型チャネルＦＥＴの２種類のＦＥＴを実現し、さらに、相補型ＭＯＳ（ＣＭＯＳ）トランジスタを提供する。 （もっと読む）

【課題】半導体素子に金属パターンを形成する際の金属による乱反射を防止することにより感光膜パターンの不良の発生を抑制し、かつ、その製造工程を単純化することができる半導体素子の金属パターン形成方法を提供すること。
【解決手段】本発明に係る半導体素子の金属パターン形成方法は、金属パターン用の金属層（１２）が形成された半導体基板を提供するステップと、金属層（１２）上で酸化反応を起こす洗浄（１４）を実施し、金属層（１２）上に乱反射防止膜（１５）を形成するステップと、乱反射防止膜（１５）上に感光膜パターンを形成するステップと、感光膜パターンにより露出した乱反射防止膜（１５）及び金属層（１２）をエッチングして金属パターンを形成するステップとを含む。 （もっと読む）

【課題】 レジストパターンを縮小化させる際のパターンの変形や倒壊を防止することが可能な微細パターンを作製し、この微細パターンを用いて半導体装置を製造する
【解決手段】 半導体基板の上に、エッチング対象膜、ハードマスク膜、有機物からなる反射防止膜、及びレジスト膜を順番に形成する。レジスト膜を露光、現像して、レジストパターンを形成する。Ｃｌ_２を含まず、Ｈｅ等を含む第１のガスとＳＯ_２ガスとを含む混合ガスのプラズマにより、レジストパターンの側面及び上面の表層部をエッチングすると共に、レジストパターンをマスクとして反射防止膜をその底面までエッチングする。このとき、第１のガスの流量を、混合ガス全体の流量の４０％以上にする。このレジストパターン及び反射防止膜をマスクとして、ハードマスク膜をエッチングする。ハードマスク膜をエッチングマスクとして、エッチング対象膜をエッチングする。 （もっと読む）

【課題】チャンバを利用することなく、基板表面に対して金属を大気中においてナノオーダの精度で堆積させることが可能な金属堆積方法を提供する。
【解決手段】フォトマスク１１に描かれた微細パターン１２に応じた微小領域に金属を堆積させる金属堆積方法において、フォトマスク１１における微細パターン１２が予め形成されたパターニング面に対して、表面に有機金属塩の膜が形成された基板１３を近接配置し、光をフォトマスク１１へ照射し、照射された光に基づきパターニング面に形成された微細パターン１２に応じた局所領域に近接場光を発生させ、その発生させた近接場光により当該パターニング面に近接された有機金属塩の膜を感光させることにより当該金属を分解し、その分解した金属を基板１３上に堆積させることを特徴とする。 （もっと読む）

【課題】特性不均衡とチップ面積上の無駄発生を抑制し得るパターン形成法を提供する。
【解決手段】処理基板上に形成された積層膜上にリソグラフィー工程によりレジストパターンを形成し、このレジストをマスクに積層膜最上層の第１の膜を加工し、第１の膜からなるパターンを形成し、第１の膜からなるパターンをレジストパターン形成で部分的に露出し、露出された第１の膜からなるパターンをエッチングプロセスにより選択的に細らせ、第１の膜をマスクに第２の膜を加工し、第１及び第２の膜からなる積層パターンを形成し、第１及び第２の膜の積層パターンをリソグラフィー工程によるレジストパターン形成で部分的に露出し、露出された第１の膜をエッチングにより除去し、第１及び第２の膜の積層パターン、第２の膜のパターンの側壁部に第３の膜からなる側壁パターンを形成し、第１〜３膜のパターンをマスクにして、第４の膜を加工し、第１〜３の膜を除去する。 （もっと読む）

本発明は、電子ビームに露出された後に少なくとも１つの金属材料に分解されることが可能な前駆体材料（１５０、２５０、３５０、４５０）からトランジスタゲート（１６０、２６０、３６０、４６０）を製造するマイクロエレクトロニクス法に関する。本発明は、特に、マルチチャネル、ＦｉｎＦＥＴ、懸架型チャネルトランジスタ、またはＳＯＮもしくはＧＡＡタイプのトランジスタに適合する。
（もっと読む）

【課題】寸法ばらつきを抑制した信頼性の高い半導体装置の製造方法を提供する。
【解決手段】段差部４とパターン５が形成された半導体素子３をウエハ内に複数形成する際に、段差部４とウエハ外周に向かって段差部４より下流に形成されるパターン５との距離を３０００μｍ以上とする。あるいは、ウエハの中心を通る直線で２分割以上に分割した各領域で、素子形成領域内の素子パターンが異なる方向になるようにすることにより、回転塗布した素子形成領域のレジスト塗布ムラを小さくすることができる。 （もっと読む）

【課題】製造が容易で特性が安定し動作効率の良い有機薄膜トランジスタの製造方法及びこの製造方法で製造された有機薄膜トランジスタを提供する。
【解決手段】基板の上に少なくともソース電極とゲート電極とドレイン電極と絶縁層と有機半導体層とを有する有機薄膜トランジスタの製造方法であって、基板の上にソース電極及びドレイン電極の少なくとも一つとゲート電極とを同時に形成するための電極形成工程を含む。 （もっと読む）

【課題】ゲートパターンを形成するための二重露光二重レジスト層方法を提供する。
【解決手段】プレーナＣＭＯＳトランジスタを形成する方法は、ゲート層を形成する工程を、ゲート層パターンの第一の部分でレジスト層をパターン形成し、次にゲートのパターンで多結晶シリコンをエッチングする第一の工程に分割する。第二の工程で、ゲートパッドと局所相互接続との画像で第二のレジスト層をパターン形成し、次にゲートパッドと局所相互接続とのパターンで多結晶シリコンをエッチングし、それによって異なる露光区域からの回折およびその他のクロストークの数を減らす。 （もっと読む）