トランジスタ素子の製造方法
【課題】 ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせし、寄生容量の発生を抑制する。
【解決手段】 透明ガラス基板310上に金属からなるゲート電極320を形成し、その上に、透明なゲート絶縁層330を形成し、更に、ソース・ドレイン電極350・360の元になるITOからなる導電層を形成し、その上面をネガ型レジスト層で覆う。ソース・ドレイン形成領域を含む所定領域が透光性を有するマスクを、基板の下面側に配置する。下方から光を照射し、マスクの遮光領域によって生じる影とゲート電極320によって生じる影とが、レジスト層の非露光領域となるような背面露光を行い、パターニングしてソース電極350およびドレイン電極360を形成する。その上に、InGaZnO4からなる酸化物半導体のチャネル層340を直接形成して、高濃度不純物拡散層を省略しつつ、良好なオーミック接触を得る。
【解決手段】 透明ガラス基板310上に金属からなるゲート電極320を形成し、その上に、透明なゲート絶縁層330を形成し、更に、ソース・ドレイン電極350・360の元になるITOからなる導電層を形成し、その上面をネガ型レジスト層で覆う。ソース・ドレイン形成領域を含む所定領域が透光性を有するマスクを、基板の下面側に配置する。下方から光を照射し、マスクの遮光領域によって生じる影とゲート電極320によって生じる影とが、レジスト層の非露光領域となるような背面露光を行い、パターニングしてソース電極350およびドレイン電極360を形成する。その上に、InGaZnO4からなる酸化物半導体のチャネル層340を直接形成して、高濃度不純物拡散層を省略しつつ、良好なオーミック接触を得る。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、トランジスタ素子の製造方法に関し、特に、「逆スタガード(inverted staggered)型」の薄膜トランジスタ素子の製造技術に関する。
【背景技術】
【0002】
薄膜トランジスタは、半導体チャネル層を介してソース・ドレイン間を流れる電流を、ゲート電極への印加電圧により制御する電界効果型トランジスタの一種であり、液晶ディスプレイの駆動素子などに広く利用されている。また、今後は、電子ペーパーやRFIDタグなどへの利用も期待されている。
【0003】
薄膜トランジスタの構造には、様々なタイプのものが知られており、たとえば、下記の特許文献1には、基板上にソース電極およびドレイン電極を形成する、いわゆる「順スタガード(staggered)型」の薄膜トランジスタの製造方法が開示されており、特許文献2には、基板上にゲート電極を形成する、いわゆる「逆スタガード(inverted staggered)型」の薄膜トランジスタの製造方法が開示されている。また、薄膜トランジスタを構成する半導体チャネル層(半導体活性層)としては、古くから、アモルファスシリコンやポリシリコンなどのシリコン系の半導体が利用されてきていたが、最近では、有機半導体や酸化物半導体を利用した例も提案されている。たとえば、下記の特許文献3には、ZnOを含む酸化物半導体を半導体チャネル層として用いた電界効果型トランジスタが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平10−189977号公報
【特許文献2】特開平9−90426号公報
【特許文献3】特開2004−103957号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述したとおり、薄膜トランジスタでは、ソース・ドレイン電極間の電流が、ゲート電極の印加電圧によって制御される。ここで「逆スタガード(inverted staggered)型」の薄膜トランジスタの場合、ソース電極およびドレイン電極は、ゲート電極の上方に配置されることになるが、このとき、ソース電極・ゲート電極の一部もしくはドレイン電極・ゲート電極の一部が、上下方向に重なっていると、上下に配置された電極間に寄生容量が生じることになる。このような寄生容量は、トランジスタの動作を不安定にする要因になり、また、動作速度を遅延させる要因にもなるため好ましくない。
【0006】
このような寄生容量を解消するためには、ソース電極・ゲート電極間の上下方向の重なりや、ドレイン電極・ゲート電極間の上下方向の重なりをなくす構造を採る必要がある。しかしながら、従来の一般的な製造方法では、ゲート電極に対するソース・ドレイン電極の位置合わせを正確に行うことは困難である。従来の製造プロセスでは、ゲート電極を形成するためのフォトマスクと、ソース・ドレイン電極を形成するためのフォトマスクとが別個に用意され、それぞれ別工程でパターニングが行われる。もちろん、フォトマスクの位置合わせを正確に行うことができれば、ソース・ドレイン電極の形成位置とゲート電極の形成位置との間に十分な整合性を確保することが可能であるが、実際には、フォトマスクの位置合わせには誤差の発生が避けられない。このため、従来の製造方法には、上述した寄生容量の発生が避けられないという問題があった。
【0007】
そこで、本発明は、ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせすることができ、寄生容量の発生を抑制することが可能なトランジスタ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
(1) 本発明の第1の態様は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法において、
少なくとも上面が絶縁性を有し、上記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
この基板上に、上記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
このゲート電極層を含めた基板上に、上記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に上記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
この導電層の上面に、上記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、上方から観察したときにゲート電極層に部分的に重複する透光領域を有するソース・ドレイン電極形成用のフォトマスクを、基板の下方に配置し、基板下方側から上記感光波長域の光を照射し、フォトマスクの遮光領域によって生じる影とゲート電極層によって生じる影とが、ネガ型レジスト層上の非露光領域となるような背面露光を行い、導電層の非露光領域に対応する部分を除去するパターニングを行い、導電層の残存部分によって、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第4の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層の一部分およびドレイン電極層の一部分に跨るように空隙部に配置された半導体チャネル層を形成する第5の段階と、
を行うようにしたものである。
【0009】
(2) 本発明の第2の態様は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法において、
少なくとも上面が絶縁性を有し、上記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
この基板上に、上記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
このゲート電極層を含めた基板上に、上記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に上記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
この導電層に対して、ソース・ドレイン電極形成用のフォトマスクを用いたパターニングを行い、上方から観察したときにゲート電極層を跨ぐように配置され、ゲート電極層に対して部分的に重複した領域をなすソース・ドレイン電極準備層を形成する第4の段階と、
このソース・ドレイン電極準備層の上面に、上記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、基板下方側から上記感光波長域の光を照射し、ゲート電極層によって生じる影が、ネガ型レジスト層上の非露光領域となるような背面露光を行い、ソース・ドレイン電極準備層の非露光領域に対応する部分を除去するパターニングを行い、ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第5の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層の一部分およびドレイン電極層の一部分に跨るように空隙部に配置された半導体チャネル層を形成する第6の段階と、
を行うようにしたものである。
【0010】
(3) 本発明の第3の態様は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法において、
少なくとも上面が絶縁性を有し、上記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
この基板上に、上記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
このゲート電極層を含めた基板上に、上記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に上記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
この導電層の上面に、上記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、基板下方側から上記感光波長域の光を照射し、ゲート電極層によって生じる影が、ネガ型レジスト層上の非露光領域となるような背面露光を行い、導電層の非露光領域に対応する部分を除去するパターニングを行い、導電層の残存部分により、ソース・ドレイン電極準備層を形成する第4の段階と、
上方から観察したときにゲート電極層を跨ぐような閉領域のパターンを有するソース・ドレイン電極形成用のフォトマスクを用いて、ソース・ドレイン電極準備層に対して、上記閉領域に対応する部分を残すパターニングを行い、ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第5の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層の一部分およびドレイン電極層の一部分に跨るように空隙部に配置された半導体チャネル層を形成する第6の段階と、
を行うようにしたものである。
【0011】
(4) 本発明の第4の態様は、上述した第1〜第3の態様に係るトランジスタ素子の製造方法において、
第1の段階で、ガラスもしくは合成樹脂からなる基板を用意し、
第2の段階で、ゲート電極層を形成する材料として金属を用いるようにしたものである。
【0012】
(5) 本発明の第5の態様は、上述した第1〜第4の態様に係るトランジスタ素子の製造方法において、
第3の段階で、ゲート絶縁層を形成する材料として、酸化シリコンもしくは窒化シリコンを用いるようにしたものである。
【0013】
(6) 本発明の第6の態様は、上述した第1〜第5の態様に係るトランジスタ素子の製造方法において、
第3の段階で、導電層を形成する材料として、ITOもしくはIZOを用いるようにしたものである。
【発明の効果】
【0014】
本発明に係るトランジスタ素子の製造方法では、半導体チャネル層を、インジウム・ガリウム・亜鉛の複合酸化物からなる半導体によって構成したため、ソース電極およびドレイン電極と半導体チャネル層との間に、高濃度の不純物拡散層を設ける必要がなくなる。また、ゲート電極層として不透明な導電材料を用い、その他の各層として透明な材料を用いるようにし、ソース電極層およびドレイン電極層を形成するパターニング処理を行う際に、ゲート電極層をフォトマスクの一部とした背面露光を行うようにしたため、ゲート電極層に対して自己整合性をもったソース電極層およびドレイン電極層を形成することが可能になる。その結果、ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせすることができ、寄生容量の発生を抑制することが可能になる。
【図面の簡単な説明】
【0015】
【図1】「逆スタガード(inverted staggered)・トップコンタクト型」の薄膜トランジスタ素子の基本構造を示す側断面図である。
【図2】「逆スタガード(inverted staggered)・ボトムコンタクト型」の薄膜トランジスタ素子の基本構造を示す側断面図である。
【図3】図2に示す薄膜トランジスタ素子において、寄生容量が生じる原因を示す側断面図である。
【図4】図3に示す薄膜トランジスタ素子の上面図である。
【図5】本発明に係る製造方法で作成される「逆スタガード・ボトムコンタクト型」の薄膜トランジスタ素子の基本構造を示す側断面図である。
【図6】図5に示す薄膜トランジスタ素子の上面図である。
【図7】本発明に係る製造方法の第1の段階〜第3の段階のプロセスを示す側断面図である。
【図8】本発明に係る製造方法に用いられる第1のフォトマスクM1の平面図である。
【図9】本発明に係る製造方法の第4の段階の前段プロセスを示す側断面図である。
【図10】本発明に係る製造方法に用いられる第2のフォトマスクM2の平面図である。
【図11】本発明に係る製造方法の第4の段階の中段プロセスを示す側断面図である。
【図12】本発明に係る製造方法において、フォトマスクM1*として機能するゲート電極層の平面図である。
【図13】図12に示すフォトマスクM1*と図10に示すフォトマスクM2とを合成することにより得られるフォトマスクの平面図である。
【図14】本発明に係る製造方法の第4の段階の後段プロセスを示す側断面図である。
【図15】本発明に係る製造方法の第5の段階のプロセスを示す側断面図である。
【図16】本発明に係る製造方法に用いられる第3のフォトマスクM3の平面図である。
【図17】本発明に係る製造方法の別な実施形態に用いられる第2のフォトマスクM2*の平面図である。
【図18】本発明に係る製造方法の別な実施形態において、ソース電極層およびドレイン電極層を形成する第1のプロセスを示す側断面図である。
【図19】本発明に係る製造方法の別な実施形態において、ソース電極層およびドレイン電極層を形成する第2のプロセスを示す側断面図である。
【発明を実施するための形態】
【0016】
以下、本発明を図示する実施形態に基づいて説明する。
【0017】
<<< §1.一般的な薄膜トランジスタの構造 >>>
既に述べたとおり、薄膜トランジスタは、半導体チャネル層(半導体活性層)を介してソース・ドレイン間を流れる電流を、ゲート電極への印加電圧により制御する電界効果型トランジスタである。
【0018】
図1は、「逆スタガード(inverted staggered)型」と呼ばれる薄膜トランジスタ素子100の基本構造を示す側断面図である。一般に、「順スタガード(staggered)型」の薄膜トランジスタ素子の場合は、基板上にソース電極層およびドレイン電極層を形成し、その上方に、半導体チャネル層、ゲート絶縁層、ゲート電極層を順次積層する構造を採るのに対して、「逆スタガード(inverted staggered)型」の薄膜トランジスタ素子の場合は、基板上にゲート電極層を形成し、その上方に、ゲート絶縁層、ソース電極層およびドレイン電極層、半導体チャネル層を順次積層する構造を採る。
【0019】
図1に示す例は、現在、最も普及している「逆スタガード型」の薄膜トランジスタ素子の一例である。図示のとおり、ガラスや合成樹脂などの絶縁性材料からなる基板110上に、ゲート電極層120が形成され、その上にゲート絶縁層130が形成されている。このゲート絶縁層130の上には、活性層として機能する半導体チャネル層140が形成され、更に、ソース電極層150およびドレイン電極層160が形成される。なお、半導体チャネル層140とソース電極層150およびドレイン電極層160との界面には、高濃度不純物拡散層141,142が設けられているが、これは、ソース・ドレイン電極と半導体活性層との間に良好なオーミック接触を確保するためである。
【0020】
このような構造を有する薄膜トランジスタ素子100では、ソース電極層150とドレイン電極層160との間に電圧を加えると、半導体チャネル層140を通して電流を流すことができ、その電流量をゲート電極層120に印加する電圧で制御することができる。
【0021】
一方、図2は、別な構造を採用する「逆スタガード型」の薄膜トランジスタ素子200の例である。この薄膜トランジスタ素子200の場合も、ガラスや合成樹脂などの絶縁性材料からなる基板210上に、ゲート電極層220が形成され、その上にゲート絶縁層230が形成されている点は、図1に示す薄膜トランジスタ素子100と全く同様である。ただ、ゲート絶縁層230の上には、まず、ソース電極層250およびドレイン電極層260が形成され、その上方に、活性層として機能する半導体チャネル層240が形成されている。やはり、この半導体チャネル層240とソース電極層250およびドレイン電極層260との界面に、高濃度不純物拡散層241,242を設け、ソース・ドレイン電極と半導体活性層との間に良好なオーミック接触を確保する構造を採っている。
【0022】
図1に示す薄膜トランジスタ素子100は、ソース・ドレイン電極層150,160と半導体チャネル層140とのオーミック接触部(高濃度不純物拡散層141,142の形成部)が、半導体チャネル層140の上面に形成されているため、一般に「トップコンタクト型」と呼ばれている。これに対して、図2に示す薄膜トランジスタ素子200は、ソース・ドレイン電極層250,260と半導体チャネル層240とのオーミック接触部(高濃度不純物拡散層241,242の形成部)が、半導体チャネル層240の下面に形成されているため、一般に「ボトムコンタクト型」と呼ばれている。
【0023】
図2に示す「ボトムコンタクト型」では、高濃度不純物拡散層241,242を、半導体チャネル層240の下面に形成する工程が必要になる。このため、製造プロセスは、図1に示す「トップコンタクト型」より複雑にならざるを得ない。したがって、現在のところ、商用量産品としては、図1に示す「トップコンタクト型」が主流である。
【0024】
ゲート電極層120,220、ソース電極層150,250、ドレイン電極層160,260は、良好な導電率を有する導体材料であれば、どのような材料で構成してもかまわない。通常は、アルミニウム,モリブデン,タングステン,チタンなどの金属を各電極層として利用することが多いが、ITOなどの酸化物導電材料を電極層として用いる場合もある。一方、ゲート絶縁層130,230は、絶縁材料であれば、どのような材料で構成してもかまわないが、酸化シリコンや窒化シリコンなどのシリコン化合物が用いられることが多い。
【0025】
また、半導体チャネル層140,240としては、通常、アモルファスシリコンやポリシリコンなどのシリコン系の半導体が利用されており、高濃度不純物拡散層141,142,241,242としては、これらシリコン系半導体にn型不純物を注入したn+拡散層などが利用されている。金属やITOなどからなるソース電極層150,250やドレイン電極層160,260と、シリコン系半導体からなる半導体チャネル層140,240との間に良好なオーミック接触を確保する上では、実用上、n+拡散層などからなる高濃度不純物拡散層141,142,241,242が不可欠である。
【0026】
<<< §2.寄生容量の発生要因 >>>
前述したとおり、薄膜トランジスタでは、ソース電極・ゲート電極の一部もしくはドレイン電極・ゲート電極の一部が、上下方向に重なっていると、上下に配置された電極間に寄生容量が生じることになる。このような寄生容量は、トランジスタの動作を不安定にする要因になり、また、動作速度を遅延させる要因にもなるため好ましくない。
【0027】
図3は、図2に示す「逆スタガード・ボトムコンタクト型」の薄膜トランジスタ素子200において、寄生容量が生じる原因を示す側断面図であり、図4は、その上面図である。図3の側断面図は、図4に示す薄膜トランジスタ素子200を切断線3−3の位置で切った断面を示すものである。
【0028】
図3に示すとおり、ゲート電極層220の上方には、ゲート絶縁層230が形成され、その上面にソース電極層250およびドレイン電極層260が形成されている。更にその上方には、高濃度不純物拡散層241,242を介して、シリコン系の半導体チャネル層240が配置されている。前述したとおり、高濃度不純物拡散層241,242は、半導体チャネル層240に対して良好なオーミック接触を確保する役割を果たす。
【0029】
なお、ここに示す例の場合、図4の上面図に示すとおり、ゲート電極層220は基板210の図の上下端まで伸びているが、これは図の上下に隣接する別なトランジスタ素子(図示されていない)のゲート電極層に連なる構造を採るためである。また、ソース電極層250は基板210の左端まで伸びており、ドレイン電極層260は基板210の右端まで伸びているが、これは図示されていない配線層に連なる構造を採るためである。ここでは、説明の便宜上、単一の薄膜トランジスタ素子の構造のみを示すが、実用上は、1枚の基板上に縦横マトリックス状に多数の薄膜トランジスタ素子が配置されることになり、必要に応じて、個々のトランジスタ素子の特定の電極層が相互に接続されることになる。もちろん、実際には、図示の構成要素の他に、個々の電極層に対する配線や、個々の電極層を覆う保護膜などが形成されることになるが、ここでは説明を省略する。
【0030】
さて、図3および図4において、輪郭基準線L1はソース電極層250の内側輪郭位置(図の右端)を示し、輪郭基準線L2はドレイン電極層260の内側輪郭位置(図の左端)を示している。これに対して、輪郭基準線L3はゲート電極層220の左側輪郭位置を示し、輪郭基準線L4はゲート電極層220の右側輪郭位置を示している。図示のとおり、輪郭基準線L1は輪郭基準線L3よりも右側に位置し、輪郭基準線L2は輪郭基準線L4よりも左側に位置するため、図4の上面図にハッチングを施して示したとおり、電極が上下に重なり合う重複領域D1,D2が発生する。別言すれば、ゲート電極層220の幅は、ソース・ドレイン電極の輪郭基準線L1,L2をはみ出す形になっている。
【0031】
このように、予め重複領域D1,D2が発生することを前提とした設計を行っておけば、フォトマスクの位置合わせが不完全なために、ソース電極層250およびドレイン電極層260の基板210に対する位置にずれが生じたり、ゲート電極層220の基板210に対する位置にずれが生じたりしても、半導体チャネル層240内のソース・ドレイン間電流が生じる領域を十分にカバーする位置に、ゲート電極層220を配置することができる。
【0032】
しかしながら、このように重複領域D1,D2が発生することを前提とした設計を行うと、両電極間の寄生容量の発生は避けられない。すなわち、ソース電極層250とゲート電極層220とは、図4にハッチングを施して示す重複領域D1において上下に重なり合っており、ドレイン電極層260とゲート電極層220とは、図4にハッチングを施して示す重複領域D2において上下に重なり合っている。このため、この重複領域D1,D2において、寄生容量が発生することになり、トランジスタの動作を不安定にする要因になり、また、動作速度を遅延させる要因にもなる。
【0033】
したがって、寄生容量を生じさせない理想的な構造を採るのであれば、輪郭基準線L1の位置を輪郭基準線L3の位置に一致させ、輪郭基準線L2の位置を輪郭基準線L4の位置に一致させるような設計を行い、重複領域D1,D2が生じないようにするのが好ましい。しかしながら、従来の方法では、そのような設計に基づく薄膜トランジスタ素子を製造するのは非常に困難である。従来の製造プロセスでは、ゲート電極層220を形成するためのフォトマスクと、ソース電極層250およびドレイン電極層260を形成するためのフォトマスクと、が別個に用意され、それぞれ別工程でパターニングが行われる。このため、上述した理想的な構造をもった素子を製造するためには、この2通りのフォトマスクの位置合わせを正確に行う必要がある。しかしながら、そのような正確な位置合わせを量産品のプロセスで行うことは、技術的に困難である。このため、従来の方法では、図3に例示するように、予め位置合わせ誤差を見込んだ設計をせざるを得ず、寄生容量の発生を十分に抑えることができない。
【0034】
<<< §3.本発明に係る製造方法の基本概念 >>>
本発明の第1の着眼点は、ソース電極およびドレイン電極を、基板下面側からの背面露光を利用したパターニングによって形成することにより、寄生容量を抑制できる理想的な構造を実現する点にある。また、本発明の第2の着眼点は、半導体チャネル層をインジウム・ガリウム・亜鉛の複合酸化物によって構成することにより、ソース電極およびドレイン電極と半導体チャネル層との間に、高濃度の不純物拡散層を設けることなしに、良好なオーミック接触を確保する点にある。
【0035】
図5は、本発明に係る製造方法で作成される「逆スタガード・ボトムコンタクト型」の薄膜トランジスタ素子300の基本構造を示す側断面図であり、図6は、その上面図である。図5の側断面図は、図6に示す薄膜トランジスタ素子300を切断線5−5の位置で切った断面を示すものである。
【0036】
図5に示すとおり、本発明に係る薄膜トランジスタ素子300は、ガラスや合成樹脂などの絶縁性材料からなる基板310上に、ゲート電極層320が形成され、その上にゲート絶縁層330が形成されている。更に、ゲート絶縁層330の上には、まず、ソース電極層350およびドレイン電極層360が形成され、その上方に、活性層として機能する半導体チャネル層340が形成されている。ただ、この半導体チャネル層340とソース電極層350およびドレイン電極層360とは、相互に直接接触する構造を採っており、図3に示す従来の薄膜トランジスタ素子200で設けられていた高濃度不純物拡散層241,242は省略されている。その理由については、後述する。
【0037】
図3に示す薄膜トランジスタ素子200の構造とのもうひとつの違いは、ゲート電極層の輪郭とソース・ドレイン電極層の輪郭との位置関係である。すなわち、図5に示す薄膜トランジスタ素子300では、ソース電極層350およびドレイン電極層360の輪郭基準線L5,L6が、ゲート電極層320の輪郭基準線L5,L6に一致していることがわかる。このため、ソース電極層350・ゲート電極層320間の上下方向の重なりや、ドレイン電極層360・ゲート電極層320間の上下方向の重なりは生じることがなく、寄生容量の発生を抑制することが可能になる。
【0038】
図4の上面図と図6の上面図とを比較すれば、従来の薄膜トランジスタ素子200において生じていた重複領域D1,D2が、本発明の薄膜トランジスタ素子300では生じていないことがわかる。このように、各電極層の輪郭位置を正確に合わせるために、本発明では、ゲート電極層320自身をマスクとして利用したパターニングにより、ソース電極層350およびドレイン電極層360を形成することになる。
【0039】
いま、図5において、基板310,ゲート絶縁層330,ソース電極層350、ドレイン電極層360を透明な材料によって構成し、ゲート電極層320を不透明な材料によって構成した場合を考えよう。なお、本願において、「透明」もしくは「不透明」とは、後述するように、ソース電極およびドレイン電極の形成に利用するネガ型レジストの感光波長域の光に対しての透明性もしくは不透明性を意味するものであるが、以下、単に、「透明」もしくは「不透明」ということにする。
【0040】
ここで、ソース電極層350およびドレイン電極層360を形成するためにネガ型レジスト層を用いることにし、基板310の下面側からの背面露光を行えば、ネガ型レジスト層には、不透明なゲート電極層320の影が落ちることになり、ゲート電極層320自身をフォトマスクの遮光領域として利用したパターニングが可能になる。したがって、ゲート電極層320と、形成されるソース電極層350およびドレイン電極層360との間に、位置合わせ誤差が生じることはなくなり、図5に示す例のように、寄生容量の発生を抑制した理想的な構造を得ることが可能になる。
【0041】
ここで、透明な基板310としては、ガラスや合成樹脂などの材料からなる一般的な基板を用いればよい。また、透明なゲート絶縁層330としては、シリコン酸化膜やシリコン窒化膜などの一般的な絶縁材料を用いればよい。あるいは、酸化アルミニウムなども透明な絶縁材料として利用可能である。更に、ソース電極層350およびドレイン電極層360を構成するための透明な導電性材料としては、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの酸化物導電材料が知られている。一方、不透明なゲート電極層320に用いる導電性材料としては、アルミニウム,モリブデン,タングステン,チタンなどの一般的な金属が利用できる。
【0042】
上述したとおり、本発明の重要な特徴のひとつは、半導体チャネル層340に用いる材質である。一般的な薄膜トランジスタの場合、半導体チャネル層としては、アモルファスシリコンやポリシリコンなどのシリコン系の半導体が利用されているが、このようなシリコン系の半導体を用いて半導体チャネル層を形成した場合、ソース・ドレイン電極に対して良好なオーミック接触を確保するために、高濃度の不純物拡散層を介挿することが不可欠である。
【0043】
そこで、本願発明者は、InGaZnO4(Indium Gallium Zinc Oxide)という酸化物に着目した。このInGaZnO4は酸化物半導体の一種であり、その半導体としての特性は、たとえば、「Kenji Nomura et a1. Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors. Nature 432, 488-491 (2004).」などの文献に報告されている。
【0044】
本願発明者が行った実験によると、このInGaZnO4を半導体チャネル層として用いた場合、ソース電極層およびドレイン電極層を半導体チャネル層に直接接触させた構造を採った場合でも、両者間に実用上十分なオーミック接触を確保することが可能であることが確認できた。従来の一般的な半導体材料(主として、アモルファスシリコンやポリシリコンなどのシリコン系半導体材料)を半導体チャネル層として用いた場合、ソース・ドレイン電極層との間に良好なオーミック接触を確保する上では、実用上、n+拡散層などからなる高濃度不純物拡散層を介挿することが不可欠であったが、InGaZnO4を半導体チャネル層に用いた薄膜トランジスタの場合、このような高濃度不純物拡散層の介挿を省いたとしても、ソース・ドレイン電極層と半導体チャネル層との間に良好なオーミック接触が得られることが確認できたのである。
【0045】
なお、このような良好なオーミック接触特性は、「InGaZnO4」という組成だけでなく、そのバリエーションとなる組成にも見られる。一般に、インジウム・ガリウム・亜鉛の複合酸化物(Indium Gallium Zinc Oxide)は、インジウムの酸化物「In2O3」と、ガリウムの酸化物「Ga2O3」と、亜鉛の酸化物「ZnO」と、を混在させたものであり、In,Ga,Znの各分子数の比を、x:y:z(x,y,zは、任意の正の数)とすれば、その基本組成は、「(In2O3)x/2(Ga2O3)y/2(ZnO)z」なる式で示される。これを、各分子ごとの数を示す組成式で表せば、「(In)x(Ga)y(Zn)z(O)w」となり、酸素の分子数wは、「w=(3/2)x+(3/2)y+z」となる。また、これから酸素欠損が生じた物、すなわち、「(In)x(Ga)y(Zn)z(O)w」(但し、w=(3/2)x+(3/2)y+z−δ)なる組成(δは欠損酸素数)でも、上記オーミック特性が発現する。
【0046】
本発明における「インジウム・ガリウム・亜鉛の複合酸化物」とは、このように、インジウムの酸化物「In2O3」と、ガリウムの酸化物「Ga2O3」と、亜鉛の酸化物「ZnO」との混合物、およびこれから酸素欠損が生じた物を含めた材質を意味し、以下、これを「IGZO」と略記することにする。
【0047】
本願発明者は、ソース・ドレイン電極層として、アルミニウム,モリブデン,タングステン,チタンなどの金属材料や、ITO、IZOなどの酸化物導電材料を用いた場合について実験を行ったが、いずれの場合も、IGZOを半導体チャネル層に用いれば、良好なオーミック接触が得られた。その原因についての理論的な考察は、現段階では十分になされていないが、本願発明者は、IGZOを半導体チャネル層に用いた場合、半導体中のキャリアは電子が支配的になり、正孔はキャリアとしてほとんど関与しないことが影響しているものと考えている。
【0048】
このように、IGZOからなる半導体チャネル層340を形成すれば、アルミニウム,モリブデン,タングステン,チタンなどの金属材料や、ITO、IZOなどの酸化物導電材料といった一般的な導電性材料からなるソース・ドレイン電極層に対して、直接接触させる構造をとっても、良好なオーミック接触を確保することが可能になるのである。
【0049】
したがって、IGZOを半導体チャネル層340の材料として利用すれば、図5に示すような単純な構造をもつ薄膜トランジスタ300を実現することができる。図5に示す本発明に係る薄膜トランジスタ300では、図3に示すような従来の薄膜トランジスタ200で必要とされた高濃度不純物拡散層の形成プロセスを省略することができるため、製造工程も単純化することが可能になる。
【0050】
<<< §4.本発明に係る製造方法の基本的実施形態 >>>
ここでは、本発明に係る薄膜トランジスタの製造方法の基本的実施形態を説明する。まず、図7(a) に示すように、少なくとも上面が絶縁性を有し、透明な材料からなる基板310を用意し(一般的には、ガラスや合成樹脂などの絶縁性基板を用意すればよい)、その上に、不透明な第1の導電層325を形成する。この第1の導電層325は、ゲート電極層320を形成するためのものであり、たとえば、アルミニウム,モリブデン,タングステン,チタンなどの金属材料によって構成すればよい。
【0051】
続いて、図8に示すようなパターンが形成された第1のフォトマスクM1を用意する。この第1のフォトマスクM1は、ゲート電極層320を形成するために用いられるマスクであり、ハッチングを施した部分が遮光領域となり、図示する透光領域A1が、ゲート電極層320に対応する領域になる。後述するように、この第1のフォトマスクM1を用いたパターニングで形成されたゲート電極層320自身が、今度は、ソース電極層およびドレイン電極層をパターニングする際のマスクとして利用されることになる。すなわち、図8に示す第1のフォトマスクM1の透光領域A1の左右の輪郭基準線L5,L6は、図5に示す輪郭基準線L5,L6に対応したものになる。
【0052】
図7(a) に示す第1の導電層325に対して、この第1のフォトマスクM1を用いたパターニングを行えば、図7(b) に示すように、ゲート電極層320を形成することができる。より具体的に説明すれば、図7(a) に示す第1の導電層325の上面に、ネガ型の感光レジスト層(図示されていない)を形成し、その上方に図8に示す第1のフォトマスクM1を配置し、更にその上方に配置した光源から光を照射して、レジスト層における透光領域A1に対応する領域のみを露光して感光させる。
【0053】
この後、レジスト層を現像して非感光部を除去すれば、透光領域A1に対応する領域のみレジスト層を残すことができる。もちろん、ポジ型の感光レジストを用いて同様の工程を行うことも可能である(その場合には、図8に示す第1のフォトマスクM1のパターンとは逆転した反転マスクを用いることになる)。次に、残存レジスト層を保護膜として利用して、第1の導電層325に対するエッチング処理を行えば、ゲート電極層320を形成することができる。この後、残存レジスト層を除去して洗浄する工程を行えば、図7(b) に示す構造を得ることができる。
【0054】
続いて、図7(c) に示すように、ゲート電極層320を含めた基板310上に、透明な絶縁性材料からなるゲート絶縁層330を形成し、更に、その上面に、透明な導電性材料からなる第2の導電層370を形成する。具体的には、ゲート絶縁層330の材料としては、たとえば、酸化シリコンや窒化シリコンを用いることができ、第2の導電層370の材料としては、たとえば、ITOやIZOを用いることができる。
【0055】
次に、図9に示すように、第2の導電層370の上面にネガ型レジスト層380を形成する。そして、このネガ型レジスト層380に対する露光を行うために、図10に示すようなパターンが形成された第2のフォトマスクM2を用意する。この第2のフォトマスクM2は、ハッチングを施して示す遮光領域間に、ソース・ドレイン電極形成用の透光領域A2が形成された物理的なマスクである。透光領域A2は、上方から観察したときにゲート電極層320に部分的に重複する透光領域である。前述したとおり、ゲート電極層320の平面パターンは、図8に示す第1のマスクM1の透光領域A1と同じ形をしている。図10に示す第2のマスクM2の透光領域A2は、このゲート電極層320の平面パターンを中央部分において横切るような細長い形状をしていることになる。後述するように、透光領域A2の左側部分は、ソース電極層350の平面パターンを形成し、右側部分は、ドレイン電極層360の平面パターンを形成する役割を果たすことになる。
【0056】
次に、図11に示すように、この第2のフォトマスクM2を基板310の下方に配置し、基板下方側からネガ型レジスト層380の感光波長域の光を照射し、第2のフォトマスクM2の遮光領域によって生じる影と、ゲート電極層320によって生じる影とが、ネガ型レジスト層380上の非露光領域となるような背面露光を行う。このような背面露光では、不透明なゲート電極層320が、図12に示すようなフォトマスクM1*として機能することになる。このフォトマスクM1*は、図8に示すフォトマスクM1を反転させたものであり、左右両側に透光領域A3,A4が設けられており、これらに挟まれた中央部分が遮光領域A1*として機能する。この遮光領域A1*の左右の輪郭線は、図5に示す輪郭基準線L5,L6に対応する。結局、この背面露光では、図13に示すように、フォトマスクM1*とフォトマスクM2とを合成することにより得られるフォトマスク「M1*+M2」を用いた場合と同じ露光結果が得られる。
【0057】
このような背面露光に基づくパターニングを行えば、ネガ型レジスト層380のうち、図13に示す透光領域A5,A6に対応する部分が露光領域となるので、ネガ型レジスト層380を現像して非感光部を除去すれば、透光領域A5,A6に対応する領域のみに、残存レジスト層を形成することができる。そこで、この残存レジスト層を保護膜として利用して、第2の導電層370に対するエッチング処理を行えば、最終的に、図14に示すように、相互間に空隙部を介して配置されたソース電極層350およびドレイン電極層360を形成することができる。
【0058】
ここで、ソース電極層350の右端は、ゲート電極層320の左端をエッジとするマスクによって形成されているため、ソース電極層350の右端位置およびゲート電極層320の左端位置は、いずれも輪郭基準線L5の位置に一致する。同様に、ドレイン電極層360の左端は、ゲート電極層320の右端をエッジとするマスクによって形成されているため、ドレイン電極層360の左端位置およびゲート電極層320の右端位置は、いずれも輪郭基準線L6の位置に一致する。したがって、この図14に示す構造は、ソース電極層350、ドレイン電極層360、ゲート電極層320を基板310の上面に投影した場合、各電極間が投影面上で重なり合うことはない理想的な構造であり、寄生容量の発生を抑制することができる。
【0059】
続いて、図15に示すように、ゲート絶縁層330、ソース電極層350、ドレイン電極層360を含めた基板310上に、半導体層390を形成し、更に、その上面にネガ型レジスト層395を形成する。ここで、半導体層390は、半導体チャネル層を形成するための層であり、IGZO(インジウム・ガリウム・亜鉛の複合酸化物)からなる酸化物半導体によって構成する。§3で述べたとおり、IGZOからなる半導体層を用いれば、高濃度不純物拡散層の介挿を省いたとしても、ソース・ドレイン電極層との間に良好なオーミック接触を確保することができる。したがって、図15において、ソース電極層350とIGZOからなる半導体層390との間や、ドレイン電極層360とIGZOからなる半導体層390との間には、良好なオーミック接触が得られる。
【0060】
なお、IGZOからなる半導体層390を形成するには、真空チャンバ内に図14に示す構造体を収容し、更に、IGZOの組成に必要な材料をターゲットとして収容し、一般的なスパッタリングによる成膜を行えばよい。
【0061】
次に、図16に示すようなパターンが形成された第3のフォトマスクM3を用意する。この第3のフォトマスクM3は、半導体チャネル層340を形成するために用いられるマスクであり、図示する透光領域A7が、半導体チャネル層340に対応する領域になる。そこで、図15示す半導体層390に対して、第3のフォトマスクM3を用いたパターニングを行い、図5に示されているように、ソース電極層350の一部分およびドレイン電極層360の一部分に跨る半導体チャネル層340を形成する。
【0062】
より具体的に説明すれば、図15に示す構造体の上方に図16に示す第3のフォトマスクM3を配置し、更にその上方に配置した光源から光を照射して、レジスト層における透光領域A7に対応する領域のみを露光して感光させる。続いて、レジスト層を現像して非感光部を除去すれば、透光領域A7に対応する領域のみレジスト層を残すことができる。もちろん、ポジ型の感光レジストを用いて同様の工程を行うことも可能である(その場合には、図16に示す第3のフォトマスクM3のパターンとは逆転した反転マスクを用いることになる)。
【0063】
次に、残存レジスト層を保護膜として利用して、半導体層390に対するエッチング処理を行えば、半導体チャネル層340を形成することができる。この後、残存レジスト層を除去して洗浄する工程を行えば、図5に示す構造を得ることができる。
【0064】
以上、本発明の基本的な実施形態に係る製造方法の一例を述べたが、各層の形成方法は、必ずしも上述した例に限定されるものではない。たとえば、ゲート電極層320は、印刷のプロセスによって形成してもかまわない。また、各層の平面パターンも、上述の例に限定されるものではない。たとえば、ゲート絶縁層330は、上述の例の場合、基板310の全面に広がる平面パターンを有しているが、少なくとも半導体チャネル層340とゲート電極層320との絶縁に必要な領域に形成されていれば足りる。
【0065】
結局、この§4で述べる基本的実施形態では、少なくとも上面が絶縁性を有する透明な材料からなる基板310を用意する第1の段階と、この基板310上に不透明な導電性材料からなるゲート電極層320を形成する第2の段階と、このゲート電極層320を含めた基板310上に透明な絶縁性材料からなるゲート絶縁層330を形成し、その上面に透明な導電性材料からなる導電層370を形成する第3の段階と、この導電層370の上面にネガ型レジスト層380を形成し、上方から観察したときにゲート電極層320に部分的に重複する透光領域A2を有するソース・ドレイン電極形成用のフォトマスクM2を、基板310の下方に配置し、基板下方側から光を照射し、フォトマスクM2の遮光領域によって生じる影とゲート電極層320によって生じる影とが、ネガ型レジスト層380上の非露光領域となるような背面露光を行い、導電層370の非露光領域に対応する部分を除去するパターニングを行い、導電層370の残存部分によって、相互間に空隙部を介して配置されたソース電極層350およびドレイン電極層360を形成する第4の段階と、インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層350の一部分およびドレイン電極層360の一部分に跨るように上記空隙部に配置された半導体チャネル層340を形成する第5の段階と、を行えばよい。
【0066】
<<< §5.本発明に係る製造方法の別な実施形態 >>>
ここでは、§4で述べた基本的実施形態の変形例を述べる。§4の基本的実施形態の場合、図11に示すように、背面露光の工程において、基板310の下面側に第2のマスクM2を配置する必要がある。しかしながら、基板310の下方に十分なスペースを確保することができないような場合や、基板310に光拡散性がある場合など、基板310の下面側にマスクを配置して露光を行うことが好ましくないケースもあり得る。そのような場合、ここで述べる別な実施形態が有効である。
【0067】
この別な実施形態では、ソース・ドレイン電極形成用の第2のフォトマスクとして、図10に示すマスクM2の代わりに、図17に示すマスクM2*を用意する。このマスクM2*は、マスクM2を反転したものになっている。そして、§4の基本的実施形態で述べたプロセスと同様のプロセスにより、図7(c) に示す構造体を得た後、その上面にポジ型レジスト層381を形成し、図18に示す構造体を得る。ここで、図18に示すように、用意したフォトマスクM2*を上方に配置し、上方から光を照射して上面露光を行う。
【0068】
このような上面露光に基づくパターニングを行えば、ポジ型レジスト層381のうち、図17に示す遮光領域A2*に対応する部分が非露光領域、透光領域A8,A9に対応する部分が露光領域となるので、ポジ型レジスト層381を現像して感光部を除去すれば、遮光領域A2*に対応する領域のみレジスト層を残すことができる。そこで、この残存レジスト層を保護膜として利用して、第2の導電層370に対するエッチング処理を行えば、図19に示すようなソース・ドレイン用の導電層375を得ることができる(この時点では、レジスト層382は、まだ形成されていない)。この段階で得られたソース・ドレイン用の導電層375は、最終的なソース電極層やドレイン電極層ではないので、ここでは、これをソース・ドレイン電極準備層375と呼ぶことにする。
【0069】
なお、側断面図では、図18に示す第2の導電層370と、図19に示すソース・ドレイン電極準備層375とは区別できないが、平面パターンとして見れば、前者は基板全面の領域にわたって形成された層であるのに対して、後者は、図17に示す遮光領域A2*に対応する領域にのみ形成された層である。したがって、上方から観察すると、ソース・ドレイン電極準備層375は、ゲート電極層320を跨ぐように配置され、ゲート電極層320に対して部分的に重複した領域をなす層になる。
【0070】
続いて、ソース・ドレイン電極準備層375上に残存しているポジ型レジスト層(図18のレジスト層381の残存部)を洗浄して除去し、今度は、ゲート絶縁層330およびソース・ドレイン電極準備層375を含めた基板310上に、ネガ型レジスト層382を形成する。図19は、このときの状態を示している。そして、基板下方側から感光波長域の光を照射する背面露光を行う。図19に示すとおり、この背面露光では、フォトマスクを用いる必要はない。したがって、基板310の下方に十分なスペースを確保することができないような場合などにも、容易に露光工程を行うことができる。
【0071】
このような背面露光では、ゲート電極層320によって生じる影が、ネガ型レジスト層382上の非露光領域となるので、ソース・ドレイン電極準備層375の非露光領域に対応する部分(すなわち、ゲート電極320の平面パターンに重複する部分)を除去するパターニングを行い、ソース・ドレイン電極準備層375の残存部分によりソース電極層350およびドレイン電極層360を形成し、残存レジスト層を除去して洗浄する工程を行えば、§4で述べた基本的実施形態と同様に、図5に示す構造を得ることができる。
【0072】
なお、上述した実施例の場合、ソース・ドレイン電極準備層375を得るために、図17に示すようなフォトマスクM2*を用いて、ポジ型レジスト層381に対する上面露光を行っているが、ポジ型レジスト層381の代わりにネガ型レジスト層を形成し、図10に示すようなフォトマスクM2を用いた上面露光を行っても、ソース・ドレイン電極準備層375を得ることが可能である。
【0073】
結局、この§5で述べる基本的実施形態では、少なくとも上面が絶縁性を有する透明な材料からなる基板310を用意する第1の段階と、この基板310上に不透明な導電性材料からなるゲート電極層320を形成する第2の段階と、このゲート電極層320を含めた基板310上に透明な絶縁性材料からなるゲート絶縁層330を形成し、その上面に透明な導電性材料からなる導電層370を形成する第3の段階と、この導電層370に対して、ソース・ドレイン電極形成用のフォトマスクM2*を用いたパターニングを行い、上方から観察したときにゲート電極層320を跨ぐように配置され、ゲート電極層320に対して部分的に重複した領域をなすソース・ドレイン電極準備層375を形成する第4の段階と、このソース・ドレイン電極準備層375の上面にネガ型レジスト層382を形成し、基板下方側から光を照射し、ゲート電極層320によって生じる影が、ネガ型レジスト層382上の非露光領域となるような背面露光を行い、ソース・ドレイン電極準備層375の非露光領域に対応する部分を除去するパターニングを行い、ソース・ドレイン電極準備層375の残存部分により、相互間に空隙部を介して配置されたソース電極層350およびドレイン電極層360を形成する第5の段階と、インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層350の一部分およびドレイン電極層360の一部分に跨るように上記空隙部に配置された半導体チャネル層340を形成する第6の段階と、を行えばよい。
【0074】
<<< §6.本発明に係る製造方法の更に別な実施形態 >>>
この§6で述べる実施形態は、§5で述べた実施形態の第4の段階(ソース・ドレイン電極形成用のフォトマスクM2*を用いたパターニング)と第5の段階(ゲート電極層320をマスクとした背面露光によるパターニング)との順序を入れ替えたものである。
【0075】
すなわち、まず図18に示すポジ型レジスト層381の代わりにネガ型レジスト層を形成した状態とし、フォトマスクを用いることなしに基板下方側から感光波長域の光を照射し、ゲート電極層320によって生じる影が、ネガ型レジスト層上の非露光領域となるような背面露光を行い、この非露光領域に対応する部分を除去するパターニングを行う。この場合、導電層370の残存部分は、図12に示すマスクM1*の透光部分(白い領域A3,A4)のような平面パターンになる。ここでも、この導電層370の残存部分をソース・ドレイン電極準備層と呼ぶことにする。
【0076】
続いて、ゲート電極層320に部分的に重複する閉領域のパターンを有するソース・ドレイン電極形成用のフォトマスク(たとえば、図10に示すような閉領域A2を有するマスクM2でもよいし、図17に示すような閉領域A2*を有するマスクM2*でもよい)を用意し、上記ソース・ドレイン電極準備層に対して、上記閉領域に対応する部分を残すパターニングを行えば、このソース・ドレイン電極準備層の残存部分により、図6に示すような平面パターンをもったソース電極層350およびドレイン電極層360が得られる。
【0077】
結局、この§6で述べる基本的実施形態では、少なくとも上面が絶縁性を有する透明な材料からなる基板310を用意する第1の段階と、この基板310上に不透明な導電性材料からなるゲート電極層320を形成する第2の段階と、このゲート電極層320を含めた基板310上に透明な絶縁性材料からなるゲート絶縁層330を形成し、その上面に透明な導電性材料からなる導電層370を形成する第3の段階と、この導電層370の上面にネガ型レジスト層を形成し、基板下方側から光を照射し、ゲート電極層320によって生じる影が、ネガ型レジスト層上の非露光領域となるような背面露光を行い、導電層370の非露光領域に対応する部分を除去するパターニングを行い、導電層370の残存部分により、ソース・ドレイン電極準備層を形成する第4の段階と、上方から観察したときにゲート電極層320を跨ぐような閉領域のパターンを有するソース・ドレイン電極形成用のフォトマスクを用いて、ソース・ドレイン電極準備層に対して、上記閉領域に対応する部分を残すパターニングを行い、ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層350およびドレイン電極層360を形成する第5の段階と、インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層350の一部分およびドレイン電極層360の一部分に跨るように上記空隙部に配置された半導体チャネル層340を形成する第6の段階と、を行えばよい。
【符号の説明】
【0078】
3,5:切断線
100:逆スタガード・トップコンタクト型の薄膜トランジスタ素子
110:ガラス基板
120:ゲート電極層
130:ゲート絶縁層
140:半導体チャネル層(シリコン系)
141,142:高濃度不純物拡散層
150:ソース電極層
160:ドレイン電極層
200:逆スタガード・ボトムコンタクト型の薄膜トランジスタ素子
210:ガラス基板
220:ゲート電極層
230:ゲート絶縁層
240:半導体チャネル層(シリコン系)
241,242:高濃度不純物拡散層
250:ソース電極層
260:ドレイン電極層
300:逆スタガード・ボトムコンタクト型の薄膜トランジスタ素子
310:ガラス基板
320:ゲート電極層(金属)
325:第1の導電層(金属)
330:ゲート絶縁層
340:半導体チャネル層(IGZOからなる酸化物半導体)
350:ソース電極層
360:ドレイン電極層
370:第2の導電層(ITO)
375:ソース・ドレイン電極準備層
380:ネガ型レジスト層
381:ポジ型レジスト層
382:ネガ型レジスト層
390:半導体層(IGZOからなる酸化物半導体)
395:ネガ型レジスト層
A1〜A9:フォトマスクの透光領域
A1*,A2*:フォトマスクの遮光領域
D1,D2:重複領域
L1〜L6:各電極の輪郭基準線
M1〜M3,M1*,M2*:フォトマスク
【技術分野】
【0001】
本発明は、トランジスタ素子の製造方法に関し、特に、「逆スタガード(inverted staggered)型」の薄膜トランジスタ素子の製造技術に関する。
【背景技術】
【0002】
薄膜トランジスタは、半導体チャネル層を介してソース・ドレイン間を流れる電流を、ゲート電極への印加電圧により制御する電界効果型トランジスタの一種であり、液晶ディスプレイの駆動素子などに広く利用されている。また、今後は、電子ペーパーやRFIDタグなどへの利用も期待されている。
【0003】
薄膜トランジスタの構造には、様々なタイプのものが知られており、たとえば、下記の特許文献1には、基板上にソース電極およびドレイン電極を形成する、いわゆる「順スタガード(staggered)型」の薄膜トランジスタの製造方法が開示されており、特許文献2には、基板上にゲート電極を形成する、いわゆる「逆スタガード(inverted staggered)型」の薄膜トランジスタの製造方法が開示されている。また、薄膜トランジスタを構成する半導体チャネル層(半導体活性層)としては、古くから、アモルファスシリコンやポリシリコンなどのシリコン系の半導体が利用されてきていたが、最近では、有機半導体や酸化物半導体を利用した例も提案されている。たとえば、下記の特許文献3には、ZnOを含む酸化物半導体を半導体チャネル層として用いた電界効果型トランジスタが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平10−189977号公報
【特許文献2】特開平9−90426号公報
【特許文献3】特開2004−103957号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述したとおり、薄膜トランジスタでは、ソース・ドレイン電極間の電流が、ゲート電極の印加電圧によって制御される。ここで「逆スタガード(inverted staggered)型」の薄膜トランジスタの場合、ソース電極およびドレイン電極は、ゲート電極の上方に配置されることになるが、このとき、ソース電極・ゲート電極の一部もしくはドレイン電極・ゲート電極の一部が、上下方向に重なっていると、上下に配置された電極間に寄生容量が生じることになる。このような寄生容量は、トランジスタの動作を不安定にする要因になり、また、動作速度を遅延させる要因にもなるため好ましくない。
【0006】
このような寄生容量を解消するためには、ソース電極・ゲート電極間の上下方向の重なりや、ドレイン電極・ゲート電極間の上下方向の重なりをなくす構造を採る必要がある。しかしながら、従来の一般的な製造方法では、ゲート電極に対するソース・ドレイン電極の位置合わせを正確に行うことは困難である。従来の製造プロセスでは、ゲート電極を形成するためのフォトマスクと、ソース・ドレイン電極を形成するためのフォトマスクとが別個に用意され、それぞれ別工程でパターニングが行われる。もちろん、フォトマスクの位置合わせを正確に行うことができれば、ソース・ドレイン電極の形成位置とゲート電極の形成位置との間に十分な整合性を確保することが可能であるが、実際には、フォトマスクの位置合わせには誤差の発生が避けられない。このため、従来の製造方法には、上述した寄生容量の発生が避けられないという問題があった。
【0007】
そこで、本発明は、ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせすることができ、寄生容量の発生を抑制することが可能なトランジスタ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
(1) 本発明の第1の態様は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法において、
少なくとも上面が絶縁性を有し、上記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
この基板上に、上記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
このゲート電極層を含めた基板上に、上記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に上記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
この導電層の上面に、上記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、上方から観察したときにゲート電極層に部分的に重複する透光領域を有するソース・ドレイン電極形成用のフォトマスクを、基板の下方に配置し、基板下方側から上記感光波長域の光を照射し、フォトマスクの遮光領域によって生じる影とゲート電極層によって生じる影とが、ネガ型レジスト層上の非露光領域となるような背面露光を行い、導電層の非露光領域に対応する部分を除去するパターニングを行い、導電層の残存部分によって、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第4の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層の一部分およびドレイン電極層の一部分に跨るように空隙部に配置された半導体チャネル層を形成する第5の段階と、
を行うようにしたものである。
【0009】
(2) 本発明の第2の態様は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法において、
少なくとも上面が絶縁性を有し、上記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
この基板上に、上記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
このゲート電極層を含めた基板上に、上記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に上記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
この導電層に対して、ソース・ドレイン電極形成用のフォトマスクを用いたパターニングを行い、上方から観察したときにゲート電極層を跨ぐように配置され、ゲート電極層に対して部分的に重複した領域をなすソース・ドレイン電極準備層を形成する第4の段階と、
このソース・ドレイン電極準備層の上面に、上記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、基板下方側から上記感光波長域の光を照射し、ゲート電極層によって生じる影が、ネガ型レジスト層上の非露光領域となるような背面露光を行い、ソース・ドレイン電極準備層の非露光領域に対応する部分を除去するパターニングを行い、ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第5の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層の一部分およびドレイン電極層の一部分に跨るように空隙部に配置された半導体チャネル層を形成する第6の段階と、
を行うようにしたものである。
【0010】
(3) 本発明の第3の態様は、半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法において、
少なくとも上面が絶縁性を有し、上記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
この基板上に、上記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
このゲート電極層を含めた基板上に、上記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に上記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
この導電層の上面に、上記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、基板下方側から上記感光波長域の光を照射し、ゲート電極層によって生じる影が、ネガ型レジスト層上の非露光領域となるような背面露光を行い、導電層の非露光領域に対応する部分を除去するパターニングを行い、導電層の残存部分により、ソース・ドレイン電極準備層を形成する第4の段階と、
上方から観察したときにゲート電極層を跨ぐような閉領域のパターンを有するソース・ドレイン電極形成用のフォトマスクを用いて、ソース・ドレイン電極準備層に対して、上記閉領域に対応する部分を残すパターニングを行い、ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第5の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層の一部分およびドレイン電極層の一部分に跨るように空隙部に配置された半導体チャネル層を形成する第6の段階と、
を行うようにしたものである。
【0011】
(4) 本発明の第4の態様は、上述した第1〜第3の態様に係るトランジスタ素子の製造方法において、
第1の段階で、ガラスもしくは合成樹脂からなる基板を用意し、
第2の段階で、ゲート電極層を形成する材料として金属を用いるようにしたものである。
【0012】
(5) 本発明の第5の態様は、上述した第1〜第4の態様に係るトランジスタ素子の製造方法において、
第3の段階で、ゲート絶縁層を形成する材料として、酸化シリコンもしくは窒化シリコンを用いるようにしたものである。
【0013】
(6) 本発明の第6の態様は、上述した第1〜第5の態様に係るトランジスタ素子の製造方法において、
第3の段階で、導電層を形成する材料として、ITOもしくはIZOを用いるようにしたものである。
【発明の効果】
【0014】
本発明に係るトランジスタ素子の製造方法では、半導体チャネル層を、インジウム・ガリウム・亜鉛の複合酸化物からなる半導体によって構成したため、ソース電極およびドレイン電極と半導体チャネル層との間に、高濃度の不純物拡散層を設ける必要がなくなる。また、ゲート電極層として不透明な導電材料を用い、その他の各層として透明な材料を用いるようにし、ソース電極層およびドレイン電極層を形成するパターニング処理を行う際に、ゲート電極層をフォトマスクの一部とした背面露光を行うようにしたため、ゲート電極層に対して自己整合性をもったソース電極層およびドレイン電極層を形成することが可能になる。その結果、ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせすることができ、寄生容量の発生を抑制することが可能になる。
【図面の簡単な説明】
【0015】
【図1】「逆スタガード(inverted staggered)・トップコンタクト型」の薄膜トランジスタ素子の基本構造を示す側断面図である。
【図2】「逆スタガード(inverted staggered)・ボトムコンタクト型」の薄膜トランジスタ素子の基本構造を示す側断面図である。
【図3】図2に示す薄膜トランジスタ素子において、寄生容量が生じる原因を示す側断面図である。
【図4】図3に示す薄膜トランジスタ素子の上面図である。
【図5】本発明に係る製造方法で作成される「逆スタガード・ボトムコンタクト型」の薄膜トランジスタ素子の基本構造を示す側断面図である。
【図6】図5に示す薄膜トランジスタ素子の上面図である。
【図7】本発明に係る製造方法の第1の段階〜第3の段階のプロセスを示す側断面図である。
【図8】本発明に係る製造方法に用いられる第1のフォトマスクM1の平面図である。
【図9】本発明に係る製造方法の第4の段階の前段プロセスを示す側断面図である。
【図10】本発明に係る製造方法に用いられる第2のフォトマスクM2の平面図である。
【図11】本発明に係る製造方法の第4の段階の中段プロセスを示す側断面図である。
【図12】本発明に係る製造方法において、フォトマスクM1*として機能するゲート電極層の平面図である。
【図13】図12に示すフォトマスクM1*と図10に示すフォトマスクM2とを合成することにより得られるフォトマスクの平面図である。
【図14】本発明に係る製造方法の第4の段階の後段プロセスを示す側断面図である。
【図15】本発明に係る製造方法の第5の段階のプロセスを示す側断面図である。
【図16】本発明に係る製造方法に用いられる第3のフォトマスクM3の平面図である。
【図17】本発明に係る製造方法の別な実施形態に用いられる第2のフォトマスクM2*の平面図である。
【図18】本発明に係る製造方法の別な実施形態において、ソース電極層およびドレイン電極層を形成する第1のプロセスを示す側断面図である。
【図19】本発明に係る製造方法の別な実施形態において、ソース電極層およびドレイン電極層を形成する第2のプロセスを示す側断面図である。
【発明を実施するための形態】
【0016】
以下、本発明を図示する実施形態に基づいて説明する。
【0017】
<<< §1.一般的な薄膜トランジスタの構造 >>>
既に述べたとおり、薄膜トランジスタは、半導体チャネル層(半導体活性層)を介してソース・ドレイン間を流れる電流を、ゲート電極への印加電圧により制御する電界効果型トランジスタである。
【0018】
図1は、「逆スタガード(inverted staggered)型」と呼ばれる薄膜トランジスタ素子100の基本構造を示す側断面図である。一般に、「順スタガード(staggered)型」の薄膜トランジスタ素子の場合は、基板上にソース電極層およびドレイン電極層を形成し、その上方に、半導体チャネル層、ゲート絶縁層、ゲート電極層を順次積層する構造を採るのに対して、「逆スタガード(inverted staggered)型」の薄膜トランジスタ素子の場合は、基板上にゲート電極層を形成し、その上方に、ゲート絶縁層、ソース電極層およびドレイン電極層、半導体チャネル層を順次積層する構造を採る。
【0019】
図1に示す例は、現在、最も普及している「逆スタガード型」の薄膜トランジスタ素子の一例である。図示のとおり、ガラスや合成樹脂などの絶縁性材料からなる基板110上に、ゲート電極層120が形成され、その上にゲート絶縁層130が形成されている。このゲート絶縁層130の上には、活性層として機能する半導体チャネル層140が形成され、更に、ソース電極層150およびドレイン電極層160が形成される。なお、半導体チャネル層140とソース電極層150およびドレイン電極層160との界面には、高濃度不純物拡散層141,142が設けられているが、これは、ソース・ドレイン電極と半導体活性層との間に良好なオーミック接触を確保するためである。
【0020】
このような構造を有する薄膜トランジスタ素子100では、ソース電極層150とドレイン電極層160との間に電圧を加えると、半導体チャネル層140を通して電流を流すことができ、その電流量をゲート電極層120に印加する電圧で制御することができる。
【0021】
一方、図2は、別な構造を採用する「逆スタガード型」の薄膜トランジスタ素子200の例である。この薄膜トランジスタ素子200の場合も、ガラスや合成樹脂などの絶縁性材料からなる基板210上に、ゲート電極層220が形成され、その上にゲート絶縁層230が形成されている点は、図1に示す薄膜トランジスタ素子100と全く同様である。ただ、ゲート絶縁層230の上には、まず、ソース電極層250およびドレイン電極層260が形成され、その上方に、活性層として機能する半導体チャネル層240が形成されている。やはり、この半導体チャネル層240とソース電極層250およびドレイン電極層260との界面に、高濃度不純物拡散層241,242を設け、ソース・ドレイン電極と半導体活性層との間に良好なオーミック接触を確保する構造を採っている。
【0022】
図1に示す薄膜トランジスタ素子100は、ソース・ドレイン電極層150,160と半導体チャネル層140とのオーミック接触部(高濃度不純物拡散層141,142の形成部)が、半導体チャネル層140の上面に形成されているため、一般に「トップコンタクト型」と呼ばれている。これに対して、図2に示す薄膜トランジスタ素子200は、ソース・ドレイン電極層250,260と半導体チャネル層240とのオーミック接触部(高濃度不純物拡散層241,242の形成部)が、半導体チャネル層240の下面に形成されているため、一般に「ボトムコンタクト型」と呼ばれている。
【0023】
図2に示す「ボトムコンタクト型」では、高濃度不純物拡散層241,242を、半導体チャネル層240の下面に形成する工程が必要になる。このため、製造プロセスは、図1に示す「トップコンタクト型」より複雑にならざるを得ない。したがって、現在のところ、商用量産品としては、図1に示す「トップコンタクト型」が主流である。
【0024】
ゲート電極層120,220、ソース電極層150,250、ドレイン電極層160,260は、良好な導電率を有する導体材料であれば、どのような材料で構成してもかまわない。通常は、アルミニウム,モリブデン,タングステン,チタンなどの金属を各電極層として利用することが多いが、ITOなどの酸化物導電材料を電極層として用いる場合もある。一方、ゲート絶縁層130,230は、絶縁材料であれば、どのような材料で構成してもかまわないが、酸化シリコンや窒化シリコンなどのシリコン化合物が用いられることが多い。
【0025】
また、半導体チャネル層140,240としては、通常、アモルファスシリコンやポリシリコンなどのシリコン系の半導体が利用されており、高濃度不純物拡散層141,142,241,242としては、これらシリコン系半導体にn型不純物を注入したn+拡散層などが利用されている。金属やITOなどからなるソース電極層150,250やドレイン電極層160,260と、シリコン系半導体からなる半導体チャネル層140,240との間に良好なオーミック接触を確保する上では、実用上、n+拡散層などからなる高濃度不純物拡散層141,142,241,242が不可欠である。
【0026】
<<< §2.寄生容量の発生要因 >>>
前述したとおり、薄膜トランジスタでは、ソース電極・ゲート電極の一部もしくはドレイン電極・ゲート電極の一部が、上下方向に重なっていると、上下に配置された電極間に寄生容量が生じることになる。このような寄生容量は、トランジスタの動作を不安定にする要因になり、また、動作速度を遅延させる要因にもなるため好ましくない。
【0027】
図3は、図2に示す「逆スタガード・ボトムコンタクト型」の薄膜トランジスタ素子200において、寄生容量が生じる原因を示す側断面図であり、図4は、その上面図である。図3の側断面図は、図4に示す薄膜トランジスタ素子200を切断線3−3の位置で切った断面を示すものである。
【0028】
図3に示すとおり、ゲート電極層220の上方には、ゲート絶縁層230が形成され、その上面にソース電極層250およびドレイン電極層260が形成されている。更にその上方には、高濃度不純物拡散層241,242を介して、シリコン系の半導体チャネル層240が配置されている。前述したとおり、高濃度不純物拡散層241,242は、半導体チャネル層240に対して良好なオーミック接触を確保する役割を果たす。
【0029】
なお、ここに示す例の場合、図4の上面図に示すとおり、ゲート電極層220は基板210の図の上下端まで伸びているが、これは図の上下に隣接する別なトランジスタ素子(図示されていない)のゲート電極層に連なる構造を採るためである。また、ソース電極層250は基板210の左端まで伸びており、ドレイン電極層260は基板210の右端まで伸びているが、これは図示されていない配線層に連なる構造を採るためである。ここでは、説明の便宜上、単一の薄膜トランジスタ素子の構造のみを示すが、実用上は、1枚の基板上に縦横マトリックス状に多数の薄膜トランジスタ素子が配置されることになり、必要に応じて、個々のトランジスタ素子の特定の電極層が相互に接続されることになる。もちろん、実際には、図示の構成要素の他に、個々の電極層に対する配線や、個々の電極層を覆う保護膜などが形成されることになるが、ここでは説明を省略する。
【0030】
さて、図3および図4において、輪郭基準線L1はソース電極層250の内側輪郭位置(図の右端)を示し、輪郭基準線L2はドレイン電極層260の内側輪郭位置(図の左端)を示している。これに対して、輪郭基準線L3はゲート電極層220の左側輪郭位置を示し、輪郭基準線L4はゲート電極層220の右側輪郭位置を示している。図示のとおり、輪郭基準線L1は輪郭基準線L3よりも右側に位置し、輪郭基準線L2は輪郭基準線L4よりも左側に位置するため、図4の上面図にハッチングを施して示したとおり、電極が上下に重なり合う重複領域D1,D2が発生する。別言すれば、ゲート電極層220の幅は、ソース・ドレイン電極の輪郭基準線L1,L2をはみ出す形になっている。
【0031】
このように、予め重複領域D1,D2が発生することを前提とした設計を行っておけば、フォトマスクの位置合わせが不完全なために、ソース電極層250およびドレイン電極層260の基板210に対する位置にずれが生じたり、ゲート電極層220の基板210に対する位置にずれが生じたりしても、半導体チャネル層240内のソース・ドレイン間電流が生じる領域を十分にカバーする位置に、ゲート電極層220を配置することができる。
【0032】
しかしながら、このように重複領域D1,D2が発生することを前提とした設計を行うと、両電極間の寄生容量の発生は避けられない。すなわち、ソース電極層250とゲート電極層220とは、図4にハッチングを施して示す重複領域D1において上下に重なり合っており、ドレイン電極層260とゲート電極層220とは、図4にハッチングを施して示す重複領域D2において上下に重なり合っている。このため、この重複領域D1,D2において、寄生容量が発生することになり、トランジスタの動作を不安定にする要因になり、また、動作速度を遅延させる要因にもなる。
【0033】
したがって、寄生容量を生じさせない理想的な構造を採るのであれば、輪郭基準線L1の位置を輪郭基準線L3の位置に一致させ、輪郭基準線L2の位置を輪郭基準線L4の位置に一致させるような設計を行い、重複領域D1,D2が生じないようにするのが好ましい。しかしながら、従来の方法では、そのような設計に基づく薄膜トランジスタ素子を製造するのは非常に困難である。従来の製造プロセスでは、ゲート電極層220を形成するためのフォトマスクと、ソース電極層250およびドレイン電極層260を形成するためのフォトマスクと、が別個に用意され、それぞれ別工程でパターニングが行われる。このため、上述した理想的な構造をもった素子を製造するためには、この2通りのフォトマスクの位置合わせを正確に行う必要がある。しかしながら、そのような正確な位置合わせを量産品のプロセスで行うことは、技術的に困難である。このため、従来の方法では、図3に例示するように、予め位置合わせ誤差を見込んだ設計をせざるを得ず、寄生容量の発生を十分に抑えることができない。
【0034】
<<< §3.本発明に係る製造方法の基本概念 >>>
本発明の第1の着眼点は、ソース電極およびドレイン電極を、基板下面側からの背面露光を利用したパターニングによって形成することにより、寄生容量を抑制できる理想的な構造を実現する点にある。また、本発明の第2の着眼点は、半導体チャネル層をインジウム・ガリウム・亜鉛の複合酸化物によって構成することにより、ソース電極およびドレイン電極と半導体チャネル層との間に、高濃度の不純物拡散層を設けることなしに、良好なオーミック接触を確保する点にある。
【0035】
図5は、本発明に係る製造方法で作成される「逆スタガード・ボトムコンタクト型」の薄膜トランジスタ素子300の基本構造を示す側断面図であり、図6は、その上面図である。図5の側断面図は、図6に示す薄膜トランジスタ素子300を切断線5−5の位置で切った断面を示すものである。
【0036】
図5に示すとおり、本発明に係る薄膜トランジスタ素子300は、ガラスや合成樹脂などの絶縁性材料からなる基板310上に、ゲート電極層320が形成され、その上にゲート絶縁層330が形成されている。更に、ゲート絶縁層330の上には、まず、ソース電極層350およびドレイン電極層360が形成され、その上方に、活性層として機能する半導体チャネル層340が形成されている。ただ、この半導体チャネル層340とソース電極層350およびドレイン電極層360とは、相互に直接接触する構造を採っており、図3に示す従来の薄膜トランジスタ素子200で設けられていた高濃度不純物拡散層241,242は省略されている。その理由については、後述する。
【0037】
図3に示す薄膜トランジスタ素子200の構造とのもうひとつの違いは、ゲート電極層の輪郭とソース・ドレイン電極層の輪郭との位置関係である。すなわち、図5に示す薄膜トランジスタ素子300では、ソース電極層350およびドレイン電極層360の輪郭基準線L5,L6が、ゲート電極層320の輪郭基準線L5,L6に一致していることがわかる。このため、ソース電極層350・ゲート電極層320間の上下方向の重なりや、ドレイン電極層360・ゲート電極層320間の上下方向の重なりは生じることがなく、寄生容量の発生を抑制することが可能になる。
【0038】
図4の上面図と図6の上面図とを比較すれば、従来の薄膜トランジスタ素子200において生じていた重複領域D1,D2が、本発明の薄膜トランジスタ素子300では生じていないことがわかる。このように、各電極層の輪郭位置を正確に合わせるために、本発明では、ゲート電極層320自身をマスクとして利用したパターニングにより、ソース電極層350およびドレイン電極層360を形成することになる。
【0039】
いま、図5において、基板310,ゲート絶縁層330,ソース電極層350、ドレイン電極層360を透明な材料によって構成し、ゲート電極層320を不透明な材料によって構成した場合を考えよう。なお、本願において、「透明」もしくは「不透明」とは、後述するように、ソース電極およびドレイン電極の形成に利用するネガ型レジストの感光波長域の光に対しての透明性もしくは不透明性を意味するものであるが、以下、単に、「透明」もしくは「不透明」ということにする。
【0040】
ここで、ソース電極層350およびドレイン電極層360を形成するためにネガ型レジスト層を用いることにし、基板310の下面側からの背面露光を行えば、ネガ型レジスト層には、不透明なゲート電極層320の影が落ちることになり、ゲート電極層320自身をフォトマスクの遮光領域として利用したパターニングが可能になる。したがって、ゲート電極層320と、形成されるソース電極層350およびドレイン電極層360との間に、位置合わせ誤差が生じることはなくなり、図5に示す例のように、寄生容量の発生を抑制した理想的な構造を得ることが可能になる。
【0041】
ここで、透明な基板310としては、ガラスや合成樹脂などの材料からなる一般的な基板を用いればよい。また、透明なゲート絶縁層330としては、シリコン酸化膜やシリコン窒化膜などの一般的な絶縁材料を用いればよい。あるいは、酸化アルミニウムなども透明な絶縁材料として利用可能である。更に、ソース電極層350およびドレイン電極層360を構成するための透明な導電性材料としては、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの酸化物導電材料が知られている。一方、不透明なゲート電極層320に用いる導電性材料としては、アルミニウム,モリブデン,タングステン,チタンなどの一般的な金属が利用できる。
【0042】
上述したとおり、本発明の重要な特徴のひとつは、半導体チャネル層340に用いる材質である。一般的な薄膜トランジスタの場合、半導体チャネル層としては、アモルファスシリコンやポリシリコンなどのシリコン系の半導体が利用されているが、このようなシリコン系の半導体を用いて半導体チャネル層を形成した場合、ソース・ドレイン電極に対して良好なオーミック接触を確保するために、高濃度の不純物拡散層を介挿することが不可欠である。
【0043】
そこで、本願発明者は、InGaZnO4(Indium Gallium Zinc Oxide)という酸化物に着目した。このInGaZnO4は酸化物半導体の一種であり、その半導体としての特性は、たとえば、「Kenji Nomura et a1. Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors. Nature 432, 488-491 (2004).」などの文献に報告されている。
【0044】
本願発明者が行った実験によると、このInGaZnO4を半導体チャネル層として用いた場合、ソース電極層およびドレイン電極層を半導体チャネル層に直接接触させた構造を採った場合でも、両者間に実用上十分なオーミック接触を確保することが可能であることが確認できた。従来の一般的な半導体材料(主として、アモルファスシリコンやポリシリコンなどのシリコン系半導体材料)を半導体チャネル層として用いた場合、ソース・ドレイン電極層との間に良好なオーミック接触を確保する上では、実用上、n+拡散層などからなる高濃度不純物拡散層を介挿することが不可欠であったが、InGaZnO4を半導体チャネル層に用いた薄膜トランジスタの場合、このような高濃度不純物拡散層の介挿を省いたとしても、ソース・ドレイン電極層と半導体チャネル層との間に良好なオーミック接触が得られることが確認できたのである。
【0045】
なお、このような良好なオーミック接触特性は、「InGaZnO4」という組成だけでなく、そのバリエーションとなる組成にも見られる。一般に、インジウム・ガリウム・亜鉛の複合酸化物(Indium Gallium Zinc Oxide)は、インジウムの酸化物「In2O3」と、ガリウムの酸化物「Ga2O3」と、亜鉛の酸化物「ZnO」と、を混在させたものであり、In,Ga,Znの各分子数の比を、x:y:z(x,y,zは、任意の正の数)とすれば、その基本組成は、「(In2O3)x/2(Ga2O3)y/2(ZnO)z」なる式で示される。これを、各分子ごとの数を示す組成式で表せば、「(In)x(Ga)y(Zn)z(O)w」となり、酸素の分子数wは、「w=(3/2)x+(3/2)y+z」となる。また、これから酸素欠損が生じた物、すなわち、「(In)x(Ga)y(Zn)z(O)w」(但し、w=(3/2)x+(3/2)y+z−δ)なる組成(δは欠損酸素数)でも、上記オーミック特性が発現する。
【0046】
本発明における「インジウム・ガリウム・亜鉛の複合酸化物」とは、このように、インジウムの酸化物「In2O3」と、ガリウムの酸化物「Ga2O3」と、亜鉛の酸化物「ZnO」との混合物、およびこれから酸素欠損が生じた物を含めた材質を意味し、以下、これを「IGZO」と略記することにする。
【0047】
本願発明者は、ソース・ドレイン電極層として、アルミニウム,モリブデン,タングステン,チタンなどの金属材料や、ITO、IZOなどの酸化物導電材料を用いた場合について実験を行ったが、いずれの場合も、IGZOを半導体チャネル層に用いれば、良好なオーミック接触が得られた。その原因についての理論的な考察は、現段階では十分になされていないが、本願発明者は、IGZOを半導体チャネル層に用いた場合、半導体中のキャリアは電子が支配的になり、正孔はキャリアとしてほとんど関与しないことが影響しているものと考えている。
【0048】
このように、IGZOからなる半導体チャネル層340を形成すれば、アルミニウム,モリブデン,タングステン,チタンなどの金属材料や、ITO、IZOなどの酸化物導電材料といった一般的な導電性材料からなるソース・ドレイン電極層に対して、直接接触させる構造をとっても、良好なオーミック接触を確保することが可能になるのである。
【0049】
したがって、IGZOを半導体チャネル層340の材料として利用すれば、図5に示すような単純な構造をもつ薄膜トランジスタ300を実現することができる。図5に示す本発明に係る薄膜トランジスタ300では、図3に示すような従来の薄膜トランジスタ200で必要とされた高濃度不純物拡散層の形成プロセスを省略することができるため、製造工程も単純化することが可能になる。
【0050】
<<< §4.本発明に係る製造方法の基本的実施形態 >>>
ここでは、本発明に係る薄膜トランジスタの製造方法の基本的実施形態を説明する。まず、図7(a) に示すように、少なくとも上面が絶縁性を有し、透明な材料からなる基板310を用意し(一般的には、ガラスや合成樹脂などの絶縁性基板を用意すればよい)、その上に、不透明な第1の導電層325を形成する。この第1の導電層325は、ゲート電極層320を形成するためのものであり、たとえば、アルミニウム,モリブデン,タングステン,チタンなどの金属材料によって構成すればよい。
【0051】
続いて、図8に示すようなパターンが形成された第1のフォトマスクM1を用意する。この第1のフォトマスクM1は、ゲート電極層320を形成するために用いられるマスクであり、ハッチングを施した部分が遮光領域となり、図示する透光領域A1が、ゲート電極層320に対応する領域になる。後述するように、この第1のフォトマスクM1を用いたパターニングで形成されたゲート電極層320自身が、今度は、ソース電極層およびドレイン電極層をパターニングする際のマスクとして利用されることになる。すなわち、図8に示す第1のフォトマスクM1の透光領域A1の左右の輪郭基準線L5,L6は、図5に示す輪郭基準線L5,L6に対応したものになる。
【0052】
図7(a) に示す第1の導電層325に対して、この第1のフォトマスクM1を用いたパターニングを行えば、図7(b) に示すように、ゲート電極層320を形成することができる。より具体的に説明すれば、図7(a) に示す第1の導電層325の上面に、ネガ型の感光レジスト層(図示されていない)を形成し、その上方に図8に示す第1のフォトマスクM1を配置し、更にその上方に配置した光源から光を照射して、レジスト層における透光領域A1に対応する領域のみを露光して感光させる。
【0053】
この後、レジスト層を現像して非感光部を除去すれば、透光領域A1に対応する領域のみレジスト層を残すことができる。もちろん、ポジ型の感光レジストを用いて同様の工程を行うことも可能である(その場合には、図8に示す第1のフォトマスクM1のパターンとは逆転した反転マスクを用いることになる)。次に、残存レジスト層を保護膜として利用して、第1の導電層325に対するエッチング処理を行えば、ゲート電極層320を形成することができる。この後、残存レジスト層を除去して洗浄する工程を行えば、図7(b) に示す構造を得ることができる。
【0054】
続いて、図7(c) に示すように、ゲート電極層320を含めた基板310上に、透明な絶縁性材料からなるゲート絶縁層330を形成し、更に、その上面に、透明な導電性材料からなる第2の導電層370を形成する。具体的には、ゲート絶縁層330の材料としては、たとえば、酸化シリコンや窒化シリコンを用いることができ、第2の導電層370の材料としては、たとえば、ITOやIZOを用いることができる。
【0055】
次に、図9に示すように、第2の導電層370の上面にネガ型レジスト層380を形成する。そして、このネガ型レジスト層380に対する露光を行うために、図10に示すようなパターンが形成された第2のフォトマスクM2を用意する。この第2のフォトマスクM2は、ハッチングを施して示す遮光領域間に、ソース・ドレイン電極形成用の透光領域A2が形成された物理的なマスクである。透光領域A2は、上方から観察したときにゲート電極層320に部分的に重複する透光領域である。前述したとおり、ゲート電極層320の平面パターンは、図8に示す第1のマスクM1の透光領域A1と同じ形をしている。図10に示す第2のマスクM2の透光領域A2は、このゲート電極層320の平面パターンを中央部分において横切るような細長い形状をしていることになる。後述するように、透光領域A2の左側部分は、ソース電極層350の平面パターンを形成し、右側部分は、ドレイン電極層360の平面パターンを形成する役割を果たすことになる。
【0056】
次に、図11に示すように、この第2のフォトマスクM2を基板310の下方に配置し、基板下方側からネガ型レジスト層380の感光波長域の光を照射し、第2のフォトマスクM2の遮光領域によって生じる影と、ゲート電極層320によって生じる影とが、ネガ型レジスト層380上の非露光領域となるような背面露光を行う。このような背面露光では、不透明なゲート電極層320が、図12に示すようなフォトマスクM1*として機能することになる。このフォトマスクM1*は、図8に示すフォトマスクM1を反転させたものであり、左右両側に透光領域A3,A4が設けられており、これらに挟まれた中央部分が遮光領域A1*として機能する。この遮光領域A1*の左右の輪郭線は、図5に示す輪郭基準線L5,L6に対応する。結局、この背面露光では、図13に示すように、フォトマスクM1*とフォトマスクM2とを合成することにより得られるフォトマスク「M1*+M2」を用いた場合と同じ露光結果が得られる。
【0057】
このような背面露光に基づくパターニングを行えば、ネガ型レジスト層380のうち、図13に示す透光領域A5,A6に対応する部分が露光領域となるので、ネガ型レジスト層380を現像して非感光部を除去すれば、透光領域A5,A6に対応する領域のみに、残存レジスト層を形成することができる。そこで、この残存レジスト層を保護膜として利用して、第2の導電層370に対するエッチング処理を行えば、最終的に、図14に示すように、相互間に空隙部を介して配置されたソース電極層350およびドレイン電極層360を形成することができる。
【0058】
ここで、ソース電極層350の右端は、ゲート電極層320の左端をエッジとするマスクによって形成されているため、ソース電極層350の右端位置およびゲート電極層320の左端位置は、いずれも輪郭基準線L5の位置に一致する。同様に、ドレイン電極層360の左端は、ゲート電極層320の右端をエッジとするマスクによって形成されているため、ドレイン電極層360の左端位置およびゲート電極層320の右端位置は、いずれも輪郭基準線L6の位置に一致する。したがって、この図14に示す構造は、ソース電極層350、ドレイン電極層360、ゲート電極層320を基板310の上面に投影した場合、各電極間が投影面上で重なり合うことはない理想的な構造であり、寄生容量の発生を抑制することができる。
【0059】
続いて、図15に示すように、ゲート絶縁層330、ソース電極層350、ドレイン電極層360を含めた基板310上に、半導体層390を形成し、更に、その上面にネガ型レジスト層395を形成する。ここで、半導体層390は、半導体チャネル層を形成するための層であり、IGZO(インジウム・ガリウム・亜鉛の複合酸化物)からなる酸化物半導体によって構成する。§3で述べたとおり、IGZOからなる半導体層を用いれば、高濃度不純物拡散層の介挿を省いたとしても、ソース・ドレイン電極層との間に良好なオーミック接触を確保することができる。したがって、図15において、ソース電極層350とIGZOからなる半導体層390との間や、ドレイン電極層360とIGZOからなる半導体層390との間には、良好なオーミック接触が得られる。
【0060】
なお、IGZOからなる半導体層390を形成するには、真空チャンバ内に図14に示す構造体を収容し、更に、IGZOの組成に必要な材料をターゲットとして収容し、一般的なスパッタリングによる成膜を行えばよい。
【0061】
次に、図16に示すようなパターンが形成された第3のフォトマスクM3を用意する。この第3のフォトマスクM3は、半導体チャネル層340を形成するために用いられるマスクであり、図示する透光領域A7が、半導体チャネル層340に対応する領域になる。そこで、図15示す半導体層390に対して、第3のフォトマスクM3を用いたパターニングを行い、図5に示されているように、ソース電極層350の一部分およびドレイン電極層360の一部分に跨る半導体チャネル層340を形成する。
【0062】
より具体的に説明すれば、図15に示す構造体の上方に図16に示す第3のフォトマスクM3を配置し、更にその上方に配置した光源から光を照射して、レジスト層における透光領域A7に対応する領域のみを露光して感光させる。続いて、レジスト層を現像して非感光部を除去すれば、透光領域A7に対応する領域のみレジスト層を残すことができる。もちろん、ポジ型の感光レジストを用いて同様の工程を行うことも可能である(その場合には、図16に示す第3のフォトマスクM3のパターンとは逆転した反転マスクを用いることになる)。
【0063】
次に、残存レジスト層を保護膜として利用して、半導体層390に対するエッチング処理を行えば、半導体チャネル層340を形成することができる。この後、残存レジスト層を除去して洗浄する工程を行えば、図5に示す構造を得ることができる。
【0064】
以上、本発明の基本的な実施形態に係る製造方法の一例を述べたが、各層の形成方法は、必ずしも上述した例に限定されるものではない。たとえば、ゲート電極層320は、印刷のプロセスによって形成してもかまわない。また、各層の平面パターンも、上述の例に限定されるものではない。たとえば、ゲート絶縁層330は、上述の例の場合、基板310の全面に広がる平面パターンを有しているが、少なくとも半導体チャネル層340とゲート電極層320との絶縁に必要な領域に形成されていれば足りる。
【0065】
結局、この§4で述べる基本的実施形態では、少なくとも上面が絶縁性を有する透明な材料からなる基板310を用意する第1の段階と、この基板310上に不透明な導電性材料からなるゲート電極層320を形成する第2の段階と、このゲート電極層320を含めた基板310上に透明な絶縁性材料からなるゲート絶縁層330を形成し、その上面に透明な導電性材料からなる導電層370を形成する第3の段階と、この導電層370の上面にネガ型レジスト層380を形成し、上方から観察したときにゲート電極層320に部分的に重複する透光領域A2を有するソース・ドレイン電極形成用のフォトマスクM2を、基板310の下方に配置し、基板下方側から光を照射し、フォトマスクM2の遮光領域によって生じる影とゲート電極層320によって生じる影とが、ネガ型レジスト層380上の非露光領域となるような背面露光を行い、導電層370の非露光領域に対応する部分を除去するパターニングを行い、導電層370の残存部分によって、相互間に空隙部を介して配置されたソース電極層350およびドレイン電極層360を形成する第4の段階と、インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層350の一部分およびドレイン電極層360の一部分に跨るように上記空隙部に配置された半導体チャネル層340を形成する第5の段階と、を行えばよい。
【0066】
<<< §5.本発明に係る製造方法の別な実施形態 >>>
ここでは、§4で述べた基本的実施形態の変形例を述べる。§4の基本的実施形態の場合、図11に示すように、背面露光の工程において、基板310の下面側に第2のマスクM2を配置する必要がある。しかしながら、基板310の下方に十分なスペースを確保することができないような場合や、基板310に光拡散性がある場合など、基板310の下面側にマスクを配置して露光を行うことが好ましくないケースもあり得る。そのような場合、ここで述べる別な実施形態が有効である。
【0067】
この別な実施形態では、ソース・ドレイン電極形成用の第2のフォトマスクとして、図10に示すマスクM2の代わりに、図17に示すマスクM2*を用意する。このマスクM2*は、マスクM2を反転したものになっている。そして、§4の基本的実施形態で述べたプロセスと同様のプロセスにより、図7(c) に示す構造体を得た後、その上面にポジ型レジスト層381を形成し、図18に示す構造体を得る。ここで、図18に示すように、用意したフォトマスクM2*を上方に配置し、上方から光を照射して上面露光を行う。
【0068】
このような上面露光に基づくパターニングを行えば、ポジ型レジスト層381のうち、図17に示す遮光領域A2*に対応する部分が非露光領域、透光領域A8,A9に対応する部分が露光領域となるので、ポジ型レジスト層381を現像して感光部を除去すれば、遮光領域A2*に対応する領域のみレジスト層を残すことができる。そこで、この残存レジスト層を保護膜として利用して、第2の導電層370に対するエッチング処理を行えば、図19に示すようなソース・ドレイン用の導電層375を得ることができる(この時点では、レジスト層382は、まだ形成されていない)。この段階で得られたソース・ドレイン用の導電層375は、最終的なソース電極層やドレイン電極層ではないので、ここでは、これをソース・ドレイン電極準備層375と呼ぶことにする。
【0069】
なお、側断面図では、図18に示す第2の導電層370と、図19に示すソース・ドレイン電極準備層375とは区別できないが、平面パターンとして見れば、前者は基板全面の領域にわたって形成された層であるのに対して、後者は、図17に示す遮光領域A2*に対応する領域にのみ形成された層である。したがって、上方から観察すると、ソース・ドレイン電極準備層375は、ゲート電極層320を跨ぐように配置され、ゲート電極層320に対して部分的に重複した領域をなす層になる。
【0070】
続いて、ソース・ドレイン電極準備層375上に残存しているポジ型レジスト層(図18のレジスト層381の残存部)を洗浄して除去し、今度は、ゲート絶縁層330およびソース・ドレイン電極準備層375を含めた基板310上に、ネガ型レジスト層382を形成する。図19は、このときの状態を示している。そして、基板下方側から感光波長域の光を照射する背面露光を行う。図19に示すとおり、この背面露光では、フォトマスクを用いる必要はない。したがって、基板310の下方に十分なスペースを確保することができないような場合などにも、容易に露光工程を行うことができる。
【0071】
このような背面露光では、ゲート電極層320によって生じる影が、ネガ型レジスト層382上の非露光領域となるので、ソース・ドレイン電極準備層375の非露光領域に対応する部分(すなわち、ゲート電極320の平面パターンに重複する部分)を除去するパターニングを行い、ソース・ドレイン電極準備層375の残存部分によりソース電極層350およびドレイン電極層360を形成し、残存レジスト層を除去して洗浄する工程を行えば、§4で述べた基本的実施形態と同様に、図5に示す構造を得ることができる。
【0072】
なお、上述した実施例の場合、ソース・ドレイン電極準備層375を得るために、図17に示すようなフォトマスクM2*を用いて、ポジ型レジスト層381に対する上面露光を行っているが、ポジ型レジスト層381の代わりにネガ型レジスト層を形成し、図10に示すようなフォトマスクM2を用いた上面露光を行っても、ソース・ドレイン電極準備層375を得ることが可能である。
【0073】
結局、この§5で述べる基本的実施形態では、少なくとも上面が絶縁性を有する透明な材料からなる基板310を用意する第1の段階と、この基板310上に不透明な導電性材料からなるゲート電極層320を形成する第2の段階と、このゲート電極層320を含めた基板310上に透明な絶縁性材料からなるゲート絶縁層330を形成し、その上面に透明な導電性材料からなる導電層370を形成する第3の段階と、この導電層370に対して、ソース・ドレイン電極形成用のフォトマスクM2*を用いたパターニングを行い、上方から観察したときにゲート電極層320を跨ぐように配置され、ゲート電極層320に対して部分的に重複した領域をなすソース・ドレイン電極準備層375を形成する第4の段階と、このソース・ドレイン電極準備層375の上面にネガ型レジスト層382を形成し、基板下方側から光を照射し、ゲート電極層320によって生じる影が、ネガ型レジスト層382上の非露光領域となるような背面露光を行い、ソース・ドレイン電極準備層375の非露光領域に対応する部分を除去するパターニングを行い、ソース・ドレイン電極準備層375の残存部分により、相互間に空隙部を介して配置されたソース電極層350およびドレイン電極層360を形成する第5の段階と、インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層350の一部分およびドレイン電極層360の一部分に跨るように上記空隙部に配置された半導体チャネル層340を形成する第6の段階と、を行えばよい。
【0074】
<<< §6.本発明に係る製造方法の更に別な実施形態 >>>
この§6で述べる実施形態は、§5で述べた実施形態の第4の段階(ソース・ドレイン電極形成用のフォトマスクM2*を用いたパターニング)と第5の段階(ゲート電極層320をマスクとした背面露光によるパターニング)との順序を入れ替えたものである。
【0075】
すなわち、まず図18に示すポジ型レジスト層381の代わりにネガ型レジスト層を形成した状態とし、フォトマスクを用いることなしに基板下方側から感光波長域の光を照射し、ゲート電極層320によって生じる影が、ネガ型レジスト層上の非露光領域となるような背面露光を行い、この非露光領域に対応する部分を除去するパターニングを行う。この場合、導電層370の残存部分は、図12に示すマスクM1*の透光部分(白い領域A3,A4)のような平面パターンになる。ここでも、この導電層370の残存部分をソース・ドレイン電極準備層と呼ぶことにする。
【0076】
続いて、ゲート電極層320に部分的に重複する閉領域のパターンを有するソース・ドレイン電極形成用のフォトマスク(たとえば、図10に示すような閉領域A2を有するマスクM2でもよいし、図17に示すような閉領域A2*を有するマスクM2*でもよい)を用意し、上記ソース・ドレイン電極準備層に対して、上記閉領域に対応する部分を残すパターニングを行えば、このソース・ドレイン電極準備層の残存部分により、図6に示すような平面パターンをもったソース電極層350およびドレイン電極層360が得られる。
【0077】
結局、この§6で述べる基本的実施形態では、少なくとも上面が絶縁性を有する透明な材料からなる基板310を用意する第1の段階と、この基板310上に不透明な導電性材料からなるゲート電極層320を形成する第2の段階と、このゲート電極層320を含めた基板310上に透明な絶縁性材料からなるゲート絶縁層330を形成し、その上面に透明な導電性材料からなる導電層370を形成する第3の段階と、この導電層370の上面にネガ型レジスト層を形成し、基板下方側から光を照射し、ゲート電極層320によって生じる影が、ネガ型レジスト層上の非露光領域となるような背面露光を行い、導電層370の非露光領域に対応する部分を除去するパターニングを行い、導電層370の残存部分により、ソース・ドレイン電極準備層を形成する第4の段階と、上方から観察したときにゲート電極層320を跨ぐような閉領域のパターンを有するソース・ドレイン電極形成用のフォトマスクを用いて、ソース・ドレイン電極準備層に対して、上記閉領域に対応する部分を残すパターニングを行い、ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層350およびドレイン電極層360を形成する第5の段階と、インジウム・ガリウム・亜鉛の複合酸化物からなり、ソース電極層350の一部分およびドレイン電極層360の一部分に跨るように上記空隙部に配置された半導体チャネル層340を形成する第6の段階と、を行えばよい。
【符号の説明】
【0078】
3,5:切断線
100:逆スタガード・トップコンタクト型の薄膜トランジスタ素子
110:ガラス基板
120:ゲート電極層
130:ゲート絶縁層
140:半導体チャネル層(シリコン系)
141,142:高濃度不純物拡散層
150:ソース電極層
160:ドレイン電極層
200:逆スタガード・ボトムコンタクト型の薄膜トランジスタ素子
210:ガラス基板
220:ゲート電極層
230:ゲート絶縁層
240:半導体チャネル層(シリコン系)
241,242:高濃度不純物拡散層
250:ソース電極層
260:ドレイン電極層
300:逆スタガード・ボトムコンタクト型の薄膜トランジスタ素子
310:ガラス基板
320:ゲート電極層(金属)
325:第1の導電層(金属)
330:ゲート絶縁層
340:半導体チャネル層(IGZOからなる酸化物半導体)
350:ソース電極層
360:ドレイン電極層
370:第2の導電層(ITO)
375:ソース・ドレイン電極準備層
380:ネガ型レジスト層
381:ポジ型レジスト層
382:ネガ型レジスト層
390:半導体層(IGZOからなる酸化物半導体)
395:ネガ型レジスト層
A1〜A9:フォトマスクの透光領域
A1*,A2*:フォトマスクの遮光領域
D1,D2:重複領域
L1〜L6:各電極の輪郭基準線
M1〜M3,M1*,M2*:フォトマスク
【特許請求の範囲】
【請求項1】
半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法であって、
少なくとも上面が絶縁性を有し、前記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
前記基板上に、前記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
前記ゲート電極層を含めた前記基板上に、前記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に前記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
前記導電層の上面に、前記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、上方から観察したときに前記ゲート電極層に部分的に重複する透光領域を有するソース・ドレイン電極形成用のフォトマスクを、前記基板の下方に配置し、基板下方側から前記感光波長域の光を照射し、前記フォトマスクの遮光領域によって生じる影と前記ゲート電極層によって生じる影とが、前記ネガ型レジスト層上の非露光領域となるような背面露光を行い、前記導電層の前記非露光領域に対応する部分を除去するパターニングを行い、前記導電層の残存部分によって、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第4の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、前記ソース電極層の一部分および前記ドレイン電極層の一部分に跨るように前記空隙部に配置された半導体チャネル層を形成する第5の段階と、
を有することを特徴とするトランジスタ素子の製造方法。
【請求項2】
半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法であって、
少なくとも上面が絶縁性を有し、前記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
前記基板上に、前記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
前記ゲート電極層を含めた前記基板上に、前記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に前記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
前記導電層に対して、ソース・ドレイン電極形成用のフォトマスクを用いたパターニングを行い、上方から観察したときに前記ゲート電極層を跨ぐように配置され、前記ゲート電極層に対して部分的に重複した領域をなすソース・ドレイン電極準備層を形成する第4の段階と、
前記ソース・ドレイン電極準備層の上面に、前記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、基板下方側から前記感光波長域の光を照射し、前記ゲート電極層によって生じる影が、前記ネガ型レジスト層上の非露光領域となるような背面露光を行い、前記ソース・ドレイン電極準備層の前記非露光領域に対応する部分を除去するパターニングを行い、前記ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第5の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、前記ソース電極層の一部分および前記ドレイン電極層の一部分に跨るように前記空隙部に配置された半導体チャネル層を形成する第6の段階と、
を有することを特徴とするトランジスタ素子の製造方法。
【請求項3】
半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法であって、
少なくとも上面が絶縁性を有し、前記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
前記基板上に、前記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
前記ゲート電極層を含めた前記基板上に、前記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に前記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
前記導電層の上面に、前記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、基板下方側から前記感光波長域の光を照射し、前記ゲート電極層によって生じる影が、前記ネガ型レジスト層上の非露光領域となるような背面露光を行い、前記導電層の前記非露光領域に対応する部分を除去するパターニングを行い、前記導電層の残存部分により、ソース・ドレイン電極準備層を形成する第4の段階と、
上方から観察したときに前記ゲート電極層を跨ぐような閉領域のパターンを有するソース・ドレイン電極形成用のフォトマスクを用いて、前記ソース・ドレイン電極準備層に対して、前記閉領域に対応する部分を残すパターニングを行い、前記ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第5の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、前記ソース電極層の一部分および前記ドレイン電極層の一部分に跨るように前記空隙部に配置された半導体チャネル層を形成する第6の段階と、
を有することを特徴とするトランジスタ素子の製造方法。
【請求項4】
請求項1〜3のいずれかに記載のトランジスタ素子の製造方法において、
第1の段階で、ガラスもしくは合成樹脂からなる基板を用意し、
第2の段階で、ゲート電極層を形成する材料として金属を用いることを特徴とするトランジスタ素子の製造方法。
【請求項5】
請求項1〜4のいずれかに記載のトランジスタ素子の製造方法において、
第3の段階で、ゲート絶縁層を形成する材料として、酸化シリコンもしくは窒化シリコンを用いることを特徴とするトランジスタ素子の製造方法。
【請求項6】
請求項1〜5のいずれかに記載のトランジスタ素子の製造方法において、
第3の段階で、導電層を形成する材料として、ITOもしくはIZOを用いることを特徴とするトランジスタ素子の製造方法。
【請求項1】
半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法であって、
少なくとも上面が絶縁性を有し、前記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
前記基板上に、前記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
前記ゲート電極層を含めた前記基板上に、前記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に前記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
前記導電層の上面に、前記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、上方から観察したときに前記ゲート電極層に部分的に重複する透光領域を有するソース・ドレイン電極形成用のフォトマスクを、前記基板の下方に配置し、基板下方側から前記感光波長域の光を照射し、前記フォトマスクの遮光領域によって生じる影と前記ゲート電極層によって生じる影とが、前記ネガ型レジスト層上の非露光領域となるような背面露光を行い、前記導電層の前記非露光領域に対応する部分を除去するパターニングを行い、前記導電層の残存部分によって、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第4の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、前記ソース電極層の一部分および前記ドレイン電極層の一部分に跨るように前記空隙部に配置された半導体チャネル層を形成する第5の段階と、
を有することを特徴とするトランジスタ素子の製造方法。
【請求項2】
半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法であって、
少なくとも上面が絶縁性を有し、前記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
前記基板上に、前記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
前記ゲート電極層を含めた前記基板上に、前記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に前記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
前記導電層に対して、ソース・ドレイン電極形成用のフォトマスクを用いたパターニングを行い、上方から観察したときに前記ゲート電極層を跨ぐように配置され、前記ゲート電極層に対して部分的に重複した領域をなすソース・ドレイン電極準備層を形成する第4の段階と、
前記ソース・ドレイン電極準備層の上面に、前記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、基板下方側から前記感光波長域の光を照射し、前記ゲート電極層によって生じる影が、前記ネガ型レジスト層上の非露光領域となるような背面露光を行い、前記ソース・ドレイン電極準備層の前記非露光領域に対応する部分を除去するパターニングを行い、前記ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第5の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、前記ソース電極層の一部分および前記ドレイン電極層の一部分に跨るように前記空隙部に配置された半導体チャネル層を形成する第6の段階と、
を有することを特徴とするトランジスタ素子の製造方法。
【請求項3】
半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法であって、
少なくとも上面が絶縁性を有し、前記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、
前記基板上に、前記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、
前記ゲート電極層を含めた前記基板上に、前記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成し、その上面に前記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第3の段階と、
前記導電層の上面に、前記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、基板下方側から前記感光波長域の光を照射し、前記ゲート電極層によって生じる影が、前記ネガ型レジスト層上の非露光領域となるような背面露光を行い、前記導電層の前記非露光領域に対応する部分を除去するパターニングを行い、前記導電層の残存部分により、ソース・ドレイン電極準備層を形成する第4の段階と、
上方から観察したときに前記ゲート電極層を跨ぐような閉領域のパターンを有するソース・ドレイン電極形成用のフォトマスクを用いて、前記ソース・ドレイン電極準備層に対して、前記閉領域に対応する部分を残すパターニングを行い、前記ソース・ドレイン電極準備層の残存部分により、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第5の段階と、
インジウム・ガリウム・亜鉛の複合酸化物からなり、前記ソース電極層の一部分および前記ドレイン電極層の一部分に跨るように前記空隙部に配置された半導体チャネル層を形成する第6の段階と、
を有することを特徴とするトランジスタ素子の製造方法。
【請求項4】
請求項1〜3のいずれかに記載のトランジスタ素子の製造方法において、
第1の段階で、ガラスもしくは合成樹脂からなる基板を用意し、
第2の段階で、ゲート電極層を形成する材料として金属を用いることを特徴とするトランジスタ素子の製造方法。
【請求項5】
請求項1〜4のいずれかに記載のトランジスタ素子の製造方法において、
第3の段階で、ゲート絶縁層を形成する材料として、酸化シリコンもしくは窒化シリコンを用いることを特徴とするトランジスタ素子の製造方法。
【請求項6】
請求項1〜5のいずれかに記載のトランジスタ素子の製造方法において、
第3の段階で、導電層を形成する材料として、ITOもしくはIZOを用いることを特徴とするトランジスタ素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2010−199459(P2010−199459A)
【公開日】平成22年9月9日(2010.9.9)
【国際特許分類】
【出願番号】特願2009−45019(P2009−45019)
【出願日】平成21年2月27日(2009.2.27)
【出願人】(000002897)大日本印刷株式会社 (14,506)
【Fターム(参考)】
【公開日】平成22年9月9日(2010.9.9)
【国際特許分類】
【出願日】平成21年2月27日(2009.2.27)
【出願人】(000002897)大日本印刷株式会社 (14,506)
【Fターム(参考)】
[ Back to top ]