【課題】ソース・ドレイン電極に、剥離やストレスマイグレーションによるボイドが発生するのを抑制する。
【解決手段】複数の薄膜トランジスタが配列された基板を有する表示装置であって、薄膜トランジスタは、半導体層６と、半導体層６上に形成されるコンタクト層７と、コンタクト層７上に形成されるソース電極１０及びドレイン電極９とを有し、ソース電極１０およびドレイン電極９は、コンタクト層７の上側に形成される第１の導電層９ａ，１０ａと、第１の導電層９ａ，１０ａの上側に形成される第２の導電層９ｂ，１０ｂとを有し、第２導電層９ｂ，１０ｂは、第１添加元素と、銅とを含有する銅合金層であり、前記第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である、ことを特徴とする表示装置。 （もっと読む）

【課題】接合リーク電流が低減されるとともに、セル容量への書き込み・読み出しに十分な電流駆動能力を確保することが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１に形成された複数の埋め込みゲート型ＭＯＳトランジスタ２を有し、半導体基板１には素子分離領域と活性領域とが形成されており、ゲートトレンチの内部に形成され、少なくとも一部がワード線として設けられるとともに、その他の残部が、活性領域を複数の素子領域に分離する素子分離として設けられる埋め込みゲート電極３１Ａ、３１Ｂと、ソース・ドレイン拡散層１５、４５とが備えられ、埋め込みゲート電極３１Ａ、３１Ｂは、上部電極３１ａと下部電極３１ｂとの積層構造とされ、且つ、半導体基板１の上面側のソース・ドレイン拡散層１５、４５側に配置される上部電極３１ａが、下部電極３１ｂに比べて、仕事関数の低いゲート材料からなる。 （もっと読む）

【課題】オフ領域におけるゲート電圧−ドレイン電流特性（Ｖｇ−Ｉｄ特性）の劣化を抑制した薄膜トランジスタを備えたトランジスタ基板及びその製造方法を提供する。
【解決手段】薄膜トランジスタＴＦＴに設けられるチャネル保護層１５の下層に形成された半導体層１４のうち、ソース、ドレイン電極１７間に側壁部が露出する領域（及びその近傍領域）が、酸素プラズマ処理により酸化処理されている。これにより、当該領域に酸化膜２０が形成され、非導体化又は高抵抗化する。 （もっと読む）

【課題】絶縁性が高く、かつ均一な膜厚を有するゲート絶縁膜を効率よく形成することができる電界効果型トランジスタの製造方法、及び該電界効果型トランジスタの製造方法により製造され、安定した特性を有する高性能な電界効果型トランジスタの提供。
【解決手段】前記第一の基材上にゲート電極を形成するゲート電極形成工程と、第二の基材上にゲート絶縁膜形成用樹脂溶液を塗布し、ゲート絶縁膜を形成する塗布工程と、前記ゲート絶縁膜表面の流動性が消失するまで乾燥する乾燥工程と、前記ゲート電極と、前記ゲート絶縁膜表面とを接触させて接触体を形成する接触工程と、前記接触体に対し、ゲート絶縁膜形成用樹脂のガラス転移温度以上の熱を加える加熱工程と、前記接触体から前記第二の基材を剥離し、第一の基材上にゲート絶縁膜を形成する剥離工程とを少なくとも含む電界効果型トランジスタの製造方法である。 （もっと読む）

【課題】Ｃｕ合金をソース・ドレイン電極に用いたＴＦＴにおいて、コンタクト膜に対して酸化処理を施す場合であっても、良好なオン特性を維持する表示装置を提供することを目的とする。
【解決手段】半導体層４と、銅と１種類の添加元素とを含む銅合金層を有するソース電極１０およびドレイン電極９と、ソース電極１０及びドレイン電極９のそれぞれの電極と半導体層４との間に形成されるコンタクト膜５と、それぞれの電極とコンタクト膜５との間に形成される酸化物膜８と、を含む薄膜トランジスタ基板を有する表示装置であって、コンタクト膜５は、不純物とシリコンとを含み、酸化物膜８は、シリコン、不純物および酸素を含むとともに、酸化物膜８における不純物濃度がコンタクト膜５における不純物濃度よりも低い、ことを特徴とする表示装置。 （もっと読む）

【課題】良好な特性を維持しつつ、微細化を達成した、酸化物半導体を用いた半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層と、酸化物半導体層と接するソース電極及びドレイン電極と、酸化物半導体層と重なるゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を有し、ソース電極またはドレイン電極は、第１の導電層と、第１の導電層の端面よりチャネル長方向に伸長した領域を有する第２の導電層と、を含み、第２の導電層の伸長した領域の上に、前記伸長した領域のチャネル長方向の長さより小さいチャネル長方向の長さの底面を有するサイドウォール絶縁層を有する半導体装置である。 （もっと読む）

【課題】活性層―電極間の寄生抵抗に起因する素子特性のばらつきの少ないＩＧＺＯ系電界効果型トランジスタを製造する。
【解決手段】基板Ｂ上に、ＩＧＺＯ系アモルファス酸化物からなる半導体層１１、ソース電極２２、ドレイン電極２３、ゲート電極２１およびゲート絶縁膜３１とを備えてなる電界効果型トランジスタ１の製造方法において、半導体層１１上にＩＧＺＯ系アモルファス酸化物層２０をスパッタ成膜により成膜し、その後アニール処理を行って、ソース電極２２およびドレイン電極２３の少なくとも半導体層１１に接触する面側を構成する導電層を形成する。スパッタ成膜における背圧は１×１０^−５Ｐａ未満とし、アニール処理におけるアニール温度を１００℃以上、３００℃以下とする。 （もっと読む）

【課題】半導体装置の信頼性を向上する。
【解決手段】メモリセルＭＣは、半導体基板１の主面上のゲート絶縁膜５を介して設けられたコントロールゲート電極ＣＧと、コントロールゲート電極ＣＧの側面および半導体基板１の主面に沿って設けられたＯＮＯ膜９と、ＯＮＯ膜９を介してコントロールゲート電極ＣＧの側面および半導体基板１の主面上に設けられたメモリゲート電極ＭＧとを有する。コントロールゲート電極ＣＧおよびメモリゲート電極ＭＧの上部には、シリサイド膜１５およびシリサイド膜１５の表面の酸化によって形成された絶縁膜５１が設けられている。 （もっと読む）

【課題】最大発振周波数ｆ_ｍａｘを高くしてダイヤモンド電界効果トランジスタの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達させること。
【解決手段】「ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤを狭くすること」と「ソース電極の厚さｔ_Ｓ、ドレイン電極の厚さｔ_Ｄを厚くすること」とを両立させるために、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングする層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発振周波数ｆ_ｍａｘを上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下を小さく抑えることができる。 （もっと読む）

【課題】微細化されたＭＩＳＦＥＴのゲート電極の加工精度を向上することができる技術を提供する。
【解決手段】シリコン上にニッケルプラチナ合金膜を形成する（Ｓ１０１）。そして、第１加熱処理を実施する（Ｓ１０２）。このとき、第１加熱処理において、加熱温度は２５０℃〜２７０℃であり、加熱時間は３０秒未満である。続いて、未反応のニッケルプラチナ合金膜を除去する（Ｓ１０３）。その後、第２加熱処理を実施する（Ｓ１０４）。このとき、第２加熱処理において、加熱温度は、４５０℃〜６００℃である。 （もっと読む）

【課題】イオン注入したダイヤモンドの高温高圧アニールにより起こるダイヤモンド表面のエッチングを防ぎ、従来の方法では得られない高品質Ｐ型、Ｎ型ダイヤモンド半導体を得るダイヤモンド半導体の作製方法を提供すること。
【解決手段】ダイヤモンド基板５−１１を用意し、そのダイヤモンド基板５−１１上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとして基板温度７００℃でダイヤモンド薄膜５−１２を１μｍ積層する。上記ダイヤモンド薄膜５−１２にイオン注入装置を用い、加速電圧６０ｋＶ、ドーズ量１×１０^１４ｃｍ^−２でドーパントを打ち込む。その後、イオン注入ダイヤモンド薄膜５−１３上に保護層（白金）５−１４を形成する。表面に保護層５−１４が形成されたイオン注入ダイヤモンド薄膜５−１３を、超高温高圧焼成炉内に配置し、３．５ＧＰａ以上、６００℃以上の圧力、温度下でアニールする。 （もっと読む）

【課題】メモリ混載ロジックデバイスのＲＡＭ領域の閾値電圧のばらつきを低減する。
【解決手段】本発明の半導体装置は、ロジック領域１０１と、ＲＡＭ領域１０２とが設けられたシリコン基板１と、ロジック領域１０１に形成されたＮＭＯＳトランジスタ２０と、ＲＡＭ領域１０２に形成されたＮＭＯＳトランジスタ４０と、を備える。ＮＭＯＳトランジスタ２０、４０は、ゲート絶縁膜５とメタルゲート電極６との順でシリコン基板１上に積層された積層構造を有する。ＮＭＯＳトランジスタ２０は、シリコン基板１とメタルゲート電極６との間に、構成元素として、ランタン、イッテルビウム、マグネシウム、ストロンチウム及びエルビウムからなる群から選択される元素を含む、キャップメタル４を有する。ＮＭＯＳトランジスタ４０には、キャップメタル４が形成されていない。 （もっと読む）

トランジスタを製造する方法は、導電材料層と電気絶縁材料層とを順に含んだ基板を準備する工程と、前記電気絶縁材料層上にレジスト材料層を堆積する工程と、前記レジスト材料層をパターニングして、前記電気絶縁材料層の一部を露出させる工程と、露出された前記電気絶縁材料層を除去して、前記導電材料層の一部を露出させる工程と、露出された前記導電材料層を除去し、前記導電材料層及び前記電気絶縁材料層内に凹部形状を作り出す工程と、前記基板と露出された前記電気絶縁材料層及び前記導電材料層とを第２の電気絶縁材料層で共形に被覆する工程と、前記第２の電気絶縁材料層を半導体材料層で共形に被覆する工程と、前記半導体材料層上に導電材料層を指向性堆積する工程とを含む。

（もっと読む）

【課題】適切な仕事関数を有する金属ゲート電極を備え、トランジスタ特性のばらつきが抑えられた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１００１と、半導体基板１００１内に形成された第１導電型の第１の活性領域１００３と、第１の活性領域１００３上に形成された第１のゲート絶縁膜１０３０ａと第１のゲート電極１０３２ａとを有し、第１の活性領域１００３上に形成された第１チャネル型の第１のＭＩＳＦＥＴ１０５０とを備える。第１のゲート電極１０３２ａは、第１のゲート絶縁膜１０３０ａ上に形成され、金属原子を含む第１の下部ゲート電極１０１１ａと、炭素の単体を含む材料、または分子中に炭素を含む材料からなる第１の酸化防止膜１０１２ａと、第１の上部ゲート電極１０１３ａとを有している。 （もっと読む）

【課題】良好な特性を維持しつつ、微細化を達成した、酸化物半導体を用いた半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層と、酸化物半導体層と接するソース電極及びドレイン電極と、酸化物半導体層と重なるゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を有し、ソース電極及びドレイン電極は、第１の導電層と、第１の導電層の端部よりチャネル長方向に伸長した領域を有する第２の導電層と、を含む半導体装置である。 （もっと読む）

【課題】エッチング液に含まれるインジウムイオン及びスズイオンの内、特にインジウムイオンの濃度を適切な濃度に維持することができるエッチング方法を提供する。
【解決手段】蓚酸を含むエッチング液Ｌが貯留された貯留槽１１からノズル体１６，１７にエッチング液Ｌを供給して吐出させ、酸化インジウムスズ膜が形成された基板Ｋをエッチングするとともに、ノズル体１６，１７から吐出されたエッチング液Ｌを貯留槽１１内に回収するエッチング工程と、貯留槽１１内に貯留されたエッチング液Ｌをキレート剤が充填された吸着容器３２，３３内に通液させて、エッチングによりエッチング液Ｌに含まれるようになったインジウムイオン及びスズイオンを吸着，除去した後、貯留槽１１内に還流させる金属除去工程とを含むエッチング方法において、貯留槽１１内に貯留されるエッチング液Ｌのインジウムイオンの濃度を２６０ｐｐｍ以下に維持する。 （もっと読む）

【課題】希釈された溶液を用いて、貴金属を含む被処理膜等を迅速に且つ効果的にエッチングでき、且つ、設備の稼働率を向上できるようにする。
【解決手段】薬液を調合する薬液調合槽２４と、調合された薬液を貯蔵する薬液貯蔵槽２８と、貯蔵された薬液を用いて半導体基板を処理する処理チャンバ２１とを有する半導体装置の製造装置を用いた半導体装置の製造方法は、薬液調合槽２４において、酸化剤と錯化剤とを混合して第１の薬液を調合し、薬液調合槽２４において、第１の薬液を活性化する。続いて、薬液貯蔵槽２８において、活性化された第１の薬液と純水とを混合し、第１の薬液の濃度及び温度を調整することにより、第１の薬液を希釈した第２の薬液を調整する。続いて、処理チャンバ２１に投入された半導体基板に第２の薬液を供給する。 （もっと読む）

【課題】接着層の厚さを増加させることなく、銅の下部層との接着性が向上し、銅が下部層に拡散することを防止することができる薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法を提供する。
【解決手段】本発明の薄膜形成方法は、基板上にスパッタリング方法により薄膜を形成する方法であって、薄膜は、電力密度が１．５〜３Ｗ／ｃｍ^２、非活性気体の圧力が０．２〜０．３Ｐａで形成する。薄膜は、非晶質構造を有することができ、チタニウム、タンタル、又はモリブデンのうちのいずれか一つで形成することができる。 （もっと読む）