【課題】ウェットエッチングにより形成される配線の線幅のばらつきが抑えられた半導体素子を提供する。
【解決手段】半導体素子の製造方法は、半導体層１４上に電極１１を形成する工程と、半導体層１４上に、電極１１に達する配線接続孔１２ａを有し、配線接続孔１２ａの周りに凹部１２ｂが形成された層間絶縁膜１２を形成する工程と、層間絶縁膜１２上から配線材料１８を堆積する工程であって、層間絶縁膜１２の凹部１２ｂに対応して配線材料１８に凹部１８ａが形成される工程と、配線材料１８上に、電極１１に配線接続孔１２ａを介して接続される配線１３を形成するためのレジスト膜１９を、配線材料１８に形成された凹部１８ａを覆うように形成する工程と、レジスト膜１９をマスクとしてウェットエッチングを行い、配線材料１８を選択的に除去して配線１３を形成する工程と、を含む。 （もっと読む）

【課題】半導体素子及びその形成方法を提供する。
【解決手段】本発明の半導体素子の形成方法は、基板上に半導体構造物及び絶縁パターンを形成し、絶縁パターンの一面によって定義される側壁と半導体構造物の底によって定義される底を有するオープニングを形成し、オープニングを満たす第１金属膜を形成し、第１金属膜を湿式エッチングしてオープニングの側壁を少なくとも一部露出させ、第１金属膜上に第２金属膜を選択的に形成することを含む。 （もっと読む）

【課題】抵抗素子と、金属を含むゲート電極を有するＭＩＳＦＥＴとを備えた半導体装置において、ゲート電極の加工不良及びＭＩＳＦＥＴの特性の劣化を招くことなく、十分な抵抗値が得られる抵抗素子を実現する。
【解決手段】半導体装置は、抵抗素子ＲとＭＩＳＦＥＴとを備えた半導体装置である。抵抗素子Ｒは、半導体基板１０上に形成された金属を含む第１の導電膜１２ａと、第１の導電膜１２ａ上に形成されたシリコンを含む第２の導電膜１７ａと、第１の導電膜１２ａと第２の導電膜１７ａとの間に形成された絶縁膜１３ａとを有している。 （もっと読む）

【課題】 酸化物半導体においてはイオン注入法による拡散層形成が難しいため、バルクシリコンＭＯＳトランジスタや多結晶シリコンＴＦＴのようなイオン注入法を用いた自己整合プロセスを組むことができない。本願では、リフトオフを用いる場合のような不都合の生じない自己整合プロセスを酸化物半導体において実現することを課題とする。
【解決手段】 裏面露光により製造される薄膜トランジスタ（ＴＦＴ）において、チャネル層として酸化物半導体を用い、基板上の電極をマスクとして、基板の裏面側から導電膜上のネガレジストを露光し、ネガレジストの露光部分を残し前記ネガレジストを除去し、露光部分をエッチングマスクとする導電膜のエッチングにより、電極を加工する。 （もっと読む）

【目的】拡散層とゲート電極との少なくとも１つの上に耐熱性が向上したＮｉＳｉ膜が形成された半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、Ｓｉ基板２００と、Ｓｉ基板２００内に形成された拡散層１０と、Ｓｉ基板２００上にＳｉを用いて形成されたゲート電極２０との少なくとも１つと、前記拡散層１０と前記ゲート電極２０との少なくとも１つ上に接触して形成されたＰ元素を含有したＮｉＳｉ膜４０，４２と、を備えたことを特徴とする。 （もっと読む）

【課題】高アスペクト比のフィーチャーをタングステン含有材料で充填する。
【解決手段】部分的に製造された半導体基板上の高アスペクト比のフィーチャーをタングステン含有材料で充填する方法が提供される。ある実施形態においては、当該方法は高アスペクト比のフィーチャーにタングステン含有材料を部分的に充填する工程とフィーチャー空洞から部分的に充填された材料を選択的に除去する工程とを有する。これらの方法を用いて処理された基板においては、高アスペクト比のフィーチャーに充填されたタングステン含有材料のステップカバレッジが改善され、シームの大きさが低減する。 （もっと読む）

【課題】
太幅配線の添加元素を細幅配線の添加元素とは独立に制御する。
【解決手段】
層間絶縁膜に、第１の幅を有する第１の配線溝および第１の幅より広い第２の幅を有する第２の配線溝を形成し、第１の配線溝および第２の配線溝内に、第１の添加元素を含む第１のシード層を形成し、第１のシード層上に第１の銅層を形成し、第１の配線溝内の第１の銅層および第１のシード層を残存させつつ、第２の配線溝内の第１の銅層および第１のシード層を除去し、その後、第２の配線溝内に、第２の添加元素を含む又は添加元素を含まない第２のシード層を形成し、第２のシード層の上に第２の銅層を形成する。 （もっと読む）

【課題】トランジスタを構成する各部材の抵抗を小さくし、トランジスタのオン電流の向上を図り、集積回路の高性能化を図ることを課題の一とする。
【解決手段】単結晶半導体基板上に絶縁層を介して設けられ、素子分離絶縁層によって素子分離されたｎ型ＦＥＴ及びｐ型ＦＥＴを有する半導体装置であって、それぞれのＦＥＴは、半導体材料を含むチャネル形成領域と、チャネル形成領域に接し、半導体材料を含む導電性領域と、導電性領域に接する金属領域と、チャネル形成領域に接するゲート絶縁層と、ゲート絶縁層に接するゲート電極と、金属領域を一部に含むソース電極またはドレイン電極と、を有する。 （もっと読む）

【課題】仕事関数を十分に制御することができ、閾値電圧の変動を抑制した半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、半導体基板１０に第１導電型チャネルＭＯＳＦＥＴを備える。第１導電型チャネルＭＯＳＦＥＴは、例えばＰチャネルＭＯＳＦＥＴであって、半導体基板１０の上に設けられたゲート絶縁膜２１と、ゲート電極６５とからなる。ゲート電極６５は、ゲート絶縁膜２１の上に設けられた金属ゲート電極２０と、金属ゲート電極２０の上に設けられた金属酸化膜２４と、金属酸化膜２４の上に設けられた金属ゲート電極２６と、を含んでいる。 （もっと読む）

【課題】微細化されても、ｐチャネルトランジスタのチャネル領域には圧縮歪を、ｎチャネルトランジスタのチャネル領域には引っ張り歪をそれぞれ効果的に印加できる新しい歪技術を提供する。
【解決手段】ｐチャネルトランジスタ１０５のゲート電極は、引っ張り内部応力を持つｐチャネルメタル電極１１０を有する。ｎチャネルトランジスタ１０６のゲート電極は、圧縮内部応力を持つｎチャネルメタル電極１１６を有する。 （もっと読む）

【課題】リーク電流を抑え、微小電流が流れる領域で電圧降下を低くすることができる半導体装置およびその製造方法を提供することを目的としている。
【解決手段】半導体装置の製造方法は、ｎ型半導体層の一方の表面近傍に、微小電流が流れる領域で電圧降下が生じるように濃度設定されたｐ型半導体層を形成してｐｎ接合を形成し、ｐ型半導体層の表面に、アルミニウムの膜を形成し、アルミニウムとｐ型半導体層のシリコンを、焼結処理により反応させてアルミニウム・シリサイド膜を生成し、アルミニウム・シリサイド膜の上部に存在するアルミニウムであって、シリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化し、粗面化されたアルミニウム・シリサイド膜の上に、ニッケル膜を形成する。 （もっと読む）

【課題】生産性及び性能が向上したＴＦＴ基板及びその製造方法を提供すること。
【解決手段】本発明にかかるＴＦＴ基板は、厚膜部及び厚膜部よりも膜厚が薄い薄膜部を有するゲート電極２と、厚膜部上及び薄膜部上に形成された半導体能動膜７と、半導体能動膜の内側であって、厚膜部より外側の薄膜部に対応する半導体能動膜７上に形成されたオーミックコンタクト膜８と、ソース電極９及びドレイン電極１０を構成し、オーミックコンタクト膜８の内側に形成された電極膜３０とを備えるものである。 （もっと読む）

【課題】簡易な構成でリーク電流の抑制された電子素子及びその製造方法を提供する。
【解決手段】基板上に設けられ、Ｍｏ−Ｎｂ合金から構成された第１の電極と、前記第１の電極上に配置された絶縁膜と、前記第１の電極に対して少なくとも前記絶縁膜を介して配置された第２の電極と、を備えた電子素子とする。 （もっと読む）

【課題】半導体層をゲート電極によって遮光したボトムゲート型薄膜トランジスタのオフ電流を低減する。
【解決手段】ゲート電極層と、第１の半導体層と、前記第１の半導体層上に接して設けられた前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、前記ゲート電極層と前記第１の半導体層との間に接して設けられたゲート絶縁層と、前記第２の半導体層に接して設けられた不純物半導体層と、前記不純物半導体層及び前記第１及び第２の半導体層に一部が接して設けられたソース電極及びドレイン電極層と、を有し、前記第１の半導体層のゲート電極層側は全面が前記ゲート電極層によって覆われており、前記第１の半導体層と前記ソース電極及びドレイン電極層が接する部分のポテンシャル障壁は０．５ｅＶ以上である薄膜トランジスタを提供する。 （もっと読む）

【課題】特性の良い半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】基板上に、ゲート電極として機能する第１の導電層を形成する工程と、第１の導電層を覆うように第１の絶縁層を形成する工程と、第１の導電層と一部が重畳するように、第１の絶縁層上に半導体層を形成する工程と、半導体層と電気的に接続されるように第２の導電層を形成する工程と、半導体層および第２の導電層を覆う第２の絶縁層を形成する工程と、第２の導電層と電気的に接続される第３の導電層を形成する工程と、半導体層を形成する工程の後、第２の絶縁層を形成する工程の前の第１の熱処理工程と、第２の絶縁層を形成する工程の後の第２の熱処理工程と、を有する。 （もっと読む）

【課題】半導体基板の表面側で、Ａｌ電極膜表面にボイドが形成され難くすることのできる半導体装置の製造方法を提供すること。
【解決手段】半導体基板１の一方の主面側に半導体機能領域と所要のコンタクトホール８を含む層間絶縁膜７パターンを形成した後、該半導体基板１の前記一方の主面側の全面に、厚膜のアルミニウム膜またはアルミニウム合金膜を成膜して前記コンタクトホール８の底面を含む半導体基板１表面に導電接触させて所要の電極膜９を形成する際に、前記アルミニウムの成膜工程を膜厚に関して複数回に分け、複数回の前記アルミニウム成膜工程の間に、直前のアルミニウム膜表面の凹凸を等方性エッチングにより平坦化する工程を設ける半導体装置の製造方法とする。 （もっと読む）

【課題】ＣＭＯＳ集積過程での高温処理の後であっても一定の閾値電圧を維持する高ｋゲート誘電体の提供。
【解決手段】高ｋゲート誘電体３０と、下部金属層４０、捕捉金属層５０、および上部金属層６０を含む金属ゲート構造とのスタックを提供する。該捕捉金属層は、次の２つの基準、１）Ｓｉ＋２／ｙＭ_ｘＯ_ｙ→２ｘ／ｙＭ＋ＳｉＯ_２の反応によるギブス自由エネルギの変化が正である金属（Ｍ）であること、２）酸化物形成に対する酸素原子あたりのギブス自由エネルギが、下部金属層の金属および上部金属層の金属より大きな負である金属であること、を満たす。これらの基準を満たす捕捉金属層は、酸素原子がゲート電極を通って高ｋゲート誘電体に向け拡散するときに該酸素原子を捕捉する。さらに、該捕捉金属層は、高ｋゲート誘電体の下の酸化ケイ素界面層の厚さを遠隔から低減する。この結果、ゲート誘電体全体の等価酸化膜厚（ＥＯＴ）の変動が抑制される。 （もっと読む）

【課題】
【解決手段】半導体ウエハを処理するための方法であって：酸化ランタンまたは酸化ランタニド（例えば、Ｄｙ₂Ｏ₃、Ｐｒ₂Ｏ₃、Ｃｅ₂Ｏ₃）を含む層を準備する工程と；炭酸水である水溶液を供給することにより、酸化ランタンまたは酸化ランタニドを含む層を特定の領域で除去して、酸化ランタンまたは酸化ランタニドを含む層が上に蒸着された表面を露出させる工程とを備える方法が開示されている。 （もっと読む）

【課題】大気中動作に優れており、また電気特性が経時的に劣化し難く、高いキャリア移動度とともに大きなｏｎ／ｏｆｆ比を有する有機トランジスター、および有機トランジスターの製造方法、かかる有機トランジスターを備え信頼性の高い電子デバイスおよび電子機器を提供することにある。
【解決手段】本適用例の有機トランジスター１Ａは、ソース電極２０ａと、ドレイン電極２０ｂと、ソース電極２０ａとドレイン電極２０ｂとの間に設けられた有機半導体膜３０と、ゲート電極５０と、有機半導体膜３０とゲート電極５０との間に設けられ、ゲート電極５０と接する第１のゲート絶縁膜４０ａと、有機半導体膜３０と接する第２のゲート絶縁膜４０ｂとを有するゲート絶縁膜４０と、を備え、第２のゲート絶縁膜４０ｂが炭素原子と水素原子よりなる炭化水素化合物を含む。 （もっと読む）

【課題】温度変化による半導体基板および金属層の熱膨張係数の差に起因して半導体基板にクラックが生じることを防止する。
【解決手段】半導体基板１１上に、Ｐ型拡散層１２の外周縁とＮ型半導体との境界を覆うように絶縁体被膜２０をリング状に形成し、絶縁体被膜２０の内側の半導体基板１１表面に接触金属層１５を積層し、接触金属層１５および絶縁体被膜２０の表面を覆うように応力緩和中間層３０、クッション用電極層１６および引き出し電極層１７を形成する。絶縁体被膜２０は二酸化珪素被膜１３と二酸化珪素被膜１３よりもエッチングレートの小さい窒化被膜１４とからなる。応力緩和中間層３０は、線膨張係数が応力緩和金属層１６よりも半導体基板１１に近い。引き出し電極層１７（例えばＮｉ）はクッション用電極層１６（例えばＡｌ）よりも表面処理液に対するエッチングレートが小さい。 （もっと読む）