【課題】エッチングの際に発泡抑制効果および濡れ性が優れており、エッチング残りのない高精度の導電性パターンが得られるエッチング液およびエッチング方法を提供すること。
【解決手段】少なくとも硝酸第二セリウムアンモニウムと、過塩素酸、硝酸および酢酸から選ばれる少なくとも１種とを有する導電膜用エッチング剤（ａ）と、下記の一般式（１）で表される化合物（ｂ）とを含有することを特徴とする導電膜用エッチング液、および該エッチング液を使用した導電膜のエッチング方法。
（Ｒｆ１ＳＯ₂）（Ｒｆ２ＳＯ₂）ＮＸ （１） （もっと読む）

【課題】王水等の薬液によるシリサイド膜表面における腐食発生を抑制し、良好なＰｔ含有シリサイド膜を形成する半導体装置の製造方法と、それを実現する半導体装置の製造装置とを提供する。
【解決手段】半導体装置の製造方法は、半導体層を有する基板上または基板上に形成された導電膜上に、貴金属を含む合金膜を形成する工程（ａ）と、基板に対して熱処理を行って貴金属とシリコンとを反応させ、基板上または導電膜上に貴金属を含むシリサイド膜を形成する工程（ｂ）と、工程（ｂ）の後、第１の薬液を用いて未反応記合金膜を除去する工程（ｃ）と、基板を酸化性雰囲気に曝すことによって、貴金属の残渣の下に位置する部分を含むシリサイド膜の上面上にシリコン酸化膜を形成する工程（ｄ）と、第２の薬液を用いて貴金属の残渣を溶解する工程（ｅ）とを備えている。 （もっと読む）

【課題】アルミニウム膜やアルミニウム合金膜などの金属膜を制御性よく、かつ、レジスト滲みの発生を抑制、防止しつつエッチングし、意図する低テーパー角を有する望ましい形状と、優れた平坦性を有する金属膜を得ることができるようにする。
【解決手段】リン酸、硝酸、有機酸塩、界面活性剤を含有する水溶液を、基板上の金属膜をエッチングするためのエッチング液組成物として用いる。
前記有機酸塩として、脂肪族モノカルボン酸、脂肪族ポリカルボン酸、脂肪族オキシカルボン酸、芳香族モノカルボン酸、芳香族ポリカルボン酸、芳香族オキシカルボン酸からなる群より選ばれる少なくとも１種の、アンモニウム塩、アミン塩、第四級アンモニウム塩、アルカリ金属塩からなる群より選ばれる少なくとも１種を用いる。
また、本発明のエッチング液組成物を、前記金属膜がアルミニウムまたはアルミニウム合金である場合に用いる。 （もっと読む）

【課題】活性層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系ホモロガス酸化物半導体を用い、エッチングストッパー層を形成することなく活性層のダメージを抑制するとともに、ソース・ドレイン電極の低抵抗化を図ることが可能な薄膜トランジスタの製造方法及び電気光学装置の製造方法を提供する。
【解決手段】Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１６を形成する工程と、前記酸化物半導体膜を活性層１８にパターン加工する工程と、前記酸化物半導体膜を５００℃以上で熱処理する工程と、前記酸化物半導体膜がパターン加工され、かつ、熱処理した活性層を覆うように金属膜を形成する工程と、前記金属膜をエッチングしてパターン加工することにより前記活性層と接触するソース電極２０Ａ及びドレイン電極２０Ｂの少なくとも一方を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。 （もっと読む）

【課題】ゲート電極とコンタクト配線のショート不良を防止できる半導体装置の製造方法を提供する。
【解決手段】半導体基板３２上にゲートハードマスク、ゲート電極３４及びゲート絶縁膜３３を形成する。ゲートハードマスクの線幅をゲート電極よりも狭くした後、Ｓ／Ｄエクステンション３６を形成する。全面にシリコン酸化膜を堆積形成し、エッチバックしてゲート電極の側壁から上面の一部上に渡って連続的に残存させた絶縁部材３７を形成する。ゲートハードマスクを除去した後、ゲート電極と絶縁部材をマスクにしてコンタクトジャンクション３８を形成する。金属シリサイド膜を形成後、シリコン窒化膜４０と層間絶縁膜４１を順次堆積形成する。層間絶縁膜にコンタクトホールを形成し、続いてシリコン酸化膜との選択比が高い異方性エッチングによってシリコン窒化膜を除去することでコンタクトホールを開孔し、コンタクト配線４３を形成する。 （もっと読む）

【課題】 反射防止膜を使用しなくてもアルミニウム配線パターンを高精度に形成できる半導体装置の製造方法を提供する。
【解決手段】 半導体基板１０上にアルミニウム層もしくはアルミニウム合金層３をバリアメタル層２を介して形成し、アルミニウム合金層３の表面にドライエッチングガスを用いて均一な微細凹凸を有する表面層３ａを形成する。そして、アルミニウム合金層上にフォトレジストを塗布し、フォトレジストを配線パターンを有するフォトマスクを用いて露光し、現像して配線パターンを形成し、フォトレジストをマスクにして、アルミニウム合金層をエッチングしアルミニウム配線５を形成する。表面層３ａを窒素および酸素条件下でアッシング処理して表面層３ａの凹凸より細かい凹凸を有する酸化膜を形成することによって反射率を大きく低下させることができる。 （もっと読む）

【課題】燐酸を主成分とすることなくモリブデン層とアルミニウム層とを一括的にエッチングすることができるエッチング液及びこれを用いたパターン形成方法並びに液晶表示装置の製造方法を提供する。
【解決手段】本発明に係るエッチング液及びこれを用いたパターン形成方法並びに液晶表示装置の製造方法は、モリブデン又はモリブデンを主成分とする合金からなるモリブデン層（２ｂ，３ａ，３ｃ，４ａ，４ｃ）と、アルミニウム又はアルミニウムを主成分とする合金からなるアルミニウム層（２ａ，３ｂ，４ｂ）と、を含む金属積層膜を一括でエッチングするためのエッチング液であって、ｐＨが４以上１２以下であり、アルミニウムと錯体を形成できる化合物と酸化物とを含有するエッチング液及びこれを用いたパターン形成方法並びに液晶表示装置の製造方法である。 （もっと読む）

【課題】生産性が向上し、かつ、半導体膜の導電膜からのはみ出し量が低減できる積層構造体及びその製造方法を提供すること。
【解決手段】本発明にかかる積層構造体は、半導体膜１５、ゲート絶縁膜１２、ソース電極１７、及びドレイン電極１８を有するものである。ゲート絶縁膜１２は、半導体膜１５下において、半導体膜１５の端から徐々に膜厚が薄くなるテーパー部を有する。ソース電極１７及びドレイン電極１８は、半導体膜１５上において、半導体膜１５のパターンからはみ出さないように形成され、半導体膜１５端からの距離が０以上０．３ｕｍ以下である。 （もっと読む）

【課題】マトリクス状に配置した光電変換素子が捉える光の強度分布を、再現よく電気信号に変換して取り出せる大型のエリアセンサおよび、エリアセンサを搭載した書き込み速度が速く、表示ムラが少ない表示装置を提供する。
【解決手段】インジウム、ガリウム、および亜鉛を含む酸化物半導体を用いた薄膜トランジスタは、大面積基板にマトリクス状に配置することが容易であり、また特性にバラツキが少ない。インジウム、ガリウム、および亜鉛を含む酸化物半導体を用いた薄膜トランジスタで構成した特性にバラツキが少ない増幅回路と表示素子の駆動回路を用いて、マトリクス状に配置したフォトダイオードが捉える光の強度分布を再現よく電気信号に変換して取り出し、マトリクス状に配置した表示素子をムラなく駆動する。 （もっと読む）

【課題】 電界効果トランジスタのためのゲート・スタックを形成する方法を提供すること。
【解決手段】 方法は、第１及び第２の型の電界効果トランジスタに対して指定された半導体基板の領域を覆う第１の窒化チタン（ＴｉＮ）層の上に直接、金属含有層を形成することと、金属含有層の上に第２のＴｉＮ層のキャッピング層を形成することと、第１の型の電界効果トランジスタに対して指定された領域を覆う第１のＴｉＮ層の第１の部分のみを覆うように、第２のＴｉＮ層及び金属含有層をパターン形成してすることと、第１のＴｉＮ層の第１の部分をパターン形成された金属含有層の厚さの少なくとも一部で覆うことによりエッチングから保護する一方で、パターン形成によって露出された第１のＴｉＮ層の第２の部分をエッチング除去することと、第２の型の電界効果トランジスタに対して指定された半導体基板の領域を覆う第３のＴｉＮ層を形成することとを含む。 （もっと読む）

【課題】Ａｌ合金膜とＴＦＴの半導体層との間のバリアメタル層を省略可能であり、且つ、ＴＦＴ基板の製造工程数を低減可能な表示装置用Ａｌ合金膜を提供する。
【解決手段】本発明の表示装置用Ａｌ合金膜は、表示装置の基板上で、薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、前記Ａｌ合金膜は、Ｃｏ、Ｎｉ、およびＡｇよりなる群から選択される少なくとも一種を０．０５〜０．５原子％、並びにＧｅ及び／又はＣｕを０．２〜１．０原子％含有しており、且つ、ドライエッチングによってパターニングされるものである。 （もっと読む）

【課題】積層構造のゲート電極をもつ薄膜トランジスタにおいて、ゲート電極上の絶縁層のステップカバレージの低下を防止し、かつ、前記第１金属層のヒロック（ｈｉｌｌｏｃｋ）の生成を防止する。
【解決手段】基板上に第１金属層４３と第２金属層４５を連続して蒸着し、さらに所定幅（Ｗ１）を持つ感光膜４７を形成する（図５（ａ））。感光膜４７をマスクとして第２金属層４５を等方性のウェットエッチング方法で感光膜の幅（Ｗ１）よりも１μｍ乃至４μｍ程度小さな幅（Ｗ２）にパターニングする（図５（ｂ））。次に、感光膜４７をマスクとして第１金属層４３を異方性エッチング方法で幅（Ｗ１）を持つようにパターニングして積層構造のゲート電極を形成する（図５（ｃ））。１μｍ＜Ｗ１−Ｗ２＜４μｍの関係にあればステップカバレージの低下とヒロックの両方を防止できる。 （もっと読む）

【課題】コンタクトプラグとゲート電極との間のショートおよび／またはコンタクトプラグとシリコンピラーとの間のショートを防止した半導体装置および半導体装置の製造方法を得るという課題があった。
【解決手段】基板１上に立設された第一のシリコンピラー２と、その側面を覆う絶縁膜５と、絶縁膜５を覆うとともに、その先端部６ａが第一のシリコンピラー２の先端部２ａよりも基板１よりに位置してなるゲート電極６と、からなる縦型Ｔｒ部１０１と、基板１上に立設された第二のシリコンピラー２’と、その側面を覆う絶縁膜５’と、絶縁膜５’を覆うとともに、その先端部６’ａが第二のシリコンピラー２’の先端部２’ａよりも基板１から離れた側に位置してなり、ゲート電極６に接続されてなるゲートコンタクト電極６’と、からなるゲートコンタクト部１０２と、を有する半導体装置１１１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】薄膜トランジスタの電気特性の信頼性を高めることが可能な薄膜トランジスタ及びその作製方法を提供する。また、画質を向上させることが可能な表示装置及びその作製方法を提供する。
【解決手段】ゲート電極と、ゲート電極上に形成されるゲート絶縁層と、ゲート絶縁層上に形成される配線と、ゲート電極に重畳し、且つゲート絶縁層及び配線上に形成される酸化物半導体層と、酸化物半導体層に接する有機絶縁層とを有する薄膜トランジスタである （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチング工程は、エッチング液によるウエットエッチングを用いる。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチング工程において、第１のエッチング工程は、エッチングガスによるドライエッチングを用い、第２のエッチング工程はエッチング液によるウエットエッチングを用いる。 （もっと読む）

【課題】配線のエッチング特性を良好に維持することができるエッチング液組成物、これを用いた金属パターンの形成方法及び薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】本発明は、リン酸４０乃至６５重量％、硝酸２乃至５重量％、酢酸２乃至２０重量％、リン酸塩を含む化合物０．１乃至２重量％、アミノ基とカルボキシル基を同時に含有する化合物０．１乃至２重量％、及び全体組成物の総重量が１００重量％となるようにする水を含むエッチング液組成物、これを用いた金属パターンの形成方法及び薄膜トランジスタ表示板の製造方法に関する。 （もっと読む）

【課題】金属層にノッチ形状が形成されず、多結晶シリコン層から金属層へのシリコンの拡散を防止したＭＩＰＳゲート構造を有する半導体装置を提供する。
【解決手段】ＭＩＰＳゲート構造を有する半導体装置の製造方法において、ＭＩＰＳゲートの作製工程は、半導体基板上に、ゲート絶縁膜、メタル層、および多結晶シリコン層を順次堆積する工程と、多結晶シリコン層の上に形成したエッチングマスクを用いて、多結晶シリコン層をエッチングする工程と、メタル層を選択的にエッチングして、下方に向かって側壁がテーパ状に張り出したメタル層を残す工程と、多結晶シリコン層の側壁を含む平面から外方に突出したメッキ層のテーパ部を酸化して、酸化テーパ部とする酸化工程と、酸化テーパ部をエッチングで除去する除去工程とを含む。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備え、占有面積が小さい保護回路等が必要となる。
【解決手段】ゲート電極を被覆するゲート絶縁膜と、ゲート絶縁膜上においてゲート電極と端部が重畳する第１配線層及び第２配線層と、少なくともゲート電極と重畳しゲート絶縁膜及び該第１配線層及び該第２配線層における導電層の側面部及び上面部と接する酸化物半導体層とを有する非線形素子を用いて保護回路を構成する。非線形素子のゲート電極は走査線又は信号線と接続され、非線形素子の第１配線層又は第２配線層がゲート電極の電位が印加されるようにゲート電極層と直接接続されていることで、接続抵抗の低減による安定動作と接続部分の占有面積を縮小する。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備えた保護回路等が必要となる。
【解決手段】ゲート電極１０１を被覆するゲート絶縁層１０２と、ゲート絶縁層１０２上においてゲート電極１０１と重畳する第１酸化物半導体層１０３と、第１酸化物半導体層１０３上においてゲート電極と端部が重畳し、導電層１０５ａと第２酸化物半導体層１０４ａが積層された一対の第１配線層３８及び第２配線層３９とを有する非線形素子１７０ａを用いて保護回路を構成する。ゲート絶縁層１０２上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子１７０ａの特性を向上させることができる。 （もっと読む）