表示装置及びその製造方法
【課題】ソース・ドレイン電極に、剥離やストレスマイグレーションによるボイドが発生するのを抑制する。
【解決手段】複数の薄膜トランジスタが配列された基板を有する表示装置であって、薄膜トランジスタは、半導体層６と、半導体層６上に形成されるコンタクト層７と、コンタクト層７上に形成されるソース電極１０及びドレイン電極９とを有し、ソース電極１０およびドレイン電極９は、コンタクト層７の上側に形成される第１の導電層９ａ，１０ａと、第１の導電層９ａ，１０ａの上側に形成される第２の導電層９ｂ，１０ｂとを有し、第２導電層９ｂ，１０ｂは、第１添加元素と、銅とを含有する銅合金層であり、前記第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である、ことを特徴とする表示装置。
【解決手段】複数の薄膜トランジスタが配列された基板を有する表示装置であって、薄膜トランジスタは、半導体層６と、半導体層６上に形成されるコンタクト層７と、コンタクト層７上に形成されるソース電極１０及びドレイン電極９とを有し、ソース電極１０およびドレイン電極９は、コンタクト層７の上側に形成される第１の導電層９ａ，１０ａと、第１の導電層９ａ，１０ａの上側に形成される第２の導電層９ｂ，１０ｂとを有し、第２導電層９ｂ，１０ｂは、第１添加元素と、銅とを含有する銅合金層であり、前記第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である、ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタによって駆動するＴＦＴ基板を具備した表示装置に関する。
【背景技術】
【０００２】
ＴＦＴ基板を具備した液晶パネルが大画面サイズの薄型テレビに適用されている。近年、動画質向上のために駆動周波数が高速化しており、これに伴い信号線の低抵抗化が要求されている。また、ＴＦＴ基板の信号線の形成プロセスにおいては、コストパフォーマンスの良い薄膜材料が求められている。
【０００３】
従来、低抵抗なＴＦＴ基板の信号線を構成するためには約３μΩｃｍの薄膜抵抗率を有するアルミニウムを主たる導体材料とするＭｏ／Ａｌ／Ｍｏ積層膜（ここで／は積層された薄膜の界面を表し、／の右側が下層、／の左側が上層である。本明細書において、以下同様であるものとする。）が用いられてきてきた。この積層膜構成の信号線を低抵抗化するには信号線の幅を太くするか、またはＡｌ層を厚くすることになる。しかし、信号線の幅を太くすることはパネルの開口率の低下に繋がり、その結果かえってバックライトなどのコストが上昇する。Ａｌ層を厚くした場合は、成膜処理時間が長くなるので生産性を悪化させることのほか、製造歩留り悪化の原因となるヒロック発生の頻度を飛躍的に高めてしまうなどの問題が発生する。
【０００４】
このようなジレンマを解決するには主たる導体材料の抵抗率を下げればよい。アルミニウムを下回る低抵抗率を有し、かつ材料費がリーズナブルである信号線材料として銅がある。銅は、薄膜の抵抗率が約２μΩｃｍと低く、透明導電膜（一般的には、インジウムを主成分とする酸化物）と直接的に電気的コンタクトを取ることができるという特徴を有している。
【０００５】
銅を信号線に用いる方法としては、例えば特許文献１に記載されているように、純Ｃｕ／Ｍｏ積層膜（または純Ｃｕ／Ｔｉ積層膜）の２層からなる信号線を適用する方法がある。この信号線の膜構造においてＭｏ（またはＴｉ）は下地との付着力を確保し、半導体層への銅の拡散バリアの役割をも兼ねている。
【０００６】
また、銅を信号線に用いる別の方法としては、例えば、純銅層および銅を主成分とする銅合金層のみで配線膜を構成する。
【０００７】
特許文献２や特許文献３には、純Ｃｕ／ＣｕＸ合金の積層構成の信号線が開示されている。これにより、ＣｕＸ合金／コンタクト層界面にＸの酸化物からなる銅拡散バリアを形成するとともに、純Ｃｕ層によって信号線を低抵抗率にできる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−５２２０号公報
【特許文献２】特開平１１−５４４５８号公報
【特許文献３】特開２００７−２７２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、低抵抗化をするため、ソース・ドレイン電極の主配線材料に純銅のみを採用するような場合に、ソース・ドレイン電極に剥離やボイドが生じることがある。
【００１０】
例えば、逆スタガ構成のアモルファスシリコン薄膜トランジスタのソース・ドレイン電極の主配線材料に純銅のみを採用し、純Ｃｕ／ＣｕＸ合金の積層構成とする場合に、水素終端処理などの製造プロセスに起因して、剥離が生じることがある。
【００１１】
上記のような課題に鑑みて、本発明は、薄膜トランジスタのソース・ドレイン電極が銅を含有して構成される場合において、製造プロセスに起因する剥離やボイドを防止した表示装置を提供すること、およびその製造方法を提供すること、を目的とする。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかにする。
【課題を解決するための手段】
【００１２】
本発明にかかる表示装置は、上記目的に鑑みて、複数の薄膜トランジスタが配列された基板を有する表示装置であって、前記薄膜トランジスタは、半導体層と、前記半導体層上に形成されるコンタクト層と、前記コンタクト層上に形成されるソース電極及びドレイン電極とを有し、前記ソース電極および前記ドレイン電極は、前記コンタクト層の上側に形成される第１の導電層と、前記第１の導電層の上側に形成される第２の導電層とを有し、前記第２の導電層は、第１添加元素と、銅とを含有する銅合金層であり、前記第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である、ことを特徴とする。
【００１３】
また、本発明にかかる表示装置の一態様では、前記第１の導電層は、銅と、第２添加元素を含有する銅合金層である、ことを特徴としてもよい。
【００１４】
また、本発明にかかる表示装置の一態様では、前記第２添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、マンガン、チタン、バナジウム、亜鉛から選ばれた少なくとも１種類の元素である、ことを特徴としても良い。
【００１５】
また、本発明にかかる表示装置の一態様では、前記第１の導電層は、モリブデンからなるモリブデン層、チタンからなるチタン層、モリブデン合金層、チタン合金層のいずれかである、ことを特徴してもよい。
【００１６】
また、本発明にかかる表示装置の一態様では、前記第１添加元素は、ジルコニウムを含み、前記第２の導電層は、０．００５原子％以上のジルコニウムを含有する、ことを特徴してもよい。
【００１７】
また、本発明にかかる表示装置の一態様では、前記第１添加元素は、インジウムを含み、前記第２の導電層は、０．０１０原子％以上のインジウムを含有する、ことを特徴してもよい。
【００１８】
また、本発明にかかる表示装置の一態様では、前記第１添加元素は、錫を含み、前記第２の導電層は、０．０１５原子％以上の錫を含有する、ことを特徴してもよい。
【００１９】
また、本発明にかかる表示装置の製造方法は、上記目的に鑑みて、複数の薄膜トランジスタが配列された基板を有する表示装置の製造方法において、前記薄膜トランジスタの半導体層と電気的に接続するためのコンタクト層の上側に、第１の導電層と第２の導電層とを含むソース電極及びドレイン電極を形成する電極形成工程と、前記電極形成の後に、前記ソース電極及び前記ドレイン電極が前記基板上に露出する状態が維持されたまま加熱される工程と、を含み、前記電極形成工程は、前記コンタクト層の上側に、前記第１の導電層を形成する工程と、前記第１の導電層の上側に、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である第１添加元素と、銅と、を含有する第２の導電層を成膜する工程と、を含む、ことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、薄膜トランジスタのソース・ドレイン電極が銅を含有して構成される場合において、製造プロセスに起因する剥離やボイドを防止した表示装置、および、その製造方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】実施形態１にかかるインプレインスイッチング型液晶表示装置を概略的に示す図である。
【図２】実施形態１における液晶パネルが有するＴＦＴ基板の概略図である。
【図３】実施形態１における液晶パネルの概略断面図である。
【図４Ａ】実施形態１における第１フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図４Ｂ】実施形態１における第１フォトリソグラフィ工程のフロー図である。
【図５Ａ】実施形態１における第２フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図５Ｂ】実施形態１における第２フォトリソグラフィ工程のフロー図である。
【図６Ａ】実施形態１における第３フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図６Ｂ】実施形態１における第３フォトリソグラフィ工程のフロー図である。
【図７Ａ】実施形態１における第４フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図７Ｂ】実施形態１における第４フォトリソグラフィ工程のフロー図である。
【図８Ａ】実施形態１における第５フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図８Ｂ】実施形態１における第５フォトリソグラフィ工程のフロー図である。
【図９】剥離等が生じる理由を説明するための図である。
【図１０Ａ】８種類の銅合金の添加元素の含有量と再結晶化温度の関係を示す図である。
【図１０Ｂ】８種類の銅合金の添加元素の含有量と抵抗率の関係を示す図である。
【図１０Ｃ】８種類の銅合金の抵抗率と再結晶化温度の関係を示す図である。
【図１１】実施形態２における液晶パネルの概略断面図である。
【図１２Ａ】実施形態２における第１フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１２Ｂ】実施形態２における第１フォトリソグラフィ工程のフロー図である。
【図１３Ａ】実施形態２における第２フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１３Ｂ】実施形態２における第２フォトリソグラフィ工程のフロー図である。
【図１４Ａ】実施形態２における第３フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１４Ｂ】実施形態２における第３フォトリソグラフィ工程のフロー図である。
【図１５Ａ】実施形態２における第４フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１５Ｂ】実施形態２における第４フォトリソグラフィ工程のフロー図である。
【図１６Ａ】実施形態２における第５フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１６Ｂ】実施形態２における第５フォトリソグラフィ工程のフロー図である。
【発明を実施するための形態】
【００２２】
以下、図面を用いて本発明の各実施形態を説明する。
【００２３】
［実施形態１］
図１は、本実施形態にかかるインプレインスイッチング型液晶表示装置７００を概略的に示す図である。液晶表示装置７００では、同図で示すように、上フレーム７１０及び下フレーム７２０に挟まれるように、液晶パネル８００が保持されている。液晶パネル８００の下側には、不図示のバックライトが配置される。液晶パネル８００は、複数の薄膜トランジスタが配列されたＴＦＴ基板と、対向基板を有している。図２は、本実施形態における液晶パネル８００が有するＴＦＴ基板８００ａの概略図である。同図で示すように、ＴＦＴ基板８００ａには、複数の走査信号線８０２と、複数の映像信号線８０９が升目状に敷設される。走査信号線８０２及び映像信号線８０９は、駆動回路８３０，８４０から信号が供給される。また、これらの信号線による区画に対応して、液晶表示装置７００の一画素として機能する画素領域８１０が形成される。
【００２４】
図３は、本実施形態にかかるインプレインスイッチング型液晶パネル８００の概略断面図である。同図で示すように、液晶パネル８００は、ＴＦＴ基板８００ａと、対向基板８００ｂとを有しており、これらの間には液晶層１６が封止される。本実施形態における薄膜トランジスタは、半導体層６と、コンタクト層７と、ゲート電極２と、ドレイン電極９及びソース電極１０とを含んで構成されるチャネルエッチング型の薄膜トランジスタである。また、ゲート電極２は、透明導電膜２ａと配線層２ｂによって構成され、ドレイン電極９及びソース電極１０は、第１の導電層９ａ，１０ａと、第２の導電層９ｂ，１０ｂと、酸化物層９ｃ，１０ｃとによって構成される。また、本実施形態では、ドレイン電極９が映像信号線８０９に接続されて、ゲート電極２は走査信号線８０２に接続され、ソース電極１０は、画素電極１５に接続される。ドレイン電極９と映像信号線８０９、及び、ゲート電極２と走査信号線８０２は、それぞれ同一の工程で形成されて同一の積層構造を有している。また、半導体層６は、ゲート電極２から電界が印加されることにより、ソース電極１０およびドレイン電極９間の電流を制御する半導体層である。本実施形態では、半導体層６は、非晶質シリコンによって構成される。また、コンタクト層７は、シリコンと、ｐ型もしくはｎ型の不純物を含んで構成されて、ソース電極１０およびドレイン電極９とそれぞれ電気的に接続するための不純物半導体層である。本実施形態では、コンタクト層７は、非晶質シリコンに不純物が添加されて構成される。
【００２５】
そして特に、本実施形態では、ドレイン電極９およびソース電極１０に含まれる第２の導電層９ｂ，１０ｂが、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも１種類の元素である第１添加元素と、銅とを含有して形成される。これにより、第２の導電層が純銅層で形成される場合と比べて、水素終端処理等において剥離が生じにくくなるが、その理由については後述するものとする。
【００２６】
複数の薄膜トランジスタが配列されたＴＦＴ基板８００ａの製造方法については、図４から図８までを用いて説明する。図４から図８までの各図において、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａは、各工程におけるＴＦＴ基板８００ａの概要図を示し、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂは各工程のフローを示す。
【００２７】
図４から図８までは、各フォトリソグラフィ工程に対応して区分けしたもので、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａともフォトレジストを除去した段階を示している。以下の説明で、レジストパタン形成とは、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像しベークするまでの一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
【００２８】
図４Ａは第１フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図４Ｂは、第１フォトリソグラフィ工程のフロー図である。図４Ａで示すように、透明導電膜２ａと配線層２ｂとによってゲート電極２が形成されるとともに、透明導電膜３ａによって共通電極が形成され、配線層３ｂによって共通信号線が形成される。
【００２９】
図４Ｂのフロー図では、まず、Ｓ１０１において、無アルカリガラスからなるガラス基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜するとともに、配線層をスパッタリングにより成膜する。ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物であってもよい。膜厚は１０ｎｍ〜１５０ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。配線層については、アルミニウムを用いて成膜してもよいし、銅を用いて成膜してもよい。本実施形態では、マンガンを４原子％含有し銅を主成分とする合金からなる銅合金層と、９９．９９％純度の銅からなる純銅層と、をマグネトロンスパッタリングにより連続成膜して、配線層を形成する。Ｓ１０１において成膜される銅合金層の膜厚は、１０ｎｍ〜１００ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。また、Ｓ１０１において成膜される純銅層の膜厚は１００ｎｍ〜１０００ｎｍの程度であり、約２００ｎｍ〜５００ｎｍが好適である。なお、ここでいう銅合金層の添加元素としては、本実施形態のマンガンのほか、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛から選ぶことが可能である。なお、Ｓ１０１において、純銅層の代わりに、後述する第３フォトリソグラフィ工程で形成する映像信号線、ソース電極、ドレイン電極における第２の導電層の材料と共通化して、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも１種類の元素（第１添加元素）を含有する銅合金層としてもよい。
【００３０】
次に、ハーフ露光マスクを用いてレジストパタンを形成する（Ｓ１０２）。ここで、配線層２ｂ（走査信号線８０２を含む）、配線層３ｂ（共通信号線）を構成する部分には露光をせずレジストを厚く形成し、透明導電膜３ａ（共通電極）を形成する部分はハーフ露光としてレジストを薄く形成する。その後、レジストが形成されなかった部分（バイナリ露光部）の配線層を選択的にエッチング除去し（Ｓ１０３）、続いて透明導電膜を選択的にエッチング除去する（Ｓ１０４）。
【００３１】
次に、ハーフ露光部のレジストをアッシングにより除去する（Ｓ１０５）。アッシングの後、ハーフ露光部の配線層を選択的にエッチング除去し（Ｓ１０６）、レジストを剥離する（Ｓ１０７）。
【００３２】
以上の第１フォトリソグラフィ工程により、走査信号線８０２（ゲート電極２、走査信号線端子を含む）、共通信号線（共通信号線端子を含む）、共通（透明）電極３ａが形成される。
【００３３】
図５Ａは、第２フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図５Ｂは第２フォトリソグラフィ工程のフロー図である。図５Ａで示すように、第２リソグラフィ工程では、ゲート絶縁膜５と、半導体層６と、コンタクト層７とが形成される。
【００３４】
図５Ｂのフロー図について説明をする。同図で示すように、まず、Ｓ２０１において、窒化ケイ素からなるゲート絶縁膜５と、非晶質ケイ素からなる半導体層６と、リンをドープしたｎ＋型非晶質ケイ素からなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する（Ｓ２０１）。ここで、コンタクト層７の表面を予備酸化するために酸化処理を施す（Ｓ２０２）。酸化処理方法は、酸素プラズマ処理、オゾン水処理、過酸化水素水処理、温水処理、大気酸化処理のいずれか、またはその他の方法によってもよい。
【００３５】
なお、Ｓ２０１におけるゲート絶縁膜５の成膜温度は約３００℃であり、この時、第１フォトリソグラフィ工程で形成した透明導電膜２ａ，３aと配線層２ｂ，３ｂとの界面に金属酸化物層（本実施形態ではマンガン酸化物層）が形成され（不図示）、これが密着層として機能する。
【００３６】
次に、バイナリ露光マスクによってレジストパタンを形成する（Ｓ２０３）。その後、コンタクト層７、半導体層６を選択的にエッチング除去する（Ｓ２０４）。そして、レジストを剥離すると、いわゆる島状パタンが形成される（Ｓ２０５）。
【００３７】
ここで、図６Ａは第３フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図６Ｂは、第３フォトリソグラフィ工程のフロー図である。第３リソグラフィ工程は、コンタクト層７上に、ソース電極１０及びドレイン電極９を形成する工程（電極形成工程）である。図６Ａで示すように、第１の導電層９ａと第２の導電層９ｂとの２層を含んでドレイン電極９が形成され、第１の導電層１０ａと第２の導電層１０ｂの２層を含んでソース電極１０が形成される。第1の導電層は、第２の導電層とは異なる金属化合物層となっている。第１の導電層９ａ，１０ａは、第２添加元素と、銅とを含有する銅合金層として形成され、銅を主成分としている。また、第２の導電層９ｂ，１０ｂは、第１添加元素と、銅と、を含有する銅合金層であって、銅を主成分としている。第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも１種類の元素である。本実施形態では、具体的には、第１添加元素は、ジルコニウムを含んでおり、第２の導電層９ｂ，１０ｂは、０．０２原子％のジルコニウムと銅とを含有する銅合金層である。また、第２添加元素はマンガンを含んでおり、第１の導電層９ａ，１０ａは、マンガンを４原子％と銅とを含有する銅合金層である。図６Ａ等に示すように、ドレイン電極９及びソース電極１０は、半導体層６やコンタクト層７に側方から乗り上げるようにして形成される。
【００３８】
図６Ｂに示される第３フォトリソグラフィ工程のＳ３０１では、まず、第１の導電層が、次に、第２の導電層が連続してマグネトロンスパッタリングにより成膜される。第1の導電層を成膜するためのスパッタリングターゲットは、マンガンを４原子％含有して銅を主成分とする銅合金であり、第２の導電層を成膜するためのスパッタリングターゲットは、０．０２原子％のジルコニウムを含有して銅を主成分とする銅合金である。第２の導電層は、第１の導電層とは異なる元素を少なくとも含んで成膜される。Ｓ３０１における第１の導電層の膜厚は、１０ｎｍ〜１００ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。同様に、第２の導電層の膜厚は１００ｎｍ〜１０００ｎｍの程度であり、約２００ｎｍ〜５００ｎｍが好適である。なお、第１の導電層の銅合金の第２添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛から選択される少なくとも１種類の元素であり、本実施例では、マンガンである。第１の導電層は、前述のゲート電極２、共通信号線３ｂを構成する銅合金層の組成と共通であることが望ましい。
【００３９】
図６Ｂに示される第３フォトリソグラフィ工程では、Ｓ３０２において、バイナリ露光マスクによるレジストパタンが形成される。その後、Ｓ３０３において、第２の導電層と第１の導電層とが選択的にエッチング除去される。そしてさらに、コンタクト層７が選択的にエッチング除去されて（Ｓ３０４）、レジストが剥離される（Ｓ３０５）。Ｓ３０１〜Ｓ３０５により、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０が形成され、薄膜トランジスタのチャネル部１２がＴＦＴ基板８００ａ上に露出した状態となる。
【００４０】
図７Ａは、第４フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図７Ｂは第４フォトリソグラフィ工程のフロー図である。第４リソグラフィ工程では、前述のコンタクト層７の選択エッチングの結果、半導体層６の表面に現れたダングリングボンドを終端処理するために水素プラズマ処理が行われた後に、保護絶縁膜１１が形成されて、さらに、スルーホール１４が開口される。また、コンタクト層７と第１の導電層９ａ，１０ａの界面で、酸化物層９ｃ，１０ｃが形成される。
【００４１】
図７Ｂに示される第４フォトリソグラフィ工程では、Ｓ４０１において、チャネル部１２の第１半導体層６の表面の水素終端処理として、水素プラズマ処理が施される（水素終端工程）。本実施形態における水素プラズマ処理は、ＴＦＴ基板８００ａ上にソース電極１０及びドレイン電極９が露出している状態のまま加熱される処理である。本実施形態では、第２の導電層９ｂ，１０ｂが、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素のうち少なくとも１種類である第１添加元素と、銅とを含有する銅合金層で構成されることで、水素プラズマ処理によるドレイン電極９およびソース電極１０の剥離を抑えることができる。
【００４２】
続いてＳ４０２において、Ｓ４０１と同じチャンバーにて、窒化シリコンからなる保護絶縁膜１１をプラズマ化学蒸着法で成膜する。また、Ｓ４０１における水素プラズマ処理や、Ｓ４０２における保護絶縁膜１１の成膜の温度は約２３０℃であり、この時、第２フォトリソグラフィ工程において予備酸化（Ｓ２０２）したコンタクト層７と、第１の導電層９ａ，１０ａとの界面で、第１の導電層９ａ，１０ａに第２添加元素として含まれるマンガンの酸化反応が起こり、薄いマンガン酸化物が生成する。このマンガン酸化物を含む酸化物層９ｃ，１０ｃは、第１の導電層９ａ，１０ａや第２の導電層９ｂ，１０ｂに含有される銅が、コンタクト層７や半導体層６に拡散するのを遮断するバリア層として、または、密着層として機能する。なお、酸化物層９ｃ，１０ｃの膜厚は０．５ｎｍ〜５ｎｍであり１ｎｍ〜２ｎｍ程度が好適である。
【００４３】
その後、バイナリ露光マスクによるレジストパタンを形成する（Ｓ４０３）。そして、ソース電極１０上の保護絶縁膜１１にスルーホール１４を開口し（Ｓ４０４）、同時に、映像信号線端子上の保護絶縁膜１１とゲート絶縁膜５にスルーホール（図示せず）を開口する（Ｓ４０４）。そしてＳ４０５では、レジストを剥離する。
【００４４】
図８Ａは、第５フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図８Ｂは第５フォトリソグラフィ工程のフロー図である。図８Ａで示すように、第５リソグラフィ工程では、スルーホール１４を介してソース電極１０と接続する画素電極１５が形成される。
【００４５】
図８Ｂの第５フォトリソグラフィ工程で示すように、まず、Ｓ５０１では、インジウム錫酸化物からなる透明導電膜がスパッタリングにより成膜される。次に、バイナリ露光マスクによるレジストパタンが形成される（Ｓ５０２）。その後、画素電極１５、走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタン部を除き透明導電膜が選択的にエッチング除去される（Ｓ５０３）。そして、レジストが剥離される（Ｓ５０４）。以上のような工程を含んで、ＴＦＴ基板８００ａが形成される。
【００４６】
以上では、本実施形態におけるＴＦＴ基板８００ａの製造方法について説明をした。以下においては、第２の導電層９ｂ，１０ｂが、９９.９９％の純度となる純銅からなる場合と比べて、水素終端処理において剥離等が生じにくくなる理由について述べる。
【００４７】
図９は、純銅層に剥離等が生じる理由を説明するための図である。同図では、ＴＦＴ基板８００ａを常温から２４０度まで加熱して再び常温に戻す際の、純銅層（およびＣｕＸ層）に生じる応力の様子が示されている。ここで縦軸は純銅層（およびＣｕＸ層）に生じる応力を示しており、０を基準として上側では、引っ張り応力が、下側の場合には圧縮応力が生じることが示される。
【００４８】
まず、常温から２４０度に加熱する際には、純銅層とＴＦＴ基板８００ａの間に熱膨張係数の差異があることから、純銅層が基板に対して膨張することで、引っ張り応力が減少するものと考えられる。純銅の再結晶化温度に達すると、純銅層に生じる応力が０に近い状態のまま推移して結晶粒径が増大する。そして２４０度に達した後に純銅層が常温に戻る過程では、増大した結晶粒径が維持されるために、当初よりも大きな引っ張り応力が生じるものと考えられる。このような理由から純銅層の剥離等が生じると考えられ、水素終端処理における温度である２４０℃（約５１３Ｋ）よりも再結晶化温度が高温となる銅合金層ＣｕＸを用いることで、ソース電極１０およびドレイン電極９の剥離等を抑制できるものと考えられる。
【００４９】
このように、ソース・ドレイン電極の主配線材料として純銅のみを採用する際に、例えば上述の水素終端処理のような、ソース・ドレイン電極が露出した状態のまま、純銅の再結晶化温度以上に加熱される処理が施されると、結晶粒径の増大が生じて剥離やボイドの原因になると考えられる。
【００５０】
図１０Ａ〜Ｃは、銅（９９．９９原子％の純度）に対して、ジルコニウム、チタン、インジウム、錫、クロム、銀、金、ケイ素のうちのそれぞれ一種類の元素を添加元素として製造した８種類の銅合金について、抵抗率と再結晶化温度の関係を示す図である。図１０Ａは、添加元素の含有量と、再結晶化温度の関係を示すグラフである。同図で示されるように、純銅の再結晶化温度は１５０℃程度であるが、上記した８種類の元素を添加する場合には、含有量を増大させるにつれて再結晶化温度が向上する傾向となる。また、図１０Ｂは、添加元素の含有量と、抵抗率の関係を示すグラフである。同図では、純銅の抵抗率である２μΩｃｍを基準としており、添加元素の含有量を増大させるにつれて低効率が増大する傾向にある。また、図１０Ｃは、各添加元素の含有量を増大させる場合において、抵抗率と再結晶化温度が変化する様子を示すグラフである。
【００５１】
第２の導電層は、再結晶化温度が２４０℃以上となるように上述のような添加元素を含有した銅合金とするのが好適であり、これにより、水素プラズマ処理後に第２の導電層に残留する引張応力を低減でき、引張応力低減効果により水素プラズマ処理での第２の導電層の剥離を防止することができる。具体的には、第２の導電層に用いる銅合金の引張応力を低減するためには、図１０Ａで示すように、ジルコニウムでは０．００５原子％以上、チタンでは０．０１５原子％以上、銀では原子０．０１５％以上、インジウムでは０．０１０原子％以上、金では０．０６原子％以上、錫では０．０１５原子％以上、クロムでは０．０５原子％以上、ケイ素では０．０５原子％以上の含有量とするのがよい（再結晶化温度が２４０℃以上となる含有量）。
【００５２】
なお、これら第２の導電層の銅合金を主配線材料として用いる場合には、その抵抗率は、少なくともアルミニウム薄膜の３μΩｃｍよりも低くするのが、より好ましい。３μΩｃｍよりも低い抵抗率は、図１０Ｂの傾向から考慮して、ジルコニウムでは０．０９原子％以下、チタンでは０．０８原子％以下、銀では５原子％以下、インジウムでは１．０原子％以下、金では１．８原子％以下、錫では０．３５原子％以下、クロムでは０．２５原子％以下、ケイ素では０．２原子％以下の含有量で得られる。
【００５３】
従って、添加元素の含有量は、ジルコニウムでは０．００５原子％以上０．０９原子％以下、チタンでは０．０１５原子％以上０．０８原子％以下、銀では原子０．０１５原子％以上５原子％以下、インジウムでは０．０１０原子％以上１．０原子％以下、金では０．０６原子％以上〜１．８原子％以下、錫では０．０１５原子％以上０．３５原子％以下、クロムでは０．０５原子％以上０．２５原子％以下、ケイ素では０．０５原子％以上０．２原子％以下の範囲とすれば引張応力低減効果と低抵抗率とを両立できて好ましい。なお、毒性はあるが、カドミウムであれば０．０２原子％以上５原子％以下、ヒ素であれば０．０８原子％以上０．１５原子％以下としてもよい（図１０Ａ〜Ｃには不図示）。
【００５４】
毒性の観点を考慮すれば、第２の導電層の銅合金における第１添加元素としては、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素の添加元素群から選択する。また、引張応力低減効果に対して抵抗率の増分が小さいという観点を追加すれば、更に望ましい添加元素群は、ジルコニウム、銀、インジウム、金、錫である。更に原材料費低減の観点を加えれば、最も望ましい添加元素群は、ジルコニウム、インジウム、錫である。
【００５５】
［実施形態２］
以下では、本発明の実施形態２にかかる液晶表示装置について説明する。図１１は、実施形態２における液晶パネル８００の概略断面図である。実施形態２は、第１の導電層９ａ，１０ａをモリブデン層としている点で、実施形態１と主に相違している。他の実施形態１と同様となる部分については、説明を適宜省略するものとしている。
【００５６】
図１２Ａは第１フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１２Ｂは、第１フォトリソグラフィ工程のフロー図である。
【００５７】
まず、Ｓ６０１において、無アルカリガラスからなる基板１上に、モリブデンを含有するモリブデン層と９９．９９％純度の純銅からなる純銅層とをマグネトロンスパッタリングにより連続成膜する。Ｓ６０１のモリブデン層の膜厚は１０ｎｍ〜１００ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。なお、Ｓ６０１のモリブデン層は、他の元素を添加せずに成膜したモリブデンからなるモリブデン層であってもよいし、チタン又はニオブを添加元素として添加したモリブデンを主成分とするモリブデン合金層、または他の元素を添加せずに成膜したチタンからなるチタン層、またはチタンを主成分とする合金層であってもよい。Ｓ６０１の純銅層の膜厚は１００ｎｍ〜１０００ｎｍの程度であり、約２００ｎｍ〜５００ｎｍが好適である。
【００５８】
次に、バイナリ露光マスクを用いてレジストパタンを形成する（Ｓ６０２）。その後、モリブデン層と純銅層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し、レジストを剥離する（Ｓ６０３）。以上の工程により、ゲート電極２（走査信号線８０２、走査信号線端子を含む）が形成される。
【００５９】
図１３Ａは第２フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１３Ｂは、第２フォトリソグラフィ工程のフロー図である。
【００６０】
まずＳ７０１において、窒化ケイ素からなるゲート絶縁膜５と、非晶質ケイ素からなる半導体層６と、ｎ＋型非晶質ケイ素からなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。ゲート絶縁膜５の成膜温度は約３００℃である。その後、バイナリ露光マスクによるレジストパタン形成（Ｓ７０２）の後、コンタクト層７、半導体層６を選択的にエッチング除去し（Ｓ７０３）、レジストを剥離する（Ｓ７０４）といわゆる島状パタンが形成される。
【００６１】
図１４Ａは第３フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１４Ｂは、第３フォトリソグラフィ工程のフロー図である。
【００６２】
まず、コンタクト層７と半導体層６の島状パタンが形成されたＴＦＴ基板８００ａに、モリブデンからなる第１の導電層と、０．０６原子％の錫を含有する銅からなる第２の導電層とをマグネトロンスパッタリングにより連続成膜する（Ｓ８０１）。第１の導電層の膜厚は１０ｎｍ〜１００ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。ゲート電極２（走査信号線８０２、走査信号線端子を含む）の場合と同様に、第１の導電層はモリブデンからなるモリブデン層であってもよいし、チタンやニオブを添加したモリブデンを主成分とするモリブデン合金層であってもよいし、またはチタンからなる層であってもよいし、またはチタンを主成分とするチタン合金層であってもよい。第２の導電層の膜厚は１００ｎｍ〜１０００ｎｍの程度であり、約２００ｎｍ〜５００ｎｍが好適である。また、第２の導電層の銅合金層における第１添加元素は、本実施形態の錫のほか、ジルコニウム、チタン、銀、インジウム、金、クロム、ケイ素から選ぶことが可能である。
【００６３】
そして、Ｓ８０２のバイナリ露光マスクによるレジストパタン形成の後、第２の導電層と第１の導電層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し（Ｓ８０３）、コンタクト層７を選択的にエッチング除去し（Ｓ８０４）、レジストを剥離する（Ｓ８０５）と、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０が形成される。図１４Ａで示されるように、ドレイン電極９は、第１の導電層９ａと第２の導電層９ｂ、ソース電極１０は、第１の導電層１０ａと第２の導電層１０ｂとを含んで構成される。
【００６４】
図１５Ａは第４フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１５Ｂは、第４フォトリソグラフィ工程のフロー図である。
【００６５】
まず、Ｓ９０１において、前述のコンタクト層７の選択エッチングの結果、半導体層６の最表面に現れたダングリングボンドを終端処理するために水素プラズマ処理を行う（水素終端工程）。引き続き同じチャンバーにて、窒化シリコンからなる保護絶縁膜１１をプラズマ化学蒸着法で成膜する（Ｓ９０２）。水素プラズマ処理温度と保護絶縁膜１１の成膜温度は約２３０℃である。
【００６６】
そして、バイナリ露光マスクによるレジストパタン形成（Ｓ９０３）の後、ソース電極１０上および映像信号線端子（図示せず）上の保護絶縁膜１１にスルーホール１４を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１１とゲート絶縁膜５にスルーホール１４を開口する（Ｓ９０４）。Ｓ９０４の後、レジストを剥離する（Ｓ９０５）。
【００６７】
図１６Ａは第５フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１６Ｂは、第５フォトリソグラフィ工程のフロー図である。
【００６８】
Ｓ１００１では、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。次に、バイナリ露光マスクによるレジストパタン形成（Ｓ１００２）をした後、画素電極１５、走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタン部を除き透明導電膜を選択的にエッチング除去し（Ｓ１００３）、レジストを剥離する（Ｓ１００４）。以上の工程を経ることにより液晶表示装置７００のＴＦＴ基板８００ａが完成する。
【００６９】
［比較例１］
実施形態１に記述したインプレインスイッチング型液晶表示装置７００のＴＦＴ基板８００ａでは、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を構成する第２の導電層として０．０２原子％のジルコニウムを含有する銅を採用した。本比較例では、この第２の導電層として、９９．９９％純度の純銅を採用し、第１の導電層として、銅を主成分としてカルシウムを含有する合金を採用しており、その他の構成は実施形態１と同様にした場合について述べる。実施形態１と同様である構成については、適宜省略して以下説明する。
【００７０】
本比較例では、図４Ｂに示す第１フォトリソグラフィ工程と図５Ｂに示す第２フォトリソグラフィ工程は、実施形態１と同様である。
【００７１】
図６Ｂに示す第３フォトリソグラフィ工程では、まず、酸素を含有するアルゴンガスを用いてカルシウムを１原子％含有した銅を主成分とする合金からなる第１の導電層をマグネトロンスパッタリング成膜し、続いてアルゴンガスを用いて９９．９９％純度の純銅からなる第２の導電層をマグネトロンスパッタリング成膜した。バイナリ露光マスクによるレジストパタン形成の後、第２の導電層と第１の導電層とを選択的にエッチング除去し、コンタクト層７を選択的にエッチング除去し、レジストを剥離すると、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を形成した。
【００７２】
ここで、前述のコンタクト層７の選択エッチングの結果、最表面に現れた半導体層６のダングリングボンドを終端処理するために水素プラズマ処理を行ったところ、前述の第２の導電層９ｂ，１０ｂと第１の導電層９ａ，１０ａが剥離してしまった。これは、水素プラズマ処理に起因して、第２の導電層９ｂ，１０ｂに約７００ＭＰａもの引張応力が生じてしまったことに起因するものと考えられる。なお、第１の導電層９ａ，１０ａとコンタクト層７との界面には、酸化物を形成させて拡散バリアの機能を付与しているため、更に密着性の機能を負わせることは困難であると考えられる。
【００７３】
［比較例２］
実施形態２に記述した液晶表示装置７００のＴＦＴ基板８００ａでは、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を構成する第２の導電層として０．０６原子％の錫を含有する銅を採用した。本比較例では、この第２の導電層として９９．９９％純度の純銅を採用して、その他の構成は実施形態２と同様にした場合について述べる。実施形態１と同様である構成については、適宜省略して以下説明する。
【００７４】
比較例２では、図１２Ｂに示す第１フォトリソグラフィ工程と図１３Ｂに示す第２フォトリソグラフィ工程は、実施形態２と同様にした。
【００７５】
図１４Ｂに示す第３フォトリソグラフィ工程では、まず、モリブデンからなる第１の導電層を、続いて９９．９９％純度の純銅からなる第２の導電層をマグネトロンスパッタリング成膜した。バイナリ露光マスクによるレジストパタン形成の後、第２の導電層と第１の導電層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し、コンタクト層７を選択的にエッチング除去した。そしてさらに、レジストを剥離して、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を形成した。
【００７６】
引き続き、図１５Ｂに示す第４フォトリソグラフィ工程と、図１６Ｂに示す第５フォトリソグラフィ工程は、実施形態２と同様にし、液晶表示装置７００のＴＦＴ基板８００ａを製造した。
【００７７】
第１の導電層をモリブデン層等で構成すると、銅合金層の場合より下地に対する密着性が向上するため、本比較例のように第２の導電層が純銅層であっても、剥離の問題は生じにくい。しかしながら、この液晶表示装置のＴＦＴ基板をしばらく放置すると、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を構成する第２の導電層にボイドを生成してしまうことが判った。これは、水素プラズマ処理に起因して第２の導電層に約７００ＭＰａもの引張応力が生じてしまったことに起因するストレスマイグレーションによるものである。
【００７８】
なお、上記の実施形態１における第２の導電層９ｂ，１０ｂでは、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素のうちのジルコニウムのみを第１添加元素とする銅合金層である。しかしながら、第１添加元素が、これらの元素から選ばれた少なくとも１種類の元素であればよく、これらのうちから選ばれた複数種類の元素であってもよい。実施形態２も同様に、これらの元素から少なくとも１種類の元素が選ばれればよく、これらのうちから複数種類の元素が選ばれてもよい。なお、実施形態１における第１の導電層９ａ，１０ａも同様に、マンガン、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛のうちの複数種類が選択されて、第２添加元素として用いられてもよい。
【００７９】
なお、実施形態１のように第１の導電層を銅合金とするよりも、実施形態２のようにモリブデン層とするほうが、下地に対する付着力が高い。しかしながら、実施形態２で例示されたような第１の導電層をソース電極やドレイン電極に適用する場合には、加工の際に、過酸化水素を酸化剤とするウェットエッチング液を使用する。過酸化水素は銅を溶解した液中では不安定で分解してしまうため、その加工パフォーマンスを維持するためにはエッチング液の更新頻度を多くして過酸化水素濃度を保持する必要がある。このことはエッチング液の使用量を意味しており、延いては製造コストを増大させてしまう。また、バリア膜に高価なモリブデンを使用する点も高コストの要因である。
【００８０】
なお、上記の各実施形態におけるソース電極１０やドレイン電極９、映像信号線８０９の導電層の組成を分析する上では、飛行時間二次イオン質量分析計（Time-of-flight secondary ion mass spectrometer:ＴＯＦ-ＳＩＭＳ）を用いる。具体的には、表示装置を分解し、ＴＦＴ基板８００ａを取り出して溶剤により配向膜１８を除去し、ＳｉＦ６ガスを用いたドライエッチングによって保護絶縁膜１１を除去した後に、飛行時間二次イオン質量分析を行う。
【００８１】
なお、上記の各実施形態では、図３等で示されるように、第１の導電層上に第２の導電層が形成されているが、例えば、これらの間や、第２の導電層のさらに上層に、第１の導電層や第２の導電層とは異なる組成の金属化合物層や金属層が存在してもよい。第２の導電層が、ジルコニウムなどから選択される第１添加元素を含む導電層となることで、水素終端処理等に起因する剥離が生じにくくなる。
【００８２】
なお、上記の各実施形態では、液晶表示装置を例にして説明しているが、本発明は、ＩＰＳ（In Plane Switching）型の液晶表示装置に限定されず、例えばＶＡ（Vertical Alignment）方式や、ＴＮ（Twisted Nematic）方式の他の方式であっても適用できる。また、液晶表示装置ではなく、有機ＥＬ表示装置（Electro-Luminescence）などの他の表示装置であっても適用できる。
【符号の説明】
【００８３】
１ ガラス基板、２ ゲート電極、２ａ，３ａ 透明導電膜、２ｂ，３ｂ 配線層、５ ゲート絶縁膜、６ 半導体層、７ コンタクト層、９ ドレイン電極、１０ ソース電極、９ａ，１０ａ 第１の導電層、９ｂ，１０ｂ 第２の導電層、９ｃ，１０ｃ 酸化物層、１１ 保護絶縁膜、１２ チャネル部、１４ スルーホール、１５ 画素電極、１６ 液晶層、１７ ガラス基板、１８ 配向膜、１９ ブラックマトリクス、２１ 平坦化膜、２２ 偏光板、２３ カラーフィルタ、７００ 液晶表示装置、７１０ 上フレーム、７２０ 下フレーム、８００ 液晶パネル、８００ａ ＴＦＴ基板、８００ｂ 対向基板、８０２ 走査信号線、８０９ 映像信号線、８１０ 画素領域、８３０，８４０ 駆動回路。
【技術分野】
【０００１】
本発明は薄膜トランジスタによって駆動するＴＦＴ基板を具備した表示装置に関する。
【背景技術】
【０００２】
ＴＦＴ基板を具備した液晶パネルが大画面サイズの薄型テレビに適用されている。近年、動画質向上のために駆動周波数が高速化しており、これに伴い信号線の低抵抗化が要求されている。また、ＴＦＴ基板の信号線の形成プロセスにおいては、コストパフォーマンスの良い薄膜材料が求められている。
【０００３】
従来、低抵抗なＴＦＴ基板の信号線を構成するためには約３μΩｃｍの薄膜抵抗率を有するアルミニウムを主たる導体材料とするＭｏ／Ａｌ／Ｍｏ積層膜（ここで／は積層された薄膜の界面を表し、／の右側が下層、／の左側が上層である。本明細書において、以下同様であるものとする。）が用いられてきてきた。この積層膜構成の信号線を低抵抗化するには信号線の幅を太くするか、またはＡｌ層を厚くすることになる。しかし、信号線の幅を太くすることはパネルの開口率の低下に繋がり、その結果かえってバックライトなどのコストが上昇する。Ａｌ層を厚くした場合は、成膜処理時間が長くなるので生産性を悪化させることのほか、製造歩留り悪化の原因となるヒロック発生の頻度を飛躍的に高めてしまうなどの問題が発生する。
【０００４】
このようなジレンマを解決するには主たる導体材料の抵抗率を下げればよい。アルミニウムを下回る低抵抗率を有し、かつ材料費がリーズナブルである信号線材料として銅がある。銅は、薄膜の抵抗率が約２μΩｃｍと低く、透明導電膜（一般的には、インジウムを主成分とする酸化物）と直接的に電気的コンタクトを取ることができるという特徴を有している。
【０００５】
銅を信号線に用いる方法としては、例えば特許文献１に記載されているように、純Ｃｕ／Ｍｏ積層膜（または純Ｃｕ／Ｔｉ積層膜）の２層からなる信号線を適用する方法がある。この信号線の膜構造においてＭｏ（またはＴｉ）は下地との付着力を確保し、半導体層への銅の拡散バリアの役割をも兼ねている。
【０００６】
また、銅を信号線に用いる別の方法としては、例えば、純銅層および銅を主成分とする銅合金層のみで配線膜を構成する。
【０００７】
特許文献２や特許文献３には、純Ｃｕ／ＣｕＸ合金の積層構成の信号線が開示されている。これにより、ＣｕＸ合金／コンタクト層界面にＸの酸化物からなる銅拡散バリアを形成するとともに、純Ｃｕ層によって信号線を低抵抗率にできる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−５２２０号公報
【特許文献２】特開平１１−５４４５８号公報
【特許文献３】特開２００７−２７２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、低抵抗化をするため、ソース・ドレイン電極の主配線材料に純銅のみを採用するような場合に、ソース・ドレイン電極に剥離やボイドが生じることがある。
【００１０】
例えば、逆スタガ構成のアモルファスシリコン薄膜トランジスタのソース・ドレイン電極の主配線材料に純銅のみを採用し、純Ｃｕ／ＣｕＸ合金の積層構成とする場合に、水素終端処理などの製造プロセスに起因して、剥離が生じることがある。
【００１１】
上記のような課題に鑑みて、本発明は、薄膜トランジスタのソース・ドレイン電極が銅を含有して構成される場合において、製造プロセスに起因する剥離やボイドを防止した表示装置を提供すること、およびその製造方法を提供すること、を目的とする。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかにする。
【課題を解決するための手段】
【００１２】
本発明にかかる表示装置は、上記目的に鑑みて、複数の薄膜トランジスタが配列された基板を有する表示装置であって、前記薄膜トランジスタは、半導体層と、前記半導体層上に形成されるコンタクト層と、前記コンタクト層上に形成されるソース電極及びドレイン電極とを有し、前記ソース電極および前記ドレイン電極は、前記コンタクト層の上側に形成される第１の導電層と、前記第１の導電層の上側に形成される第２の導電層とを有し、前記第２の導電層は、第１添加元素と、銅とを含有する銅合金層であり、前記第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である、ことを特徴とする。
【００１３】
また、本発明にかかる表示装置の一態様では、前記第１の導電層は、銅と、第２添加元素を含有する銅合金層である、ことを特徴としてもよい。
【００１４】
また、本発明にかかる表示装置の一態様では、前記第２添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、マンガン、チタン、バナジウム、亜鉛から選ばれた少なくとも１種類の元素である、ことを特徴としても良い。
【００１５】
また、本発明にかかる表示装置の一態様では、前記第１の導電層は、モリブデンからなるモリブデン層、チタンからなるチタン層、モリブデン合金層、チタン合金層のいずれかである、ことを特徴してもよい。
【００１６】
また、本発明にかかる表示装置の一態様では、前記第１添加元素は、ジルコニウムを含み、前記第２の導電層は、０．００５原子％以上のジルコニウムを含有する、ことを特徴してもよい。
【００１７】
また、本発明にかかる表示装置の一態様では、前記第１添加元素は、インジウムを含み、前記第２の導電層は、０．０１０原子％以上のインジウムを含有する、ことを特徴してもよい。
【００１８】
また、本発明にかかる表示装置の一態様では、前記第１添加元素は、錫を含み、前記第２の導電層は、０．０１５原子％以上の錫を含有する、ことを特徴してもよい。
【００１９】
また、本発明にかかる表示装置の製造方法は、上記目的に鑑みて、複数の薄膜トランジスタが配列された基板を有する表示装置の製造方法において、前記薄膜トランジスタの半導体層と電気的に接続するためのコンタクト層の上側に、第１の導電層と第２の導電層とを含むソース電極及びドレイン電極を形成する電極形成工程と、前記電極形成の後に、前記ソース電極及び前記ドレイン電極が前記基板上に露出する状態が維持されたまま加熱される工程と、を含み、前記電極形成工程は、前記コンタクト層の上側に、前記第１の導電層を形成する工程と、前記第１の導電層の上側に、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である第１添加元素と、銅と、を含有する第２の導電層を成膜する工程と、を含む、ことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、薄膜トランジスタのソース・ドレイン電極が銅を含有して構成される場合において、製造プロセスに起因する剥離やボイドを防止した表示装置、および、その製造方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】実施形態１にかかるインプレインスイッチング型液晶表示装置を概略的に示す図である。
【図２】実施形態１における液晶パネルが有するＴＦＴ基板の概略図である。
【図３】実施形態１における液晶パネルの概略断面図である。
【図４Ａ】実施形態１における第１フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図４Ｂ】実施形態１における第１フォトリソグラフィ工程のフロー図である。
【図５Ａ】実施形態１における第２フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図５Ｂ】実施形態１における第２フォトリソグラフィ工程のフロー図である。
【図６Ａ】実施形態１における第３フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図６Ｂ】実施形態１における第３フォトリソグラフィ工程のフロー図である。
【図７Ａ】実施形態１における第４フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図７Ｂ】実施形態１における第４フォトリソグラフィ工程のフロー図である。
【図８Ａ】実施形態１における第５フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図８Ｂ】実施形態１における第５フォトリソグラフィ工程のフロー図である。
【図９】剥離等が生じる理由を説明するための図である。
【図１０Ａ】８種類の銅合金の添加元素の含有量と再結晶化温度の関係を示す図である。
【図１０Ｂ】８種類の銅合金の添加元素の含有量と抵抗率の関係を示す図である。
【図１０Ｃ】８種類の銅合金の抵抗率と再結晶化温度の関係を示す図である。
【図１１】実施形態２における液晶パネルの概略断面図である。
【図１２Ａ】実施形態２における第１フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１２Ｂ】実施形態２における第１フォトリソグラフィ工程のフロー図である。
【図１３Ａ】実施形態２における第２フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１３Ｂ】実施形態２における第２フォトリソグラフィ工程のフロー図である。
【図１４Ａ】実施形態２における第３フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１４Ｂ】実施形態２における第３フォトリソグラフィ工程のフロー図である。
【図１５Ａ】実施形態２における第４フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１５Ｂ】実施形態２における第４フォトリソグラフィ工程のフロー図である。
【図１６Ａ】実施形態２における第５フォトリソグラフィ工程のＴＦＴ基板の様子を示す図である。
【図１６Ｂ】実施形態２における第５フォトリソグラフィ工程のフロー図である。
【発明を実施するための形態】
【００２２】
以下、図面を用いて本発明の各実施形態を説明する。
【００２３】
［実施形態１］
図１は、本実施形態にかかるインプレインスイッチング型液晶表示装置７００を概略的に示す図である。液晶表示装置７００では、同図で示すように、上フレーム７１０及び下フレーム７２０に挟まれるように、液晶パネル８００が保持されている。液晶パネル８００の下側には、不図示のバックライトが配置される。液晶パネル８００は、複数の薄膜トランジスタが配列されたＴＦＴ基板と、対向基板を有している。図２は、本実施形態における液晶パネル８００が有するＴＦＴ基板８００ａの概略図である。同図で示すように、ＴＦＴ基板８００ａには、複数の走査信号線８０２と、複数の映像信号線８０９が升目状に敷設される。走査信号線８０２及び映像信号線８０９は、駆動回路８３０，８４０から信号が供給される。また、これらの信号線による区画に対応して、液晶表示装置７００の一画素として機能する画素領域８１０が形成される。
【００２４】
図３は、本実施形態にかかるインプレインスイッチング型液晶パネル８００の概略断面図である。同図で示すように、液晶パネル８００は、ＴＦＴ基板８００ａと、対向基板８００ｂとを有しており、これらの間には液晶層１６が封止される。本実施形態における薄膜トランジスタは、半導体層６と、コンタクト層７と、ゲート電極２と、ドレイン電極９及びソース電極１０とを含んで構成されるチャネルエッチング型の薄膜トランジスタである。また、ゲート電極２は、透明導電膜２ａと配線層２ｂによって構成され、ドレイン電極９及びソース電極１０は、第１の導電層９ａ，１０ａと、第２の導電層９ｂ，１０ｂと、酸化物層９ｃ，１０ｃとによって構成される。また、本実施形態では、ドレイン電極９が映像信号線８０９に接続されて、ゲート電極２は走査信号線８０２に接続され、ソース電極１０は、画素電極１５に接続される。ドレイン電極９と映像信号線８０９、及び、ゲート電極２と走査信号線８０２は、それぞれ同一の工程で形成されて同一の積層構造を有している。また、半導体層６は、ゲート電極２から電界が印加されることにより、ソース電極１０およびドレイン電極９間の電流を制御する半導体層である。本実施形態では、半導体層６は、非晶質シリコンによって構成される。また、コンタクト層７は、シリコンと、ｐ型もしくはｎ型の不純物を含んで構成されて、ソース電極１０およびドレイン電極９とそれぞれ電気的に接続するための不純物半導体層である。本実施形態では、コンタクト層７は、非晶質シリコンに不純物が添加されて構成される。
【００２５】
そして特に、本実施形態では、ドレイン電極９およびソース電極１０に含まれる第２の導電層９ｂ，１０ｂが、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも１種類の元素である第１添加元素と、銅とを含有して形成される。これにより、第２の導電層が純銅層で形成される場合と比べて、水素終端処理等において剥離が生じにくくなるが、その理由については後述するものとする。
【００２６】
複数の薄膜トランジスタが配列されたＴＦＴ基板８００ａの製造方法については、図４から図８までを用いて説明する。図４から図８までの各図において、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａは、各工程におけるＴＦＴ基板８００ａの概要図を示し、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂは各工程のフローを示す。
【００２７】
図４から図８までは、各フォトリソグラフィ工程に対応して区分けしたもので、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａともフォトレジストを除去した段階を示している。以下の説明で、レジストパタン形成とは、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像しベークするまでの一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
【００２８】
図４Ａは第１フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図４Ｂは、第１フォトリソグラフィ工程のフロー図である。図４Ａで示すように、透明導電膜２ａと配線層２ｂとによってゲート電極２が形成されるとともに、透明導電膜３ａによって共通電極が形成され、配線層３ｂによって共通信号線が形成される。
【００２９】
図４Ｂのフロー図では、まず、Ｓ１０１において、無アルカリガラスからなるガラス基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜するとともに、配線層をスパッタリングにより成膜する。ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物であってもよい。膜厚は１０ｎｍ〜１５０ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。配線層については、アルミニウムを用いて成膜してもよいし、銅を用いて成膜してもよい。本実施形態では、マンガンを４原子％含有し銅を主成分とする合金からなる銅合金層と、９９．９９％純度の銅からなる純銅層と、をマグネトロンスパッタリングにより連続成膜して、配線層を形成する。Ｓ１０１において成膜される銅合金層の膜厚は、１０ｎｍ〜１００ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。また、Ｓ１０１において成膜される純銅層の膜厚は１００ｎｍ〜１０００ｎｍの程度であり、約２００ｎｍ〜５００ｎｍが好適である。なお、ここでいう銅合金層の添加元素としては、本実施形態のマンガンのほか、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛から選ぶことが可能である。なお、Ｓ１０１において、純銅層の代わりに、後述する第３フォトリソグラフィ工程で形成する映像信号線、ソース電極、ドレイン電極における第２の導電層の材料と共通化して、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも１種類の元素（第１添加元素）を含有する銅合金層としてもよい。
【００３０】
次に、ハーフ露光マスクを用いてレジストパタンを形成する（Ｓ１０２）。ここで、配線層２ｂ（走査信号線８０２を含む）、配線層３ｂ（共通信号線）を構成する部分には露光をせずレジストを厚く形成し、透明導電膜３ａ（共通電極）を形成する部分はハーフ露光としてレジストを薄く形成する。その後、レジストが形成されなかった部分（バイナリ露光部）の配線層を選択的にエッチング除去し（Ｓ１０３）、続いて透明導電膜を選択的にエッチング除去する（Ｓ１０４）。
【００３１】
次に、ハーフ露光部のレジストをアッシングにより除去する（Ｓ１０５）。アッシングの後、ハーフ露光部の配線層を選択的にエッチング除去し（Ｓ１０６）、レジストを剥離する（Ｓ１０７）。
【００３２】
以上の第１フォトリソグラフィ工程により、走査信号線８０２（ゲート電極２、走査信号線端子を含む）、共通信号線（共通信号線端子を含む）、共通（透明）電極３ａが形成される。
【００３３】
図５Ａは、第２フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図５Ｂは第２フォトリソグラフィ工程のフロー図である。図５Ａで示すように、第２リソグラフィ工程では、ゲート絶縁膜５と、半導体層６と、コンタクト層７とが形成される。
【００３４】
図５Ｂのフロー図について説明をする。同図で示すように、まず、Ｓ２０１において、窒化ケイ素からなるゲート絶縁膜５と、非晶質ケイ素からなる半導体層６と、リンをドープしたｎ＋型非晶質ケイ素からなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する（Ｓ２０１）。ここで、コンタクト層７の表面を予備酸化するために酸化処理を施す（Ｓ２０２）。酸化処理方法は、酸素プラズマ処理、オゾン水処理、過酸化水素水処理、温水処理、大気酸化処理のいずれか、またはその他の方法によってもよい。
【００３５】
なお、Ｓ２０１におけるゲート絶縁膜５の成膜温度は約３００℃であり、この時、第１フォトリソグラフィ工程で形成した透明導電膜２ａ，３aと配線層２ｂ，３ｂとの界面に金属酸化物層（本実施形態ではマンガン酸化物層）が形成され（不図示）、これが密着層として機能する。
【００３６】
次に、バイナリ露光マスクによってレジストパタンを形成する（Ｓ２０３）。その後、コンタクト層７、半導体層６を選択的にエッチング除去する（Ｓ２０４）。そして、レジストを剥離すると、いわゆる島状パタンが形成される（Ｓ２０５）。
【００３７】
ここで、図６Ａは第３フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図６Ｂは、第３フォトリソグラフィ工程のフロー図である。第３リソグラフィ工程は、コンタクト層７上に、ソース電極１０及びドレイン電極９を形成する工程（電極形成工程）である。図６Ａで示すように、第１の導電層９ａと第２の導電層９ｂとの２層を含んでドレイン電極９が形成され、第１の導電層１０ａと第２の導電層１０ｂの２層を含んでソース電極１０が形成される。第1の導電層は、第２の導電層とは異なる金属化合物層となっている。第１の導電層９ａ，１０ａは、第２添加元素と、銅とを含有する銅合金層として形成され、銅を主成分としている。また、第２の導電層９ｂ，１０ｂは、第１添加元素と、銅と、を含有する銅合金層であって、銅を主成分としている。第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも１種類の元素である。本実施形態では、具体的には、第１添加元素は、ジルコニウムを含んでおり、第２の導電層９ｂ，１０ｂは、０．０２原子％のジルコニウムと銅とを含有する銅合金層である。また、第２添加元素はマンガンを含んでおり、第１の導電層９ａ，１０ａは、マンガンを４原子％と銅とを含有する銅合金層である。図６Ａ等に示すように、ドレイン電極９及びソース電極１０は、半導体層６やコンタクト層７に側方から乗り上げるようにして形成される。
【００３８】
図６Ｂに示される第３フォトリソグラフィ工程のＳ３０１では、まず、第１の導電層が、次に、第２の導電層が連続してマグネトロンスパッタリングにより成膜される。第1の導電層を成膜するためのスパッタリングターゲットは、マンガンを４原子％含有して銅を主成分とする銅合金であり、第２の導電層を成膜するためのスパッタリングターゲットは、０．０２原子％のジルコニウムを含有して銅を主成分とする銅合金である。第２の導電層は、第１の導電層とは異なる元素を少なくとも含んで成膜される。Ｓ３０１における第１の導電層の膜厚は、１０ｎｍ〜１００ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。同様に、第２の導電層の膜厚は１００ｎｍ〜１０００ｎｍの程度であり、約２００ｎｍ〜５００ｎｍが好適である。なお、第１の導電層の銅合金の第２添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛から選択される少なくとも１種類の元素であり、本実施例では、マンガンである。第１の導電層は、前述のゲート電極２、共通信号線３ｂを構成する銅合金層の組成と共通であることが望ましい。
【００３９】
図６Ｂに示される第３フォトリソグラフィ工程では、Ｓ３０２において、バイナリ露光マスクによるレジストパタンが形成される。その後、Ｓ３０３において、第２の導電層と第１の導電層とが選択的にエッチング除去される。そしてさらに、コンタクト層７が選択的にエッチング除去されて（Ｓ３０４）、レジストが剥離される（Ｓ３０５）。Ｓ３０１〜Ｓ３０５により、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０が形成され、薄膜トランジスタのチャネル部１２がＴＦＴ基板８００ａ上に露出した状態となる。
【００４０】
図７Ａは、第４フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図７Ｂは第４フォトリソグラフィ工程のフロー図である。第４リソグラフィ工程では、前述のコンタクト層７の選択エッチングの結果、半導体層６の表面に現れたダングリングボンドを終端処理するために水素プラズマ処理が行われた後に、保護絶縁膜１１が形成されて、さらに、スルーホール１４が開口される。また、コンタクト層７と第１の導電層９ａ，１０ａの界面で、酸化物層９ｃ，１０ｃが形成される。
【００４１】
図７Ｂに示される第４フォトリソグラフィ工程では、Ｓ４０１において、チャネル部１２の第１半導体層６の表面の水素終端処理として、水素プラズマ処理が施される（水素終端工程）。本実施形態における水素プラズマ処理は、ＴＦＴ基板８００ａ上にソース電極１０及びドレイン電極９が露出している状態のまま加熱される処理である。本実施形態では、第２の導電層９ｂ，１０ｂが、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素のうち少なくとも１種類である第１添加元素と、銅とを含有する銅合金層で構成されることで、水素プラズマ処理によるドレイン電極９およびソース電極１０の剥離を抑えることができる。
【００４２】
続いてＳ４０２において、Ｓ４０１と同じチャンバーにて、窒化シリコンからなる保護絶縁膜１１をプラズマ化学蒸着法で成膜する。また、Ｓ４０１における水素プラズマ処理や、Ｓ４０２における保護絶縁膜１１の成膜の温度は約２３０℃であり、この時、第２フォトリソグラフィ工程において予備酸化（Ｓ２０２）したコンタクト層７と、第１の導電層９ａ，１０ａとの界面で、第１の導電層９ａ，１０ａに第２添加元素として含まれるマンガンの酸化反応が起こり、薄いマンガン酸化物が生成する。このマンガン酸化物を含む酸化物層９ｃ，１０ｃは、第１の導電層９ａ，１０ａや第２の導電層９ｂ，１０ｂに含有される銅が、コンタクト層７や半導体層６に拡散するのを遮断するバリア層として、または、密着層として機能する。なお、酸化物層９ｃ，１０ｃの膜厚は０．５ｎｍ〜５ｎｍであり１ｎｍ〜２ｎｍ程度が好適である。
【００４３】
その後、バイナリ露光マスクによるレジストパタンを形成する（Ｓ４０３）。そして、ソース電極１０上の保護絶縁膜１１にスルーホール１４を開口し（Ｓ４０４）、同時に、映像信号線端子上の保護絶縁膜１１とゲート絶縁膜５にスルーホール（図示せず）を開口する（Ｓ４０４）。そしてＳ４０５では、レジストを剥離する。
【００４４】
図８Ａは、第５フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図８Ｂは第５フォトリソグラフィ工程のフロー図である。図８Ａで示すように、第５リソグラフィ工程では、スルーホール１４を介してソース電極１０と接続する画素電極１５が形成される。
【００４５】
図８Ｂの第５フォトリソグラフィ工程で示すように、まず、Ｓ５０１では、インジウム錫酸化物からなる透明導電膜がスパッタリングにより成膜される。次に、バイナリ露光マスクによるレジストパタンが形成される（Ｓ５０２）。その後、画素電極１５、走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタン部を除き透明導電膜が選択的にエッチング除去される（Ｓ５０３）。そして、レジストが剥離される（Ｓ５０４）。以上のような工程を含んで、ＴＦＴ基板８００ａが形成される。
【００４６】
以上では、本実施形態におけるＴＦＴ基板８００ａの製造方法について説明をした。以下においては、第２の導電層９ｂ，１０ｂが、９９.９９％の純度となる純銅からなる場合と比べて、水素終端処理において剥離等が生じにくくなる理由について述べる。
【００４７】
図９は、純銅層に剥離等が生じる理由を説明するための図である。同図では、ＴＦＴ基板８００ａを常温から２４０度まで加熱して再び常温に戻す際の、純銅層（およびＣｕＸ層）に生じる応力の様子が示されている。ここで縦軸は純銅層（およびＣｕＸ層）に生じる応力を示しており、０を基準として上側では、引っ張り応力が、下側の場合には圧縮応力が生じることが示される。
【００４８】
まず、常温から２４０度に加熱する際には、純銅層とＴＦＴ基板８００ａの間に熱膨張係数の差異があることから、純銅層が基板に対して膨張することで、引っ張り応力が減少するものと考えられる。純銅の再結晶化温度に達すると、純銅層に生じる応力が０に近い状態のまま推移して結晶粒径が増大する。そして２４０度に達した後に純銅層が常温に戻る過程では、増大した結晶粒径が維持されるために、当初よりも大きな引っ張り応力が生じるものと考えられる。このような理由から純銅層の剥離等が生じると考えられ、水素終端処理における温度である２４０℃（約５１３Ｋ）よりも再結晶化温度が高温となる銅合金層ＣｕＸを用いることで、ソース電極１０およびドレイン電極９の剥離等を抑制できるものと考えられる。
【００４９】
このように、ソース・ドレイン電極の主配線材料として純銅のみを採用する際に、例えば上述の水素終端処理のような、ソース・ドレイン電極が露出した状態のまま、純銅の再結晶化温度以上に加熱される処理が施されると、結晶粒径の増大が生じて剥離やボイドの原因になると考えられる。
【００５０】
図１０Ａ〜Ｃは、銅（９９．９９原子％の純度）に対して、ジルコニウム、チタン、インジウム、錫、クロム、銀、金、ケイ素のうちのそれぞれ一種類の元素を添加元素として製造した８種類の銅合金について、抵抗率と再結晶化温度の関係を示す図である。図１０Ａは、添加元素の含有量と、再結晶化温度の関係を示すグラフである。同図で示されるように、純銅の再結晶化温度は１５０℃程度であるが、上記した８種類の元素を添加する場合には、含有量を増大させるにつれて再結晶化温度が向上する傾向となる。また、図１０Ｂは、添加元素の含有量と、抵抗率の関係を示すグラフである。同図では、純銅の抵抗率である２μΩｃｍを基準としており、添加元素の含有量を増大させるにつれて低効率が増大する傾向にある。また、図１０Ｃは、各添加元素の含有量を増大させる場合において、抵抗率と再結晶化温度が変化する様子を示すグラフである。
【００５１】
第２の導電層は、再結晶化温度が２４０℃以上となるように上述のような添加元素を含有した銅合金とするのが好適であり、これにより、水素プラズマ処理後に第２の導電層に残留する引張応力を低減でき、引張応力低減効果により水素プラズマ処理での第２の導電層の剥離を防止することができる。具体的には、第２の導電層に用いる銅合金の引張応力を低減するためには、図１０Ａで示すように、ジルコニウムでは０．００５原子％以上、チタンでは０．０１５原子％以上、銀では原子０．０１５％以上、インジウムでは０．０１０原子％以上、金では０．０６原子％以上、錫では０．０１５原子％以上、クロムでは０．０５原子％以上、ケイ素では０．０５原子％以上の含有量とするのがよい（再結晶化温度が２４０℃以上となる含有量）。
【００５２】
なお、これら第２の導電層の銅合金を主配線材料として用いる場合には、その抵抗率は、少なくともアルミニウム薄膜の３μΩｃｍよりも低くするのが、より好ましい。３μΩｃｍよりも低い抵抗率は、図１０Ｂの傾向から考慮して、ジルコニウムでは０．０９原子％以下、チタンでは０．０８原子％以下、銀では５原子％以下、インジウムでは１．０原子％以下、金では１．８原子％以下、錫では０．３５原子％以下、クロムでは０．２５原子％以下、ケイ素では０．２原子％以下の含有量で得られる。
【００５３】
従って、添加元素の含有量は、ジルコニウムでは０．００５原子％以上０．０９原子％以下、チタンでは０．０１５原子％以上０．０８原子％以下、銀では原子０．０１５原子％以上５原子％以下、インジウムでは０．０１０原子％以上１．０原子％以下、金では０．０６原子％以上〜１．８原子％以下、錫では０．０１５原子％以上０．３５原子％以下、クロムでは０．０５原子％以上０．２５原子％以下、ケイ素では０．０５原子％以上０．２原子％以下の範囲とすれば引張応力低減効果と低抵抗率とを両立できて好ましい。なお、毒性はあるが、カドミウムであれば０．０２原子％以上５原子％以下、ヒ素であれば０．０８原子％以上０．１５原子％以下としてもよい（図１０Ａ〜Ｃには不図示）。
【００５４】
毒性の観点を考慮すれば、第２の導電層の銅合金における第１添加元素としては、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素の添加元素群から選択する。また、引張応力低減効果に対して抵抗率の増分が小さいという観点を追加すれば、更に望ましい添加元素群は、ジルコニウム、銀、インジウム、金、錫である。更に原材料費低減の観点を加えれば、最も望ましい添加元素群は、ジルコニウム、インジウム、錫である。
【００５５】
［実施形態２］
以下では、本発明の実施形態２にかかる液晶表示装置について説明する。図１１は、実施形態２における液晶パネル８００の概略断面図である。実施形態２は、第１の導電層９ａ，１０ａをモリブデン層としている点で、実施形態１と主に相違している。他の実施形態１と同様となる部分については、説明を適宜省略するものとしている。
【００５６】
図１２Ａは第１フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１２Ｂは、第１フォトリソグラフィ工程のフロー図である。
【００５７】
まず、Ｓ６０１において、無アルカリガラスからなる基板１上に、モリブデンを含有するモリブデン層と９９．９９％純度の純銅からなる純銅層とをマグネトロンスパッタリングにより連続成膜する。Ｓ６０１のモリブデン層の膜厚は１０ｎｍ〜１００ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。なお、Ｓ６０１のモリブデン層は、他の元素を添加せずに成膜したモリブデンからなるモリブデン層であってもよいし、チタン又はニオブを添加元素として添加したモリブデンを主成分とするモリブデン合金層、または他の元素を添加せずに成膜したチタンからなるチタン層、またはチタンを主成分とする合金層であってもよい。Ｓ６０１の純銅層の膜厚は１００ｎｍ〜１０００ｎｍの程度であり、約２００ｎｍ〜５００ｎｍが好適である。
【００５８】
次に、バイナリ露光マスクを用いてレジストパタンを形成する（Ｓ６０２）。その後、モリブデン層と純銅層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し、レジストを剥離する（Ｓ６０３）。以上の工程により、ゲート電極２（走査信号線８０２、走査信号線端子を含む）が形成される。
【００５９】
図１３Ａは第２フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１３Ｂは、第２フォトリソグラフィ工程のフロー図である。
【００６０】
まずＳ７０１において、窒化ケイ素からなるゲート絶縁膜５と、非晶質ケイ素からなる半導体層６と、ｎ＋型非晶質ケイ素からなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。ゲート絶縁膜５の成膜温度は約３００℃である。その後、バイナリ露光マスクによるレジストパタン形成（Ｓ７０２）の後、コンタクト層７、半導体層６を選択的にエッチング除去し（Ｓ７０３）、レジストを剥離する（Ｓ７０４）といわゆる島状パタンが形成される。
【００６１】
図１４Ａは第３フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１４Ｂは、第３フォトリソグラフィ工程のフロー図である。
【００６２】
まず、コンタクト層７と半導体層６の島状パタンが形成されたＴＦＴ基板８００ａに、モリブデンからなる第１の導電層と、０．０６原子％の錫を含有する銅からなる第２の導電層とをマグネトロンスパッタリングにより連続成膜する（Ｓ８０１）。第１の導電層の膜厚は１０ｎｍ〜１００ｎｍの程度であり、約２０ｎｍ〜５０ｎｍが好適である。ゲート電極２（走査信号線８０２、走査信号線端子を含む）の場合と同様に、第１の導電層はモリブデンからなるモリブデン層であってもよいし、チタンやニオブを添加したモリブデンを主成分とするモリブデン合金層であってもよいし、またはチタンからなる層であってもよいし、またはチタンを主成分とするチタン合金層であってもよい。第２の導電層の膜厚は１００ｎｍ〜１０００ｎｍの程度であり、約２００ｎｍ〜５００ｎｍが好適である。また、第２の導電層の銅合金層における第１添加元素は、本実施形態の錫のほか、ジルコニウム、チタン、銀、インジウム、金、クロム、ケイ素から選ぶことが可能である。
【００６３】
そして、Ｓ８０２のバイナリ露光マスクによるレジストパタン形成の後、第２の導電層と第１の導電層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し（Ｓ８０３）、コンタクト層７を選択的にエッチング除去し（Ｓ８０４）、レジストを剥離する（Ｓ８０５）と、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０が形成される。図１４Ａで示されるように、ドレイン電極９は、第１の導電層９ａと第２の導電層９ｂ、ソース電極１０は、第１の導電層１０ａと第２の導電層１０ｂとを含んで構成される。
【００６４】
図１５Ａは第４フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１５Ｂは、第４フォトリソグラフィ工程のフロー図である。
【００６５】
まず、Ｓ９０１において、前述のコンタクト層７の選択エッチングの結果、半導体層６の最表面に現れたダングリングボンドを終端処理するために水素プラズマ処理を行う（水素終端工程）。引き続き同じチャンバーにて、窒化シリコンからなる保護絶縁膜１１をプラズマ化学蒸着法で成膜する（Ｓ９０２）。水素プラズマ処理温度と保護絶縁膜１１の成膜温度は約２３０℃である。
【００６６】
そして、バイナリ露光マスクによるレジストパタン形成（Ｓ９０３）の後、ソース電極１０上および映像信号線端子（図示せず）上の保護絶縁膜１１にスルーホール１４を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１１とゲート絶縁膜５にスルーホール１４を開口する（Ｓ９０４）。Ｓ９０４の後、レジストを剥離する（Ｓ９０５）。
【００６７】
図１６Ａは第５フォトリソグラフィ工程におけるＴＦＴ基板８００ａの様子を示す図であり、図１６Ｂは、第５フォトリソグラフィ工程のフロー図である。
【００６８】
Ｓ１００１では、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。次に、バイナリ露光マスクによるレジストパタン形成（Ｓ１００２）をした後、画素電極１５、走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタン部を除き透明導電膜を選択的にエッチング除去し（Ｓ１００３）、レジストを剥離する（Ｓ１００４）。以上の工程を経ることにより液晶表示装置７００のＴＦＴ基板８００ａが完成する。
【００６９】
［比較例１］
実施形態１に記述したインプレインスイッチング型液晶表示装置７００のＴＦＴ基板８００ａでは、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を構成する第２の導電層として０．０２原子％のジルコニウムを含有する銅を採用した。本比較例では、この第２の導電層として、９９．９９％純度の純銅を採用し、第１の導電層として、銅を主成分としてカルシウムを含有する合金を採用しており、その他の構成は実施形態１と同様にした場合について述べる。実施形態１と同様である構成については、適宜省略して以下説明する。
【００７０】
本比較例では、図４Ｂに示す第１フォトリソグラフィ工程と図５Ｂに示す第２フォトリソグラフィ工程は、実施形態１と同様である。
【００７１】
図６Ｂに示す第３フォトリソグラフィ工程では、まず、酸素を含有するアルゴンガスを用いてカルシウムを１原子％含有した銅を主成分とする合金からなる第１の導電層をマグネトロンスパッタリング成膜し、続いてアルゴンガスを用いて９９．９９％純度の純銅からなる第２の導電層をマグネトロンスパッタリング成膜した。バイナリ露光マスクによるレジストパタン形成の後、第２の導電層と第１の導電層とを選択的にエッチング除去し、コンタクト層７を選択的にエッチング除去し、レジストを剥離すると、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を形成した。
【００７２】
ここで、前述のコンタクト層７の選択エッチングの結果、最表面に現れた半導体層６のダングリングボンドを終端処理するために水素プラズマ処理を行ったところ、前述の第２の導電層９ｂ，１０ｂと第１の導電層９ａ，１０ａが剥離してしまった。これは、水素プラズマ処理に起因して、第２の導電層９ｂ，１０ｂに約７００ＭＰａもの引張応力が生じてしまったことに起因するものと考えられる。なお、第１の導電層９ａ，１０ａとコンタクト層７との界面には、酸化物を形成させて拡散バリアの機能を付与しているため、更に密着性の機能を負わせることは困難であると考えられる。
【００７３】
［比較例２］
実施形態２に記述した液晶表示装置７００のＴＦＴ基板８００ａでは、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を構成する第２の導電層として０．０６原子％の錫を含有する銅を採用した。本比較例では、この第２の導電層として９９．９９％純度の純銅を採用して、その他の構成は実施形態２と同様にした場合について述べる。実施形態１と同様である構成については、適宜省略して以下説明する。
【００７４】
比較例２では、図１２Ｂに示す第１フォトリソグラフィ工程と図１３Ｂに示す第２フォトリソグラフィ工程は、実施形態２と同様にした。
【００７５】
図１４Ｂに示す第３フォトリソグラフィ工程では、まず、モリブデンからなる第１の導電層を、続いて９９．９９％純度の純銅からなる第２の導電層をマグネトロンスパッタリング成膜した。バイナリ露光マスクによるレジストパタン形成の後、第２の導電層と第１の導電層とを過酸化水素を含有するエッチング液により選択的にエッチング除去し、コンタクト層７を選択的にエッチング除去した。そしてさらに、レジストを剥離して、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を形成した。
【００７６】
引き続き、図１５Ｂに示す第４フォトリソグラフィ工程と、図１６Ｂに示す第５フォトリソグラフィ工程は、実施形態２と同様にし、液晶表示装置７００のＴＦＴ基板８００ａを製造した。
【００７７】
第１の導電層をモリブデン層等で構成すると、銅合金層の場合より下地に対する密着性が向上するため、本比較例のように第２の導電層が純銅層であっても、剥離の問題は生じにくい。しかしながら、この液晶表示装置のＴＦＴ基板をしばらく放置すると、ドレイン電極９、映像信号線８０９（映像信号線端子を含む）、及びソース電極１０を構成する第２の導電層にボイドを生成してしまうことが判った。これは、水素プラズマ処理に起因して第２の導電層に約７００ＭＰａもの引張応力が生じてしまったことに起因するストレスマイグレーションによるものである。
【００７８】
なお、上記の実施形態１における第２の導電層９ｂ，１０ｂでは、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素のうちのジルコニウムのみを第１添加元素とする銅合金層である。しかしながら、第１添加元素が、これらの元素から選ばれた少なくとも１種類の元素であればよく、これらのうちから選ばれた複数種類の元素であってもよい。実施形態２も同様に、これらの元素から少なくとも１種類の元素が選ばれればよく、これらのうちから複数種類の元素が選ばれてもよい。なお、実施形態１における第１の導電層９ａ，１０ａも同様に、マンガン、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、チタン、バナジウム、亜鉛のうちの複数種類が選択されて、第２添加元素として用いられてもよい。
【００７９】
なお、実施形態１のように第１の導電層を銅合金とするよりも、実施形態２のようにモリブデン層とするほうが、下地に対する付着力が高い。しかしながら、実施形態２で例示されたような第１の導電層をソース電極やドレイン電極に適用する場合には、加工の際に、過酸化水素を酸化剤とするウェットエッチング液を使用する。過酸化水素は銅を溶解した液中では不安定で分解してしまうため、その加工パフォーマンスを維持するためにはエッチング液の更新頻度を多くして過酸化水素濃度を保持する必要がある。このことはエッチング液の使用量を意味しており、延いては製造コストを増大させてしまう。また、バリア膜に高価なモリブデンを使用する点も高コストの要因である。
【００８０】
なお、上記の各実施形態におけるソース電極１０やドレイン電極９、映像信号線８０９の導電層の組成を分析する上では、飛行時間二次イオン質量分析計（Time-of-flight secondary ion mass spectrometer:ＴＯＦ-ＳＩＭＳ）を用いる。具体的には、表示装置を分解し、ＴＦＴ基板８００ａを取り出して溶剤により配向膜１８を除去し、ＳｉＦ６ガスを用いたドライエッチングによって保護絶縁膜１１を除去した後に、飛行時間二次イオン質量分析を行う。
【００８１】
なお、上記の各実施形態では、図３等で示されるように、第１の導電層上に第２の導電層が形成されているが、例えば、これらの間や、第２の導電層のさらに上層に、第１の導電層や第２の導電層とは異なる組成の金属化合物層や金属層が存在してもよい。第２の導電層が、ジルコニウムなどから選択される第１添加元素を含む導電層となることで、水素終端処理等に起因する剥離が生じにくくなる。
【００８２】
なお、上記の各実施形態では、液晶表示装置を例にして説明しているが、本発明は、ＩＰＳ（In Plane Switching）型の液晶表示装置に限定されず、例えばＶＡ（Vertical Alignment）方式や、ＴＮ（Twisted Nematic）方式の他の方式であっても適用できる。また、液晶表示装置ではなく、有機ＥＬ表示装置（Electro-Luminescence）などの他の表示装置であっても適用できる。
【符号の説明】
【００８３】
１ ガラス基板、２ ゲート電極、２ａ，３ａ 透明導電膜、２ｂ，３ｂ 配線層、５ ゲート絶縁膜、６ 半導体層、７ コンタクト層、９ ドレイン電極、１０ ソース電極、９ａ，１０ａ 第１の導電層、９ｂ，１０ｂ 第２の導電層、９ｃ，１０ｃ 酸化物層、１１ 保護絶縁膜、１２ チャネル部、１４ スルーホール、１５ 画素電極、１６ 液晶層、１７ ガラス基板、１８ 配向膜、１９ ブラックマトリクス、２１ 平坦化膜、２２ 偏光板、２３ カラーフィルタ、７００ 液晶表示装置、７１０ 上フレーム、７２０ 下フレーム、８００ 液晶パネル、８００ａ ＴＦＴ基板、８００ｂ 対向基板、８０２ 走査信号線、８０９ 映像信号線、８１０ 画素領域、８３０，８４０ 駆動回路。
【特許請求の範囲】
【請求項１】
複数の薄膜トランジスタが配列された基板を有する表示装置であって、
前記薄膜トランジスタは、
半導体層と、前記半導体層上に形成されるコンタクト層と、前記コンタクト層上に形成されるソース電極及びドレイン電極とを有し、
前記ソース電極および前記ドレイン電極は、前記コンタクト層の上側に形成される第１の導電層と、前記第１の導電層の上側に形成される第２の導電層とを有し、
前記第２の導電層は、第１添加元素と、銅とを含有する銅合金層であり、
前記第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である、
ことを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置において、
前記第１の導電層は、銅と、第２添加元素を含有する銅合金層である、
ことを特徴とする表示装置。
【請求項３】
請求項２に記載された表示装置において、
前記第２添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、マンガン、チタン、バナジウム、亜鉛から選ばれた少なくとも１種類の元素である、
ことを特徴とする表示装置。
【請求項４】
請求項１に記載された表示装置において、
前記第１の導電層は、
モリブデンからなるモリブデン層、チタンからなるチタン層、モリブデン合金層、チタン合金層のいずれかである、
ことを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一項に記載された表示装置において、
前記第１添加元素は、ジルコニウムを含み、
前記第２の導電層は、０．００５原子％以上のジルコニウムを含有する、
ことを特徴とする表示装置。
【請求項６】
請求項１乃至４のいずれか一項に記載された表示装置において、
前記第１添加元素は、インジウムを含み、
前記第２の導電層は、０．０１０原子％以上のインジウムを含有する、
ことを特徴とする表示装置。
【請求項７】
請求項１乃至４のいずれか一項に記載された表示装置において、
前記第１添加元素は、錫を含み、
前記第２の導電層は、０．０１５原子％以上の錫を含有する、
ことを特徴とする表示装置。
【請求項８】
複数の薄膜トランジスタが配列された基板を有する表示装置の製造方法において、
前記薄膜トランジスタの半導体層と電気的に接続するためのコンタクト層の上側に、第１の導電層と第２の導電層とを含むソース電極及びドレイン電極を形成する電極形成工程と、
前記電極形成の後に、前記ソース電極及び前記ドレイン電極が前記基板上に露出する状態が維持されたまま加熱される工程と、を含み、
前記電極形成工程は、
前記コンタクト層の上側に、前記第１の導電層を形成する工程と、
前記第１の導電層の上側に、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも１種類の元素である第１添加元素と、銅と、を含有する第２の導電層を成膜する工程と、を含む、
ことを特徴とする表示装置の製造方法。
【請求項１】
複数の薄膜トランジスタが配列された基板を有する表示装置であって、
前記薄膜トランジスタは、
半導体層と、前記半導体層上に形成されるコンタクト層と、前記コンタクト層上に形成されるソース電極及びドレイン電極とを有し、
前記ソース電極および前記ドレイン電極は、前記コンタクト層の上側に形成される第１の導電層と、前記第１の導電層の上側に形成される第２の導電層とを有し、
前記第２の導電層は、第１添加元素と、銅とを含有する銅合金層であり、
前記第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である、
ことを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置において、
前記第１の導電層は、銅と、第２添加元素を含有する銅合金層である、
ことを特徴とする表示装置。
【請求項３】
請求項２に記載された表示装置において、
前記第２添加元素は、アルミニウム、ベリリウム、カルシウム、ガリウム、マグネシウム、マンガン、チタン、バナジウム、亜鉛から選ばれた少なくとも１種類の元素である、
ことを特徴とする表示装置。
【請求項４】
請求項１に記載された表示装置において、
前記第１の導電層は、
モリブデンからなるモリブデン層、チタンからなるチタン層、モリブデン合金層、チタン合金層のいずれかである、
ことを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一項に記載された表示装置において、
前記第１添加元素は、ジルコニウムを含み、
前記第２の導電層は、０．００５原子％以上のジルコニウムを含有する、
ことを特徴とする表示装置。
【請求項６】
請求項１乃至４のいずれか一項に記載された表示装置において、
前記第１添加元素は、インジウムを含み、
前記第２の導電層は、０．０１０原子％以上のインジウムを含有する、
ことを特徴とする表示装置。
【請求項７】
請求項１乃至４のいずれか一項に記載された表示装置において、
前記第１添加元素は、錫を含み、
前記第２の導電層は、０．０１５原子％以上の錫を含有する、
ことを特徴とする表示装置。
【請求項８】
複数の薄膜トランジスタが配列された基板を有する表示装置の製造方法において、
前記薄膜トランジスタの半導体層と電気的に接続するためのコンタクト層の上側に、第１の導電層と第２の導電層とを含むソース電極及びドレイン電極を形成する電極形成工程と、
前記電極形成の後に、前記ソース電極及び前記ドレイン電極が前記基板上に露出する状態が維持されたまま加熱される工程と、を含み、
前記電極形成工程は、
前記コンタクト層の上側に、前記第１の導電層を形成する工程と、
前記第１の導電層の上側に、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選択される少なくとも１種類の元素である第１添加元素と、銅と、を含有する第２の導電層を成膜する工程と、を含む、
ことを特徴とする表示装置の製造方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【公開番号】特開２０１１−１９２６７９（Ｐ２０１１−１９２６７９Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１０−５５１５８（Ｐ２０１０−５５１５８）
【出願日】平成２２年３月１１日（２０１０．３．１１）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願日】平成２２年３月１１日（２０１０．３．１１）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
[ Back to top ]