【課題】半導体デバイスを提供する。
【解決手段】理論的な金属：酸素化学量論比を有する高kゲート誘電体、前記高ｋゲート誘電体の上部に設置された、Mを遷移金属として、組成がM_xAl_yで表されるアルミナイドを含むNMOS金属ゲート電極、および前記高ｋゲート誘電体の上部に設置された、アルミナイドを含まないPMOS金属ゲート電極、を有するCMOS半導体デバイス。 （もっと読む）

【課題】パターン疎密差の影響を受けないハードマスク形成法を提供する。
【解決手段】基板１０１上に、第１から第３の膜１１１，１１２，１１３およびレジスト層１１４を形成した後、疎部Ｒ１と密部Ｒ２が存在するパターンを前記レジスト層に形成して前記第３の膜をエッチングする。次に、前記第３の膜及び前記レジスト層をマスクとして、密部Ｒ２内では前記第２の膜が残存するが、疎部Ｒ１内では前記第１の膜が露出するまで、前記第２の膜を除去する。その後Ｃ_XＦ_YＨ_Zガスを使用して、第５の膜１１５を、疎部Ｒ１内に露出した前記第１の膜上に第１の膜厚Ｔ１で形成し、密部Ｒ２内に残存する前記第２の膜上には膜厚Ｔ１よりも薄い第２の膜厚Ｔ２で形成する。膜厚Ｔ１の前記第５の膜で疎部Ｒ１内に露出した前記第１の膜を保護しながら密部Ｒ２内に残存する前記第２の膜を除去し、最後に、前記第３から第５の膜を除去して前記第２の膜をハードマスクとする。 （もっと読む）

【課題】タングステン層の膜残りの発生を抑制する。
【解決手段】半導体基板１、コンタクトホール３を備えた絶縁膜２、絶縁膜２の表面およびコンタクトホール３の表面を被覆する被覆層４、並びに、コンタクトホール３を埋込むタングステン（Ｗ）層５を有するウエハに対し、ウエハを冷却せずに、Ｗ層５を被覆層４が露出しない範囲で高速でドライエッチングする工程と、ウエハを冷却せずに、Ｗ層５を被覆層４が露出しない範囲で、低速でドライエッチングする工程と、ウエハを冷却しつつ、被覆層４が露出するまで、Ｗ層５を低速でドライエッチングする工程と、ウエハを冷却しつつ、コンタクトホール３内のＷ層５を絶縁層２の高さまで低速でドライエッチングする工程と、を有する半導体素子の製造方法。 （もっと読む）

【課題】製造に際して配線にヒロックが発生せず、かつエッチング形状の制御が容易な液晶表示装置を提供する。
【解決手段】液晶表示装置は、基板上にマトリクス配置された走査線と、信号線１２と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極２７とを有する液晶表示装置において、前記走査線が下層からアルミニウム−ネオジム合金層２１１と高融点金属層２１２との積層構造からなり、前記信号線１２が下層から高融点金属層２３１とアルミニウム−ネオジム合金層２３２と高融点金属層２３３との３層構造からなり、高融点金属の種類に応じて、ネオジム含有量を調整する。 （もっと読む）

【課題】ＮＢＴＩを改善することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１０１と、半導体基板１０１の上部に形成されたｎ型ウェル領域１０２と、ｎ型ウェル領域１０２上に形成され、ゲート絶縁膜１０４と、下部ゲート電極１０５、及び下部ゲート電極１０５上に形成された上部ゲート電極１０６を含むゲート電極１２０とを有するｐチャネル型ＭＩＳトランジスタとを備える。下部ゲート電極１０５は、結晶粒界を有する多結晶の金属窒化物で構成されており、当該結晶粒界には金属窒化物を構成する元素とは異なる元素が偏析されている。 （もっと読む）

【課題】薄膜トランジスタ基板およびこれの製造方法を開示する。
【解決手段】本発明の薄膜トランジスタ基板は、基板上に形成されたゲート電極、前記ゲート電極上に前記ゲート電極と重なるように形成され、多結晶シリコンを含むアクティブ層、前記アクティブ層上に前記ゲート電極を中心に両側に分離して形成された第１オーミックコンタクト層、前記第１オーミックコンタクト層上に形成された第２オーミックコンタクト層および前記第２オーミックコンタクト層上に形成されたソース電極およびドレーン電極を含む。 （もっと読む）

【課題】 半導体装置に於けるＬＤＤ構造とＧＯＬＤ構造の形成は、従来、ゲート電極をマスクにセルフアラインで形成しているが、ゲート電極が２層構造となる場合が多く、成膜工程とエッチング工程が複雑になる。またドライエッチング等のプロセスのみでＬＤＤ構造及びＧＯＬＤ構造の形成を行っている為、トランジスタ構造が全て同一構造となり、回路毎にＬＤＤ構造とＧＯＬＤ構造及びシングルドレイン構造を別々に形成することが困難である。
【解決手段】 回折格子パターン或いは半透膜から成る光強度低減機能を有する補助パターンを設置したフォトマスク或いはレチクルをゲート電極形成用フォトリソグラフィ工程に適用することにより、ドライエッチング及びイオン注入工程を通し、回路毎にＧＯＬＤ構造及びＬＤＤ構造及びシングルドレイン構造のトランジスタを簡単に形成することができることを特徴としている。 （もっと読む）

【課題】作製工程を大幅に削減し、低コストで生産性の良い液晶表示装置を提供する。消費電力が少なく、信頼性の高い液晶表示装置を提供する。
【解決手段】ゲート配線上の一部を含む半導体層のエッチングと、画素電極とドレイン電極を接続するためのコンタクトホールの形成を、同一のフォトリソグラフィ工程及びエッチング工程で行うことで、フォトリソグラフィ工程を削減する。これにより露出したゲート配線の一部を絶縁層で覆い、これに液晶層の間隔を維持するスペーサを兼ねさせる。フォトリソグラフィ工程を削減することにより、低コストで生産性の良い液晶表示装置を提供することができる。また、半導体層に酸化物半導体を用いることで、消費電力が低減され、信頼性の高い液晶表示装置を提供することができる。 （もっと読む）

【課題】高性能、高信頼性のトランジスタを有する半導体装置を作製する技術を提供する。
【解決手段】配線層を導電層から形成する際に酸化物半導体層を保護するための保護導電膜を酸化物半導体層と導電層との間に形成して、２段階のエッチングを行う。第１のエッチング工程には、保護導電膜は導電層よりエッチングされにくく、導電層と保護導電膜とのエッチング選択比が高い条件で行うエッチング方法を採用し、第２のエッチング工程には、保護導電膜は酸化物半導体層よりエッチングされやすく、保護導電膜と酸化物半導体層とのエッチング選択比が高い条件で行うエッチング方法を採用する。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を歩留まりよく作製する。
【解決手段】絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁層を形成し、これを用いて、微細なチャネル長（Ｌ）を有するトランジスタを形成する。また、トランジスタを作製する際に、微細化された凸部の上面と重なるゲート絶縁膜の表面に平坦化処理を行う。これにより、トランジスタの高速化を達成しつつ、信頼性を向上させることが可能となる。また、絶縁膜を凸部を有する形状とすることで、自己整合的にソース電極及びドレイン電極を形成することができ、製造工程の簡略化、また生産性を向上させることが可能となる。 （もっと読む）

【課題】可能な限り従来の設備及び加工プロセスを継承してコストの上昇を抑制するも、Ｔａ含有の導電材料を難除去性の残留付着物を発生せしめることなく所望に加工し、容易且つ確実に信頼性の高い半導体装置を実現する。
【解決手段】半導体基板上に、Ｔａ含有層、ＴｉＮ層、及び多結晶シリコン膜等のドライエッチング可能な層を順次積層し、ＴｉＮ層をエッチングストッパーとして多結晶シリコン膜をドライエッチングして所定形状に残し、ＴｉＮ層及びＴａ含有層をＳＰＭ、ＡＰＭ等を用いてウェットエッチングして多結晶シリコン膜下で所定形状に残す。 （もっと読む）

【課題】マスク枚数を増加させることなく、積層構造の導電層の下層が露出した構造を有する半導体装置の作製方法を提供する。
【解決手段】ソース電極及びドレイン電極層を形成する導電膜を２層の積層構造で形成し、該導電膜上にエッチングマスクを形成し、該エッチングマスクを用いて該導電膜をエッチングし、該エッチングマスクを残した状態で該導電膜の上層をサイドエッチングして該導電膜の下層の一部を露出させてソース電極及びドレイン電極層とする。このように形成したソース電極及びドレイン電極層と画素電極層は、露出された下層の部分において接続される。ソース電極及びドレイン電極層を形成する導電膜は、例えば、下層をＴｉ層とし、上層をＡｌ層とすればよい。エッチングマスクに開口部が複数設けられていてもよい。 （もっと読む）

【課題】印刷法にて、容易にヴィアホール等のパターンを形成する方法を提供する事。
【解決手段】基板上に設けられた第一高分子材料からなる第一薄膜をパターニングする際に、第一高分子材料を溶解する第一溶媒に第二高分子材料を溶解させた高分子溶液を準備し、これを第一薄膜に滴下する高分子溶液滴下工程と、第一溶媒が乾燥した後に第一薄膜を第二溶媒に触れさせる第二溶媒接触工程と、を含み、第二溶媒は第一高分子材料を溶解せず、第二高分子材料を溶解する溶媒とする。 （もっと読む）

【課題】触媒層の凝集を抑制し、また炭素の拡散性を制御して、欠陥の無いグラファイト膜を形成することができるグラフェン構造を含むグラファイト膜による配線パターンの形成方法の提供。
【解決手段】触媒層の凝集を抑制し、また炭素の拡散速度を適切に速度に調節することができる合金層又は積層体からなる触媒層を利用して、グラフェン構造を有するグラファイト膜で構成された配線パターンの形成方法を提供する。 （もっと読む）

【課題】画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものと
して、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を
有するアクティブマトリクス型表示装置を提供することを目的とする。
【解決手段】絶縁表面上のゲート電極及びソース配線と、前記ゲート電極及びソース配線
上の第１の絶縁層と、前記第１の絶縁膜上の半導体層と、前記半導体膜上の第２の絶縁層
と、前記第２の絶縁層上の前記ゲート電極と接続するゲート配線と、前記ソース電極と前
記半導体層とを接続する接続電極と、前記半導体層と接続する画素電極とを有することを
特徴としている。 （もっと読む）

【課題】隣接する活性領域の間で横方向に成長するシリコン膜が連結されることを防ぎつつ、活性領域上に十分な厚みのシリコン膜を形成可能とした半導体装置の製造方法を提供する。
【解決手段】ゲート電極６ａを挟んだ両側の活性領域５上に第１のシリコン膜１２ａを選択的にエピタキシャル成長させる工程と、複数のワード配線層ＷＬの各間に第１のシリコン膜１２ａを覆うのに十分な厚みでマスク絶縁膜を埋め込んだ後、このマスク絶縁膜を第１のシリコン膜１２ａの表面が露出するまでエッチングにより除去する工程と、第１のシリコン膜１２ａ上に第２のシリコン膜１２ｂを選択的にエピタキシャル成長させる工程とを含む。 （もっと読む）

【課題】レジストの広がりを容易に制御して、寄生容量の増加を抑制する。
【解決手段】ゲート電極１１ａａ上に、ゲート絶縁膜１２、第１半導体膜１３、第２半導体膜１４及び金属膜を成膜し、金属膜上にレジストを形成する工程と、レジストから露出する金属膜、及びレジストの薄膜部の下層に配置する金属膜の上層部をエッチングしてソースドレイン形成層１５ａを形成する工程と、レジストＲｂｂから露出するソースドレイン形成層１５ａ及び第２半導体膜１４の温度差に基づいてリフロー処理を行いレジストＲｂｃに変形する工程と、レジストＲｂｃを用いて第１半導体層１３ａ及び第２半導体層形成層１４ａを形成する工程と、レジストＲｂｃを除去した後に、ソース電極及びドレイン電極を形成し、両電極から露出する第２半導体層形成層１４ａをエッチングして第２半導体層１４ｂを形成する工程とを備える。 （もっと読む）

【課題】ダイオードと電極材料とのコンタクト抵抗を低減した半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、シリコンを含むダイオードと、前記ダイオードに対して積層された金属層及び可変抵抗膜と、前記ダイオードと前記金属層との間に設けられた、チタンとシリコンと窒素とを含む層と、を備えた。前記チタンと前記シリコンと前記窒素とを含む前記層は、前記窒素よりも前記チタンまたはチタンシリサイドを多く含む。 （もっと読む）

【課題】高輝度化の半導体発光素子及びその製造方法を提供する。
【解決手段】半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、第１電極層と、第２電極層と、を備える。第１電極層は、第２半導体層の第１半導体層とは反対側に設けられ、第２半導体層と接する金属部と、第１半導体層から第２半導体層に向かう方向に沿って金属部を貫通し前記方向に沿って見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下である複数の開口部と、を有する。第２電極層は、第１半導体層と導通する。第２半導体層は、金属部に接する凸部と、開口部の底部において凸部よりも前記方向に沿って後退した凹部と、を有する。 （もっと読む）

【課題】グラフェン層に対して良好なコンタクトを形成しうる配線構造体を有する半導体装置及びその製造方法を提供する。
【解決手段】グラフェン層と、グラフェン層の第１の領域に形成され、グラフェン層と、グラフェン層に積層された第１のネットワーク・ナノグラファイト層とを含む第１の配線部と、グラフェン層の第２の領域に形成され、グラフェン層と、グラフェン層に積層された第２のネットワーク・ナノグラファイト層とを含む第２の配線部と、グラフェン層の、第１の領域と第２の領域との間の第３の領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを有する。 （もっと読む）