【課題】 縦型の半導体装置１００を製造する方法において、半導体ウェハ２の端部側面２ｃを研磨した場合でも、半導体ウェハ２の端部側面２ｃにめっき１４が成長することを抑制することができる製造方法を提供すること。
【解決手段】 本方法は、半導体ウェハ２の表面２ａに表面電極４を形成する表面電極形成工程と、その後に、半導体ウェハ２の端部側面２ｃを研磨する側面研磨工程と、その後に、半導体ウェハ２の裏面２ｂを研磨する裏面研磨工程と、その後に、半導体ウェハ２の裏面２ｂに裏面電極１０を形成する裏面電極形成工程と、その後に、半導体ウェハ２の端部側面２ｃに酸化膜１２を形成する保護膜形成工程と、その後に、表面電極４をめっき処理するめっき処理工程を備えている。酸化膜１２によって、めっき処理工程において半導体ウェハ２の端部側面２ｃにめっき１４が成長することが抑制される。 （もっと読む）

【課題】Ｎ型ショットキー接合界面にＰｔまたはＡｕが到達してしまうおそれを低減する。
【解決手段】Ｎ＋型半導体基板1上のＮ−型エピタキシャル層2に複数のトレンチ2aを形成し、トレンチ2aの側面2a1および底面2a2を介してＰ型不純物を導入して拡散させることにより、ガードリング部4とＰ型層5とを形成し、トレンチ2aの側面2a1上および底面2a2上に酸化膜3を形成し、酸化膜3のうち、トレンチ2aの底面2a2に隣接する部分に開口2bを形成し、半導体チップの表面全体にＰｔまたはＡｕ7を蒸着し、蒸着されたＰｔまたはＡｕ7の上からポリシリコン8を堆積させてトレンチ2aの内部にポリシリコン8を充填し、トレンチ2aの底面2a2の開口3bを介してＰｔまたはＡｕ7をトレンチ2aの底面2a2の下方に拡散させる。 （もっと読む）

【課題】逆方向電圧印加時の漏れ電流を低減することができるショットキーバリアダイオードの製造方法およびショットキーバリアダイオードを提供する。
【解決手段】炭化珪素からなる半導体層１上に、炭化珪素、酸素、および窒素を含むＮＯ酸化膜３を形成した後、ＮＯ酸化膜３を貫通する孔を形成する。この工程によって露出した半導体層１の表面のＮ原子４を除去する。この工程によって表面のＮ原子４が除去された半導体層１上に、半導体層１とショットキー接合を形成する電極７を形成する。 （もっと読む）

【課題】チャネル部に対して効果的に応力を印加することが可能で、これによりキャリア移動度の向上を図ることが可能で高機能化が達成された半導体装置を提供する。
【解決手段】半導体基板３の表面を掘り下げた凹部３ａ内にゲート絶縁膜５を介して設けられたゲート電極７と、ゲート電極７の両脇における半導体基板３の表面側に設けられたソース／ドレイン拡散層１１と、ソース／ドレイン拡散層１１の表面を覆う状態で半導体基板３の表面よりも深く設けられたシリサイド膜（応力印加層）１３とを備えた半導体装置１-1である。半導体基板３の表面に対するチャネル部ｃｈの深さ位置ｄ２は、シリサイド膜（応力印加層）１３の深さｄ１位置よりも浅い。 （もっと読む）

【課題】電極パッド上に所望の形状でめっき層を形成できる構成を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、グラウンドに接続された電極パッド３ａと、電極パッド３ａの上に形成されためっき層６ａと、半導体基板１のうち、電極パッド３ａの下方に位置する領域を区画する絶縁膜７とを備えている。ウェハ裏面の一部または全部が電極パッド３ａと電気的に分離される。 （もっと読む）

【課題】 半導体装置の小型化を実現するとともに、高い耐圧特性を持つ半導体装置を提供する。
【解決手段】 ダイオード１００は、ＳｉＣ基板２の表面にｎ型のドリフト層６と、ｐ型のガードリング領域８と、アノード電極１０と、カソード電極１２を備えている。ダイオード１００では、アノード電極１０の端部１０ａを覆う位置からＳｉＣ基板２の側面まで連続して絶縁膜であるＳＯＧ４が形成されている。ダイオード１００に逆方向の高電圧が印加されたときに、ＳＯＧ４が接地電位となるアノード電極１０の端部１０ａに接する位置から高電位となるＳｉＣ基板の側面２ａに接する位置までの距離を確保することができる。アノード電極１０と終端領域の距離を離さなくても、ＳＯＧ４の距離を確保することによって、沿面放電の発生を抑制することができる。 （もっと読む）

【課題】本発明は、パターン形成された導電性金属層、およびパターン形成された障壁誘電体層との間に改善された接着性を与えるものである。
【解決手段】本発明は、パターン形成された導電性金属層、通常は銅層、およびパターン形成された障壁誘電体層との間の改善された接着に関する。
改善された接着性を有するこの構造は、パターン形成された障壁誘電体層とパターン形成された導電性金属層との間に接着層を含んでいる。この接着層は、銅のバルク電気抵抗率を増加することなしに、金属層と障壁層との間の接着力を、向上させる。改善された接着性を有する構造を作る方法は、パターン形成された導電性金属層を有機金属前駆体に熱的に暴露させ、少なくとも、パターン形成された導電性金属層の表面上に、接着層を堆積させる工程を含んでいる。 （もっと読む）

【課題】精度良く形成された第１，第２のゲート電極を実現すると共に、ゲート幅方向の幅が縮小化された素子分離領域を実現する。
【解決手段】第１のＭＩＳトランジスタは、第１のゲート絶縁膜１３ａ上に形成された第２の金属膜３０ａからなる第１のゲート電極３０Ａと、第１のゲート電極の側面上から第１の活性領域１０ａにおける第１のゲート電極の側方に位置する領域の上面上に跨って形成された絶縁膜２７とを備え、第２のＭＩＳトランジスタは、第２のゲート絶縁膜１３ｂ上に形成され第１の金属膜１４ｂと第１の金属膜上に形成された導電膜３０ｂとからなる第２のゲート電極３０Ｂと、第２のゲート電極の側面上から第２の活性領域における第２のゲート電極の側方に位置する領域の上面上に跨って形成された絶縁膜２７とを備え、第１の金属膜と第２の金属膜とは、互いに異なる金属材料からなり、第１，第２のゲート電極の上面上には絶縁膜が形成されていない。 （もっと読む）

【課題】 n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。
【解決手段】 n型半導体領域２２と、n型半導体領域２２の表面の一部に設けられているp型半導体領域１４と、n型半導体領域２２の表面とp型半導体領域１４の表面に接しており、少なくともn型半導体領域２２の表面にショットキー接合Ｊｂしているアノード電極２（表面電極）と、n型半導体領域２２に接する右側面３０ｂ（第１側面）及び左側面３０ａ（第２側面）を有する絶縁領域３０を備えている。右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 （もっと読む）

【課題】ＧａＡｓなどの閃亜鉛鉱構造と負のピエゾ電気定数ｅ１４を有する化合物半導体材料よりなる半導体基板や半導体層の良好な結晶性を維持した状態で、電極とのコンタクト抵抗を下げる。
【解決手段】半絶縁性のＧａＡｓから構成され、主表面が（１００）面とされた基板１０１の上に、圧縮性の内部応力を伴う絶縁体から構成されて［０−１１］方向に延在するストライプ状の絶縁パターン１１１と、絶縁パターン１１１のとなりの、導電性領域１０２が形成されている領域の基板１０１の上に形成されたオーミック電極１０３とを備える。 （もっと読む）

【課題】工程数の削減を図りつつ、かつセンサ素子などが形成される非シリサイド領域の実質的な開口を狭めることなく、シリサイド領域のみにシリサイド層を形成することが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】シリコン基板１の表面側をセンサ領域１ｓとしての非シリサイド領域とシリサイド領域とに分離する。センサ領域１ｓを露出させる状態でシリコン基板１上にマスクパターン１９を形成する。マスクパターン１９から露出したセンサ領域１ｓにおけるシリコン基板１の表面に、選択的にシリサイドブロック膜２１を成膜する。マスクパターン１９を除去してシリサイドブロック膜２１が形成されたシリコン基板１上に金属膜２５を成膜した後、熱処理を行うことによりセンサ領域１ｓ以外のシリサイド領域におけるシリコン基板の表面層に選択的にシリサイド層を成膜する。 （もっと読む）

【課題】
裏面電極を有するフェイスダウン型の半導体装置の製造方法では、各工程において裏面電極を薬液等から保護するため、何度も保護テープを仮貼りする必要があった。
【解決手段】
本発明では、ソース電極７及びドレイン電極９上に下地電極１１を無電解めっき法により形成する工程を経た後に、半導体ウエハを裏面側から研削する工程と、半導体ウエハの裏面上に裏面電極１２を形成する工程を行い、その後に裏面電極１２上にエポキシ樹脂テープ１３を永久貼り付けする工程と、下地電極１１上にバンプ電極１４を形成する工程と、を行う。 （もっと読む）

本発明の実施形態は、シリコン半導体デバイス、および太陽電池デバイスの前面に使用するための伝導性銀ペーストに関する。
（もっと読む）

【課題】逆方向リーク電流を低減させながらも順方向電圧降下を抑制可能なショットキーバリアダイオードを提供する。
【解決手段】表面に第１導電型の半導体層を有する半導体基板と、前記第１導電型の半導体層内に表面から所定の深さに面方向に配列された埋め込みバリアと、前記第１導電型の半導体層の表面で前記埋め込みバリアを囲むように環状に形成された第２導電型の半導体層からなるガードリングと、前記第１導電型の半導体層に接するように配設された金属層とを具備したショットキーバリアダイオードであって、前記埋め込みバリアは、電気的に浮遊状態であることを特徴とする。 （もっと読む）

【課題】空気の層に基づくパッシベーションの膜の不整合性による不連続性の問題を解決し、高耐圧特性に優れたトランジスタの提供を課題とする。
【解決手段】ＩＩＩ−Ｖ族窒化物からなる半導体層と、その上に、ソース／ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とが形成されており、前記ゲート電極が、前記誘電体膜の一部を窒化したものであり、さらにセカンドメタルで被覆されていることを特徴とするヘテロ接合電界効果型トランジスタ。 （もっと読む）

【課題】キャリア移動度を一層向上できる半導体装置を提供する。
【解決手段】この半導体装置は、ゲート３の側面とソース／ドレイン６のエクステンション領域６ａとを被覆する様に側面視断面Ｌ字状に形成されたサイドウォール５ｂと、ゲート３上およびソース／ドレイン６のコンタクト領域６ｂ上に形成されたシリサイド層７と、サイドウォール５ｂおよびシリサイド層７を被覆する様に形成されたストレスライナー膜８とを備え、ソース／ドレイン６のコンタクト領域６ｂが半導体基板１の半導体素材（Ｓｉ）よりも格子間隔の大きい半導体素材（ＳｉＧｅ）により形成され且つストレスライナー膜８が圧縮型であり、または、ソース／ドレイン６のコンタクト領域６ｂが半導体基板１の半導体素材（Ｓｉ）よりも格子間隔の小さい半導体素材（ＳｉＣ）により形成され且つストレスライナー膜８が引張型であるものである。 （もっと読む）

コア−シェル−シェル（ＣＳＳ）ナノワイヤトランジスタ（ＮＷＴ）であって、表面を持つ基板と、半導体コアと、該半導体コアを囲む絶縁性シェルと、該絶縁性シェルを囲む導電性シェルとを含む円柱形のＣＳＳナノ構造体であって、上記表面上にある下側半円柱を有するＣＳＳナノ構造体と、上記ＣＳＳナノ構造体の中央部にある上記導電性シェルから形成されているゲート電極と、上記基板の表面と、上記ＣＳＳナノ構造体の中央部にある上記下側半円柱との間に配置された絶縁性凹形ストリンガと、上記ＣＳＳナノ構造体の中央部にある、ゲート電極および上記絶縁性凹形ストリンガの上に形成されている導電膜ゲートストラップと、上記ＣＳＳナノ構造体の両端部にある、上記半導体コアの複数の露出領域に形成されているソース／ドレイン（Ｓ／Ｄ）領域と、を含むコア−シェル−シェル（ＣＳＳ）ナノワイヤトランジスタ（ＮＷＴ）。
（もっと読む）

【課題】 半導体素子の表面に金属電極を形成する場合、バリア膜を形成することで、半導体素子の表面にめっき法を用いて厚い金属電極を形成することができる。しかし、バリア膜は導電性があるため、金属電極間に存在するバリア膜は絶縁する必要がある。
【解決方法】 層間絶縁膜１２が形成された半導体素子１４の表面に導電性のあるバリア膜１０を形成する。バリア膜１０の表面に金属電極５を形成した後に、半導体素子１４を熱酸化する。金属電極４が形成されていない領域のバリア膜１０ｃは酸化され絶縁性を示す。これにより金属電極同士は絶縁される。また金属電極５が形成されている領域のバリア膜１０ａ，１０ｂは金属電極５がマスクの役割を果し、酸化されず導電性を保つ。これにより金属電極５と半導体素子１４との導通は確保される。
その後、金属電極５表面の酸化膜２２を除去することで、金属電極５の導通も確保される。 （もっと読む）

【課題】ゲート電極の近傍での耐圧が高められた化合物半導体装置とその製造方法を提供すること。
【解決手段】SiC基板２０と、SiC基板２０の上に形成された電子走行層２１と、電子走行層２１の上に形成された電子供給層２３と、電子供給層２３の上に互いに間隔をおいて形成されたソース電極２７ａ及びドレイン電極２７ｂと、ソース電極２７ａとドレイン電極２７ｂの間の電子供給層２３上に形成され、SiC基板２０に向かって狭径となる開口２９ｂを備えた保護絶縁膜３０と、開口２９ｂ内の電子供給層２３上に形成されたゲート電極３２とを有する化合物半導体装置による。 （もっと読む）

【課題】大電流容量を有する半導体装置を提供する。
【解決手段】半導体装置は、エピウエハ１１０と、絶縁膜と、第１の電極と、導電層と、第２の電極１６０とを備えている。エピウエハ１１０は、高欠陥領域１１１と、高欠陥領域１１１よりも欠陥密度の低い低欠陥領域１１２とを含み、主表面１１３と、主表面１１３と反対側の裏面１１４とを有する。絶縁膜は、エピウエハ１１０の主表面１１３における高欠陥領域１１１を覆うように形成される。第１の電極は、低欠陥領域の上に形成され、絶縁膜を介して隣り合う。導電層は、絶縁膜を介して隣り合う第１の電極を電気的に接続する。第２の電極１６０は、エピウエハ１１０の裏面１１４上に形成されている。 （もっと読む）