ヘテロ接合電界効果型トランジスタおよびその製造方法
【課題】空気の層に基づくパッシベーションの膜の不整合性による不連続性の問題を解決し、高耐圧特性に優れたトランジスタの提供を課題とする。
【解決手段】ＩＩＩ−Ｖ族窒化物からなる半導体層と、その上に、ソース／ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とが形成されており、前記ゲート電極が、前記誘電体膜の一部を窒化したものであり、さらにセカンドメタルで被覆されていることを特徴とするヘテロ接合電界効果型トランジスタ。
【解決手段】ＩＩＩ−Ｖ族窒化物からなる半導体層と、その上に、ソース／ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とが形成されており、前記ゲート電極が、前記誘電体膜の一部を窒化したものであり、さらにセカンドメタルで被覆されていることを特徴とするヘテロ接合電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ−Ｖ族窒化物からなる半導体から構成されるヘテロ接合電界効果型トランジスタ（High Field Effect Transistor: HFET）とその製造方法に関するものである。
より詳細には、本発明は、特に、高耐圧化を目的としたヘテロ接合電界効果型トランジスタとその製造方法に関するものである。
【背景技術】
【０００２】
従来、ＩＩＩ−Ｖ族窒化物からなる半導体を用いたヘテロ接合電界効果型トランジスタにおいて、高耐圧化および電流コラプス抑制の一方法として、窒化珪素などによるパッシベーション膜を、ゲート電極が無い部分に堆積する方法が開示されている（例えば、特許文献１）。
【０００３】
【特許文献１】特開２００２−３５９２５６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
パッシベーション膜の堆積順序としては、ゲート電極用のゲート金属堆積前に形成する場合とゲート金属堆積後に形成する場合の２つの場合が有る。
プロセスの都合上、ゲート金属堆積後にパッシベーション膜を形成する場合、ゲート金属近傍のパッシベーション膜には、図３に見られるような不整合性が見られ、パッシベーション膜とゲート金属の間に空気の層が生じてしまう。この空気の層が原因となり、本来の目標とするトランジスタの高耐圧化が影響を受けている。
【０００５】
したがって、本願発明は、空気の層に基づくパッシベーションの膜の不整合性による不連続性の問題を解決し、高耐圧特性に優れたトランジスタの提供を課題とする。
【課題を解決するための手段】
【０００６】
かくして、本発明によれば、ＩＩＩ−Ｖ族窒化物からなる半導体層と、その上に、ソース／ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とが形成されており、前記ゲート電極が、前記誘電体膜の一部を窒化したものであり、さらにセカンドメタルで被覆されていることを特徴とするヘテロ接合電界効果型トランジスタが提供される。
【０００７】
また、本発明によれば、ＩＩＩ−Ｖ族窒化物からなる半導体層上の両端に、ソース/ドレイン電極を形成する第一の工程と、
前記ＩＩＩ−Ｖ族窒化物からなる半導体層上であって、少なくともソース/ドレイン電極間に前記ＩＩＩ−Ｖ族窒化物よりも高い誘電率を有する誘電体膜を形成する第二の工程と、
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する第三の工程と、
前記ゲート電極上にセカンドメタルを形成する第四の工程
を含むことを特徴とするヘテロ接合電界効果型トランジスタの製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、パッシベーション膜の不整合性による不連続性の問題を解決し、高耐圧特性に優れたヘテロ接合電界効果型トランジスタの提供が実現可能である。
また、本発明によれば、高耐圧特性に優れた電界効果型トランジスタの製造が可能である。
【０００９】
本発明において、ＩＩＩ−Ｖ族窒化物よりも高い誘電率を有する誘電体膜の多くは高融点の金属酸化物の膜からなっている。
一方、高融点金属の窒化物はショットキー電極として優れた特性を示すことが知られている。
【００１０】
したがって、本発明によるヘテロ接合電界効果型トランジスタにおいて、高融点の金属酸化物の窒化により形成されるゲート電極は、ショットキー電極として優れた特性を示し得る。
また、本発明によるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜は、パッシベーション効果を有している。
【００１１】
また、本発明によれば、ゲート電極が、前記誘電体膜のゲート電極となる部分を窒化して形成されるため、形成されるゲート電極と誘電体膜との間には、如何なる空気の層も存在せず、連続的であるため、理想的なゲート電極／誘電体膜界面が形成され、高耐圧特性に優れたヘテロ接合電解効果型トランジスタが提供され得る。
【発明を実施するための最良の形態】
【００１２】
本発明によるヘテロ接合電界効果型トランジスタは、ＩＩＩ−Ｖ族窒化物からなる半導体層上に、ソース/ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とを形成し、前記ゲート電極を、前記誘電体膜の一部を窒化することにより形成し、さらにセカンドメタルで被覆することにより製造される。
【００１３】
本発明によるヘテロ接合電界効果型トランジスタにおけるＩＩＩ−Ｖ族窒化物からなる半導体層は、積層体構造を有しており、その材料としては、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＩｎＮ、ＧａＮ／ＡｌＧａＩｎＮなどが挙げられる。
その中でも、より大きなシートキャリア濃度が必要な場合にＧａＮ／ＡｌＩｎＮの組み合わせが、ピエゾ効果を抑えたい場合には格子整合が可能なＧａＮ／ＡｌＧａＩｎＮの組み合わせが、成長の簡便性の観点からはＧａＮ／ＡｌＧａＮが好ましい。
【００１４】
本発明によるＩＩＩ−Ｖ族窒化物からなる半導体層は、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法等の公知の技術に従って製造することができる。
その中でも、全体の層厚を厚くしたい場合にはＭＢＥ法が望ましく、量産性等の観点からはＭＯＣＶＤ法が、半導体層の形成方法として好ましい。
【００１５】
すなわち、例えばＭＯＣＶＤ法によりＧａＮからなる層を形成し、この層上に、さらにＭＯＣＶＤ法によりＡｌＧａＮを積層することにより、ＩＩＩ−Ｖ族窒化物からなる半導体層を製造できる。この際、両層の界面に二次元電子ガスが形成される。
【００１６】
より具体的には、本発明において用いられるＨＦＥＴ構造を有する半導体層としては、特に限定されるものではないが、一般的に種々の基板上（サファイヤ、ＳｉＣ、Ｓｉなど）にバッファ層（ＡｌＮ層やＡｌＮ／ＧａＮ超格子層など）、ＧａＮからなるチャネル層（厚さ１μｍ以上）、ＡｌＧａＮからなる障壁層（厚さ２０ｎｍ程度）が順次成長されている半導体層が用いられる。
【００１７】
次に、得られたＩＩＩ−Ｖ族窒化物からなる半導体層上の両端にソース／ドレイン電極を形成する。
上記のソース／ドレイン電極に用いられる材料としては、Ｔｉ／Ａｌ、Ｈｆ／Ａｌ／Ｈｆ／Ａｕなどが挙げられる。
その中でも、コンタクト抵抗が小さくなるという観点からＨｆ／Ａｌ／Ｈｆ／Ａｕが好ましい。
すなわち、Ｈｆ／Ａｌ／Ｈｆ／Ａｕをこの順で、半導体表面から上方向に積層したソース／ドレイン電極が好適に用いられる。
【００１８】
上記のソース/ドレイン電極の形成方法としては、スパッタ法、ＥＢ蒸着法などが挙げられる。
その中でも、電極端部におけるバリが出来ない観点からＥＢ蒸着法がソース/ドレイン電極の形成方法として好ましい。
【００１９】
次に、ソース/ドレイン電極間にＩＩＩ−Ｖ族窒化物からなる半導体層よりも高い誘電率を有する誘電体膜を形成する。
【００２０】
上記のＩＩＩ−Ｖ族窒化物からなる半導体より高い誘電率を有する誘電体膜は、酸化チタン、酸化タンタル、酸化ハフニウム、酸化ニオブ、酸化ジルコニウム、酸化バナジウムおよび酸化タングステンからなる群から選択される金属酸化物を含むことを特徴とする。
【００２１】
上記の金属酸化物を含む誘電体膜の形成方法としては、リフトオフ法、ＣＶＤ法、スパッタ法等が挙げられる。
その中でも、絶縁破壊電界と成膜速度、設備の安全性等の観点からＥＣＲスパッタ法が誘電体膜の形成方法として好ましい。
【００２２】
リフトオフによって誘電体膜を雛壇型に作製する場合は、たとえば２００ｎｍ程度、エッチングによって誘電体膜を雛壇型に作製する場合には６００ｎｍ程度の厚さに成膜することができる。
通常、誘電体膜は、理想的には高耐圧化のためにゲート／ドレイン間の電界を均等に分布させるためにはゲート電極からドレイン電極に向かって徐々に薄くなっていく状態が望ましいが、製作の容易性からゲート電極からドレイン電極に向かって階段状に厚さを変える事で等価な効果が得られる。したがって、本発明において、この階段状を「雛壇型」と称する。
【００２３】
上記の誘電体膜は、ＩＩＩ−Ｖ族窒化物からなる半導体層上と、その両端に形成したソース／ドレイン電極の上面の全部または一部とを含む表面、あるいはソース/ドレイン電極が形成されておらず、ソース/ドレイン電極との間に露出しているＩＩＩ−Ｖ族窒化物からなる半導体の表面上に形成することができる。
【００２４】
全面に成膜する場合は、ＣＶＤ法やスパッタ法を用いることが出来る。一方、リフトオフによってソース/ドレイン電極の上に成膜しないようにする場合は、スパッタ法が望ましい。
【００２５】
誘電体層を雛壇型にする場合には、引き続いてリフトオフプロセスによって形成する方法、あるいはウェットエッチングによって形成する方法が挙げられる。
【００２６】
次に、形成した誘電体膜のゲート電極を形成する部分を窒化してゲート電極を形成する。
この場合、形成した誘電体膜が厚い場合には、必要に応じて該誘電体膜のゲート電極を形成する部分をパターニングした後に、誘電体膜をドライまたはウェットエッチングにより、エッチングする。
【００２７】
上記のエッチングの際には、ＩＩＩ−Ｖ族窒化物からなる半導体層表面が露出するまで完全にエッチングせずに、ＩＩＩ−Ｖ族窒化物からなる半導体表面に膜厚５０〜２００ｎｍ程度、好ましくは５０〜１００ｎｍ程度の厚さの誘電体膜が残るように、エッチングする。
【００２８】
エッチングした後の誘電体膜厚が５０ｎｍより薄いと、イオン注入などの高エネルギー粒子の入射によって２次元電子ガスがダメージを受ける問題を生ずることがあり、また、逆に該誘電体膜厚が２００ｎｍより厚いと、次の工程のゲート電極形成のための前記金属酸化膜の窒化に時間を要し、製造ラインなどの自動運転に、支障をきたすことがあって好ましくない。
【００２９】
本発明によるヘテロ接合電界効果型トランジスタにおいて、ゲート電極は、前記の金属酸化物を含む誘電体膜のゲート電極となる部分、すなわち、上記の誘電体膜をエッチングした部分を窒化することにより形成される。
エッチングの際に残した酸化タンタルの厚さによって窒化の条件が変わってくる。より厚い誘電体膜を残した場合は、より強く窒化する必要がある。
【００３０】
上記のゲート電極を形成するための窒化方法は、次の：
ア） 窒素ラジカル照射または窒素ラジカル照射と熱処理からなる窒化方法；
イ） アンモニアラジカル照射またはアンモニアラジカル照射と熱処理からなる窒化方法；
ウ） アンモニア照射と熱処理からなる窒化方法；
エ） イオン注入またはイオン注入と熱処理からなる窒化方法；
オ） 不純物拡散または不純物拡散と熱処理からなる窒化方法；
からなる群から選択されるいずれか１つの窒化方法である。
【００３１】
したがって、本発明によるヘテロ接合電界効果型トランジスタにおけるゲート電極は、窒化チタン、窒化タンタル、窒化ハフニウム、窒化ニオブ、窒化ジルコニウム、窒化バナジウム、窒化タングステンからなる群から選択される金属窒化物を含むことを特徴とする。
【００３２】
なお、上記の窒化方法のうち、窒素ラジカル照射の場合は、窒化の効率が高いため、熱処理を必ずしも要しない。
なお、窒素ラジカル照射の条件としては、例えば、ＲＦパワー３００Ｗ、窒素流量１０ｓｃｃｍ、窒化時間５分を用いて酸化タンタルの窒化を行なったが、窒化を十分行なえるのであれば、ＲＦパワー、窒素流量、窒化時間は任意の値を用いることが出来る。
【００３３】
また、アンモニアラジカル照射の場合は、アンモニアに含まれる水素が、酸素の引き抜きを促進するため、窒素ラジカルの場合よりもさらに望ましい。
【００３４】
前記窒化の進行速度は用いる金属によって異なり、たとえば酸化チタンの窒化はより早く進行する。これは、チタンと酸素の結合が比較的弱いためである。一般的に、比誘電率の高い酸化物ほど窒化し易いと言える。
【００３５】
前記窒化方法が、イオン注入あるいはイオン注入とその後の熱処理の場合には、イオンとして、窒素イオンが用いられる。
【００３６】
窒化方法が、不純物拡散あるいは不純物拡散とその後の熱処理の場合には、Ｌｉ3Ｎが用いられる。
【００３７】
いずれの窒化方法においても、窒化の度合い、すなわち絶縁体（酸化膜）から導電体（窒化膜）への変化が十分でない場合、さらに熱処理を行なうことで窒化を促進することができる。窒化の目安として、渦電流測定法で測定した場合、抵抗率１０Ωｃｍ以下、より望ましくは１Ωｃｍが得られればよい。
【００３８】
コンタクト抵抗の改善のために、形成したゲート電極上にセカンドメタルを成膜する。
上記のセカンドメタルとして用いられる金属としては、金、銅、アルミニウム、チタン等が上げられるが、導電率や安定性の観点から最表面は金が好ましい。金の密着性に問題が生じることもあり、より望ましくはＴｉ／Ａｕの２層構造が望ましい。
【００３９】
また、セカンドメタルの成膜方法としては、スパッタリング法、ＥＢ蒸着法等が挙げられるが、特にスパッタ法が密着強度の観点から好ましい。
【実施例】
【００４０】
以下の実施例は、本願発明をより詳細に説明することを目的としており、本願発明をなんら制限するものではない。
なお、製造したトランジスタの耐圧試験は、十分にピンチオフするゲート電圧を印加した状態で（通常は−８Ｖ程度）ドレイン電圧を印加し、ドレイン電流が１ｍＡとなった電圧を耐圧と定義している。
ドレイン電流が１ｍＡとなるドレイン電圧の測定は、６００Ｖ程度まで印加可能なカーブトレーサを用いている。
【００４１】
実施例１
図１は、第１の実施例を示す図面である。図１においてＨＦＥＴ構造は一つの四角１で表しており、点線は２次元電子ガス２を示している。
ＩＩＩ−Ｖからなる半導体層としては、ＭＯＣＶＤ法によって、Ｓｉ基板上にＡｌＮ（５ｎｍ）／ＧａＮ（２０ｎｍ）を２０周期繰り返した超格子からなるバッファ層、アンドープＧａＮチャネル層（厚さ１μｍ）、アンドープＡｌ0.25Ｇａ0.75Ｎ層（厚さ２０ｎｍ）からなる構造からなる半導体層を用いた。
【００４２】
得られたＩＩＩ−Ｖ族窒化物からなる半導体層上の両端に、Ｈｆ／Ａｌ／Ｈｆ／Ａｕを用いスパッタ法によりソース／ドレイン電極３を形成した後、上記半導体層の上面で、かつソース／ドレイン間にＥＣＲスパッタ法により酸化タンタルを成膜して酸化タンタルからなる膜厚３００ｎｍの誘電体膜４を形成する（図１（ａ））。
【００４３】
上記の酸化タンタル以外に、以下の実施例で示すように、酸化チタン、酸化ハフニウム、酸化ニオブ、酸化ジルコニウム、酸化バナジウム、酸化タングステンを用いることが可能であるが、得られる耐圧（結果）は比誘電率および絶縁破壊電界強度に依存する。
【００４４】
上記の誘電体膜のゲート電極となる部分をパターニングした後、該誘電体膜をドライエッチングして、ＩＩＩ−Ｖ族窒化物からなる半導体層表面との間に膜厚５０ｎｍ程度となるように誘電体膜を残す（図１（ｂ）の５）。
ドライエッチングは、ＲＩＥを用いて、ＣＨ3：ＳＦ6＝３２：１８ＳＣＣＭ、ＲＦパワー＝１５０Ｗ、圧力＝５Ｐａで１５分間エッチングを行なった。
【００４５】
引き続いて、ゲート電極となる部分の誘電体膜を、窒素ラジカルを用いて窒化する（図１（ｃ）の６）。
例えば、条件としてＲＦパワー３００Ｗ、窒素流量１０ｓｃｃｍ、窒化時間５分を用いて酸化タンタルの窒化を行なった。
【００４６】
コンタクト抵抗の改善のために、形成したゲート電極上にスパッタ法によりＴｉ／Ａｕを用いてセカンドメタル７を成膜する（図１（ｄ））。
【００４７】
このようにして製造したヘテロ接合電界効果型トランジスタの断面の電子顕微鏡写真（図２）では、従来法である、ゲート電極となるゲート金属の堆積後にパッシベーション膜を形成して作成したトランジスタの断面の電子顕微鏡写真（図３）に観測されるようなゲート電極と酸化タンタルとの間の空気の層が存在しないことが判る。
しかも従来例のゲート電極上に酸化タンタルをスパッタした場合よりも２００Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【００４８】
実施例２
実施例１の誘電体層用材料である「酸化タンタル」を「酸化タングステン」に替えた以外は、実施例１と全く同様にして、誘電体膜を形成した。
【００４９】
なお、本実施例では、誘電体膜の窒化の方法としてアンモニアラジカルを用いた。
例えば、条件としてＲＦパワー３００Ｗ、アンモニア流量１０ｓｃｃｍ、窒化時間２分を用いて酸化タングステンの窒化を行なったが、窒化を十分行なえるのであれば、ＲＦパワー、アンモニア流量、窒化時間は任意の値を用いることが出来る。
【００５０】
このようにして製造したトランジスタは、従来例のゲート電極上に酸化タングステンをスパッタした場合に比べてより２５０Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【００５１】
実施例３
実施例１の誘電体層用材料である「酸化タンタル」を「酸化チタン」に替えた以外は、実施例１と全く同様にして、誘電体膜を形成した。
【００５２】
本実施例では、窒化の方法として半導体層の温度を６００℃にしてアンモニアガスを照射した。半導体層の温度を上昇するために窒化珪素でパターニングを行なっている。半導体層の温度としては、用いる酸化膜の熱の耐性とアンモニアの分解温度のトレードオフになる。
【００５３】
このようにして製造したトランジスタは、従来例のゲート電極上に酸化チタンをスパッタした場合に比べて１００Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【００５４】
実施例４
実施例１の誘電体層用材料である「酸化タンタル」を「酸化ニオブ」に替えた以外は、実施例１と全く同様にして、誘電体膜を形成した。
【００５５】
本実施例では、窒化の方法としてイオン注入を用いた。すなわち、加速電圧１０ｋｅＶで窒素イオンの注入を行い、８００℃で１０秒のフラッシュアニールを行なった。
窒化を十分行なえるのであれば、これ以外の任意の条件を用いることができる。
【００５６】
このようにして製造したトランジスタは、従来例のゲート電極上に酸化ニオブをスパッタした場合に比べて１５０Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【００５７】
実施例５
実施例１の誘電体層用材料である「酸化タンタル」を「酸化バナジウム」に替えた以外は、実施例１と全く同様にして、誘電体膜を形成した。
本実施例では、窒化の方法として不純物拡散を用いた。すなわち、不純物としてＬｉ3Ｎを用い、基板温度５００℃で１時間拡散を行なった。
【００５８】
窒化を十分行なえるのであれば、これ以外の任意の条件を用いることができる。
このようにして製造したトランジスタは、従来例のゲート電極上に酸化バナジウムをスパッタした場合に比べて２００Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【産業上の利用可能性】
【００５９】
本発明によれば、パッシベーション膜の不整合性による不連続性の問題を解決し、高耐圧特性に優れたヘテロ接合電界効果型トランジスタの提供が実現可能である。
【図面の簡単な説明】
【００６０】
【図１】実施例１から５の構造を表す略図である。
【図２】本発明によるトランジスタの断面の電子顕微鏡写真である。
【図３】従来法により製造したトランジスタの断面の電子顕微鏡写真であり、従来構造の問題点を表す図である。
【符号の説明】
【００６１】
１・・・ＡｌＧａＮ/ＧａＮ-ＨＦＥＴ構造
２・・・２次元電子ガス（２ＤＥＧ）
３・・・ソース／ドレイン電極
４・・・高誘電体膜（酸化タンタル等）
５・・・エッチング領域
６・・・窒化領域
７・・・セカンドメタル
【技術分野】
【０００１】
本発明は、ＩＩＩ−Ｖ族窒化物からなる半導体から構成されるヘテロ接合電界効果型トランジスタ（High Field Effect Transistor: HFET）とその製造方法に関するものである。
より詳細には、本発明は、特に、高耐圧化を目的としたヘテロ接合電界効果型トランジスタとその製造方法に関するものである。
【背景技術】
【０００２】
従来、ＩＩＩ−Ｖ族窒化物からなる半導体を用いたヘテロ接合電界効果型トランジスタにおいて、高耐圧化および電流コラプス抑制の一方法として、窒化珪素などによるパッシベーション膜を、ゲート電極が無い部分に堆積する方法が開示されている（例えば、特許文献１）。
【０００３】
【特許文献１】特開２００２−３５９２５６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
パッシベーション膜の堆積順序としては、ゲート電極用のゲート金属堆積前に形成する場合とゲート金属堆積後に形成する場合の２つの場合が有る。
プロセスの都合上、ゲート金属堆積後にパッシベーション膜を形成する場合、ゲート金属近傍のパッシベーション膜には、図３に見られるような不整合性が見られ、パッシベーション膜とゲート金属の間に空気の層が生じてしまう。この空気の層が原因となり、本来の目標とするトランジスタの高耐圧化が影響を受けている。
【０００５】
したがって、本願発明は、空気の層に基づくパッシベーションの膜の不整合性による不連続性の問題を解決し、高耐圧特性に優れたトランジスタの提供を課題とする。
【課題を解決するための手段】
【０００６】
かくして、本発明によれば、ＩＩＩ−Ｖ族窒化物からなる半導体層と、その上に、ソース／ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とが形成されており、前記ゲート電極が、前記誘電体膜の一部を窒化したものであり、さらにセカンドメタルで被覆されていることを特徴とするヘテロ接合電界効果型トランジスタが提供される。
【０００７】
また、本発明によれば、ＩＩＩ−Ｖ族窒化物からなる半導体層上の両端に、ソース/ドレイン電極を形成する第一の工程と、
前記ＩＩＩ−Ｖ族窒化物からなる半導体層上であって、少なくともソース/ドレイン電極間に前記ＩＩＩ−Ｖ族窒化物よりも高い誘電率を有する誘電体膜を形成する第二の工程と、
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する第三の工程と、
前記ゲート電極上にセカンドメタルを形成する第四の工程
を含むことを特徴とするヘテロ接合電界効果型トランジスタの製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、パッシベーション膜の不整合性による不連続性の問題を解決し、高耐圧特性に優れたヘテロ接合電界効果型トランジスタの提供が実現可能である。
また、本発明によれば、高耐圧特性に優れた電界効果型トランジスタの製造が可能である。
【０００９】
本発明において、ＩＩＩ−Ｖ族窒化物よりも高い誘電率を有する誘電体膜の多くは高融点の金属酸化物の膜からなっている。
一方、高融点金属の窒化物はショットキー電極として優れた特性を示すことが知られている。
【００１０】
したがって、本発明によるヘテロ接合電界効果型トランジスタにおいて、高融点の金属酸化物の窒化により形成されるゲート電極は、ショットキー電極として優れた特性を示し得る。
また、本発明によるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜は、パッシベーション効果を有している。
【００１１】
また、本発明によれば、ゲート電極が、前記誘電体膜のゲート電極となる部分を窒化して形成されるため、形成されるゲート電極と誘電体膜との間には、如何なる空気の層も存在せず、連続的であるため、理想的なゲート電極／誘電体膜界面が形成され、高耐圧特性に優れたヘテロ接合電解効果型トランジスタが提供され得る。
【発明を実施するための最良の形態】
【００１２】
本発明によるヘテロ接合電界効果型トランジスタは、ＩＩＩ−Ｖ族窒化物からなる半導体層上に、ソース/ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とを形成し、前記ゲート電極を、前記誘電体膜の一部を窒化することにより形成し、さらにセカンドメタルで被覆することにより製造される。
【００１３】
本発明によるヘテロ接合電界効果型トランジスタにおけるＩＩＩ−Ｖ族窒化物からなる半導体層は、積層体構造を有しており、その材料としては、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＩｎＮ、ＧａＮ／ＡｌＧａＩｎＮなどが挙げられる。
その中でも、より大きなシートキャリア濃度が必要な場合にＧａＮ／ＡｌＩｎＮの組み合わせが、ピエゾ効果を抑えたい場合には格子整合が可能なＧａＮ／ＡｌＧａＩｎＮの組み合わせが、成長の簡便性の観点からはＧａＮ／ＡｌＧａＮが好ましい。
【００１４】
本発明によるＩＩＩ−Ｖ族窒化物からなる半導体層は、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法等の公知の技術に従って製造することができる。
その中でも、全体の層厚を厚くしたい場合にはＭＢＥ法が望ましく、量産性等の観点からはＭＯＣＶＤ法が、半導体層の形成方法として好ましい。
【００１５】
すなわち、例えばＭＯＣＶＤ法によりＧａＮからなる層を形成し、この層上に、さらにＭＯＣＶＤ法によりＡｌＧａＮを積層することにより、ＩＩＩ−Ｖ族窒化物からなる半導体層を製造できる。この際、両層の界面に二次元電子ガスが形成される。
【００１６】
より具体的には、本発明において用いられるＨＦＥＴ構造を有する半導体層としては、特に限定されるものではないが、一般的に種々の基板上（サファイヤ、ＳｉＣ、Ｓｉなど）にバッファ層（ＡｌＮ層やＡｌＮ／ＧａＮ超格子層など）、ＧａＮからなるチャネル層（厚さ１μｍ以上）、ＡｌＧａＮからなる障壁層（厚さ２０ｎｍ程度）が順次成長されている半導体層が用いられる。
【００１７】
次に、得られたＩＩＩ−Ｖ族窒化物からなる半導体層上の両端にソース／ドレイン電極を形成する。
上記のソース／ドレイン電極に用いられる材料としては、Ｔｉ／Ａｌ、Ｈｆ／Ａｌ／Ｈｆ／Ａｕなどが挙げられる。
その中でも、コンタクト抵抗が小さくなるという観点からＨｆ／Ａｌ／Ｈｆ／Ａｕが好ましい。
すなわち、Ｈｆ／Ａｌ／Ｈｆ／Ａｕをこの順で、半導体表面から上方向に積層したソース／ドレイン電極が好適に用いられる。
【００１８】
上記のソース/ドレイン電極の形成方法としては、スパッタ法、ＥＢ蒸着法などが挙げられる。
その中でも、電極端部におけるバリが出来ない観点からＥＢ蒸着法がソース/ドレイン電極の形成方法として好ましい。
【００１９】
次に、ソース/ドレイン電極間にＩＩＩ−Ｖ族窒化物からなる半導体層よりも高い誘電率を有する誘電体膜を形成する。
【００２０】
上記のＩＩＩ−Ｖ族窒化物からなる半導体より高い誘電率を有する誘電体膜は、酸化チタン、酸化タンタル、酸化ハフニウム、酸化ニオブ、酸化ジルコニウム、酸化バナジウムおよび酸化タングステンからなる群から選択される金属酸化物を含むことを特徴とする。
【００２１】
上記の金属酸化物を含む誘電体膜の形成方法としては、リフトオフ法、ＣＶＤ法、スパッタ法等が挙げられる。
その中でも、絶縁破壊電界と成膜速度、設備の安全性等の観点からＥＣＲスパッタ法が誘電体膜の形成方法として好ましい。
【００２２】
リフトオフによって誘電体膜を雛壇型に作製する場合は、たとえば２００ｎｍ程度、エッチングによって誘電体膜を雛壇型に作製する場合には６００ｎｍ程度の厚さに成膜することができる。
通常、誘電体膜は、理想的には高耐圧化のためにゲート／ドレイン間の電界を均等に分布させるためにはゲート電極からドレイン電極に向かって徐々に薄くなっていく状態が望ましいが、製作の容易性からゲート電極からドレイン電極に向かって階段状に厚さを変える事で等価な効果が得られる。したがって、本発明において、この階段状を「雛壇型」と称する。
【００２３】
上記の誘電体膜は、ＩＩＩ−Ｖ族窒化物からなる半導体層上と、その両端に形成したソース／ドレイン電極の上面の全部または一部とを含む表面、あるいはソース/ドレイン電極が形成されておらず、ソース/ドレイン電極との間に露出しているＩＩＩ−Ｖ族窒化物からなる半導体の表面上に形成することができる。
【００２４】
全面に成膜する場合は、ＣＶＤ法やスパッタ法を用いることが出来る。一方、リフトオフによってソース/ドレイン電極の上に成膜しないようにする場合は、スパッタ法が望ましい。
【００２５】
誘電体層を雛壇型にする場合には、引き続いてリフトオフプロセスによって形成する方法、あるいはウェットエッチングによって形成する方法が挙げられる。
【００２６】
次に、形成した誘電体膜のゲート電極を形成する部分を窒化してゲート電極を形成する。
この場合、形成した誘電体膜が厚い場合には、必要に応じて該誘電体膜のゲート電極を形成する部分をパターニングした後に、誘電体膜をドライまたはウェットエッチングにより、エッチングする。
【００２７】
上記のエッチングの際には、ＩＩＩ−Ｖ族窒化物からなる半導体層表面が露出するまで完全にエッチングせずに、ＩＩＩ−Ｖ族窒化物からなる半導体表面に膜厚５０〜２００ｎｍ程度、好ましくは５０〜１００ｎｍ程度の厚さの誘電体膜が残るように、エッチングする。
【００２８】
エッチングした後の誘電体膜厚が５０ｎｍより薄いと、イオン注入などの高エネルギー粒子の入射によって２次元電子ガスがダメージを受ける問題を生ずることがあり、また、逆に該誘電体膜厚が２００ｎｍより厚いと、次の工程のゲート電極形成のための前記金属酸化膜の窒化に時間を要し、製造ラインなどの自動運転に、支障をきたすことがあって好ましくない。
【００２９】
本発明によるヘテロ接合電界効果型トランジスタにおいて、ゲート電極は、前記の金属酸化物を含む誘電体膜のゲート電極となる部分、すなわち、上記の誘電体膜をエッチングした部分を窒化することにより形成される。
エッチングの際に残した酸化タンタルの厚さによって窒化の条件が変わってくる。より厚い誘電体膜を残した場合は、より強く窒化する必要がある。
【００３０】
上記のゲート電極を形成するための窒化方法は、次の：
ア） 窒素ラジカル照射または窒素ラジカル照射と熱処理からなる窒化方法；
イ） アンモニアラジカル照射またはアンモニアラジカル照射と熱処理からなる窒化方法；
ウ） アンモニア照射と熱処理からなる窒化方法；
エ） イオン注入またはイオン注入と熱処理からなる窒化方法；
オ） 不純物拡散または不純物拡散と熱処理からなる窒化方法；
からなる群から選択されるいずれか１つの窒化方法である。
【００３１】
したがって、本発明によるヘテロ接合電界効果型トランジスタにおけるゲート電極は、窒化チタン、窒化タンタル、窒化ハフニウム、窒化ニオブ、窒化ジルコニウム、窒化バナジウム、窒化タングステンからなる群から選択される金属窒化物を含むことを特徴とする。
【００３２】
なお、上記の窒化方法のうち、窒素ラジカル照射の場合は、窒化の効率が高いため、熱処理を必ずしも要しない。
なお、窒素ラジカル照射の条件としては、例えば、ＲＦパワー３００Ｗ、窒素流量１０ｓｃｃｍ、窒化時間５分を用いて酸化タンタルの窒化を行なったが、窒化を十分行なえるのであれば、ＲＦパワー、窒素流量、窒化時間は任意の値を用いることが出来る。
【００３３】
また、アンモニアラジカル照射の場合は、アンモニアに含まれる水素が、酸素の引き抜きを促進するため、窒素ラジカルの場合よりもさらに望ましい。
【００３４】
前記窒化の進行速度は用いる金属によって異なり、たとえば酸化チタンの窒化はより早く進行する。これは、チタンと酸素の結合が比較的弱いためである。一般的に、比誘電率の高い酸化物ほど窒化し易いと言える。
【００３５】
前記窒化方法が、イオン注入あるいはイオン注入とその後の熱処理の場合には、イオンとして、窒素イオンが用いられる。
【００３６】
窒化方法が、不純物拡散あるいは不純物拡散とその後の熱処理の場合には、Ｌｉ3Ｎが用いられる。
【００３７】
いずれの窒化方法においても、窒化の度合い、すなわち絶縁体（酸化膜）から導電体（窒化膜）への変化が十分でない場合、さらに熱処理を行なうことで窒化を促進することができる。窒化の目安として、渦電流測定法で測定した場合、抵抗率１０Ωｃｍ以下、より望ましくは１Ωｃｍが得られればよい。
【００３８】
コンタクト抵抗の改善のために、形成したゲート電極上にセカンドメタルを成膜する。
上記のセカンドメタルとして用いられる金属としては、金、銅、アルミニウム、チタン等が上げられるが、導電率や安定性の観点から最表面は金が好ましい。金の密着性に問題が生じることもあり、より望ましくはＴｉ／Ａｕの２層構造が望ましい。
【００３９】
また、セカンドメタルの成膜方法としては、スパッタリング法、ＥＢ蒸着法等が挙げられるが、特にスパッタ法が密着強度の観点から好ましい。
【実施例】
【００４０】
以下の実施例は、本願発明をより詳細に説明することを目的としており、本願発明をなんら制限するものではない。
なお、製造したトランジスタの耐圧試験は、十分にピンチオフするゲート電圧を印加した状態で（通常は−８Ｖ程度）ドレイン電圧を印加し、ドレイン電流が１ｍＡとなった電圧を耐圧と定義している。
ドレイン電流が１ｍＡとなるドレイン電圧の測定は、６００Ｖ程度まで印加可能なカーブトレーサを用いている。
【００４１】
実施例１
図１は、第１の実施例を示す図面である。図１においてＨＦＥＴ構造は一つの四角１で表しており、点線は２次元電子ガス２を示している。
ＩＩＩ−Ｖからなる半導体層としては、ＭＯＣＶＤ法によって、Ｓｉ基板上にＡｌＮ（５ｎｍ）／ＧａＮ（２０ｎｍ）を２０周期繰り返した超格子からなるバッファ層、アンドープＧａＮチャネル層（厚さ１μｍ）、アンドープＡｌ0.25Ｇａ0.75Ｎ層（厚さ２０ｎｍ）からなる構造からなる半導体層を用いた。
【００４２】
得られたＩＩＩ−Ｖ族窒化物からなる半導体層上の両端に、Ｈｆ／Ａｌ／Ｈｆ／Ａｕを用いスパッタ法によりソース／ドレイン電極３を形成した後、上記半導体層の上面で、かつソース／ドレイン間にＥＣＲスパッタ法により酸化タンタルを成膜して酸化タンタルからなる膜厚３００ｎｍの誘電体膜４を形成する（図１（ａ））。
【００４３】
上記の酸化タンタル以外に、以下の実施例で示すように、酸化チタン、酸化ハフニウム、酸化ニオブ、酸化ジルコニウム、酸化バナジウム、酸化タングステンを用いることが可能であるが、得られる耐圧（結果）は比誘電率および絶縁破壊電界強度に依存する。
【００４４】
上記の誘電体膜のゲート電極となる部分をパターニングした後、該誘電体膜をドライエッチングして、ＩＩＩ−Ｖ族窒化物からなる半導体層表面との間に膜厚５０ｎｍ程度となるように誘電体膜を残す（図１（ｂ）の５）。
ドライエッチングは、ＲＩＥを用いて、ＣＨ3：ＳＦ6＝３２：１８ＳＣＣＭ、ＲＦパワー＝１５０Ｗ、圧力＝５Ｐａで１５分間エッチングを行なった。
【００４５】
引き続いて、ゲート電極となる部分の誘電体膜を、窒素ラジカルを用いて窒化する（図１（ｃ）の６）。
例えば、条件としてＲＦパワー３００Ｗ、窒素流量１０ｓｃｃｍ、窒化時間５分を用いて酸化タンタルの窒化を行なった。
【００４６】
コンタクト抵抗の改善のために、形成したゲート電極上にスパッタ法によりＴｉ／Ａｕを用いてセカンドメタル７を成膜する（図１（ｄ））。
【００４７】
このようにして製造したヘテロ接合電界効果型トランジスタの断面の電子顕微鏡写真（図２）では、従来法である、ゲート電極となるゲート金属の堆積後にパッシベーション膜を形成して作成したトランジスタの断面の電子顕微鏡写真（図３）に観測されるようなゲート電極と酸化タンタルとの間の空気の層が存在しないことが判る。
しかも従来例のゲート電極上に酸化タンタルをスパッタした場合よりも２００Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【００４８】
実施例２
実施例１の誘電体層用材料である「酸化タンタル」を「酸化タングステン」に替えた以外は、実施例１と全く同様にして、誘電体膜を形成した。
【００４９】
なお、本実施例では、誘電体膜の窒化の方法としてアンモニアラジカルを用いた。
例えば、条件としてＲＦパワー３００Ｗ、アンモニア流量１０ｓｃｃｍ、窒化時間２分を用いて酸化タングステンの窒化を行なったが、窒化を十分行なえるのであれば、ＲＦパワー、アンモニア流量、窒化時間は任意の値を用いることが出来る。
【００５０】
このようにして製造したトランジスタは、従来例のゲート電極上に酸化タングステンをスパッタした場合に比べてより２５０Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【００５１】
実施例３
実施例１の誘電体層用材料である「酸化タンタル」を「酸化チタン」に替えた以外は、実施例１と全く同様にして、誘電体膜を形成した。
【００５２】
本実施例では、窒化の方法として半導体層の温度を６００℃にしてアンモニアガスを照射した。半導体層の温度を上昇するために窒化珪素でパターニングを行なっている。半導体層の温度としては、用いる酸化膜の熱の耐性とアンモニアの分解温度のトレードオフになる。
【００５３】
このようにして製造したトランジスタは、従来例のゲート電極上に酸化チタンをスパッタした場合に比べて１００Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【００５４】
実施例４
実施例１の誘電体層用材料である「酸化タンタル」を「酸化ニオブ」に替えた以外は、実施例１と全く同様にして、誘電体膜を形成した。
【００５５】
本実施例では、窒化の方法としてイオン注入を用いた。すなわち、加速電圧１０ｋｅＶで窒素イオンの注入を行い、８００℃で１０秒のフラッシュアニールを行なった。
窒化を十分行なえるのであれば、これ以外の任意の条件を用いることができる。
【００５６】
このようにして製造したトランジスタは、従来例のゲート電極上に酸化ニオブをスパッタした場合に比べて１５０Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【００５７】
実施例５
実施例１の誘電体層用材料である「酸化タンタル」を「酸化バナジウム」に替えた以外は、実施例１と全く同様にして、誘電体膜を形成した。
本実施例では、窒化の方法として不純物拡散を用いた。すなわち、不純物としてＬｉ3Ｎを用い、基板温度５００℃で１時間拡散を行なった。
【００５８】
窒化を十分行なえるのであれば、これ以外の任意の条件を用いることができる。
このようにして製造したトランジスタは、従来例のゲート電極上に酸化バナジウムをスパッタした場合に比べて２００Ｖ程度高い耐圧を示し、シミュレーション結果により近い結果を示すことが明らかとなった。
【産業上の利用可能性】
【００５９】
本発明によれば、パッシベーション膜の不整合性による不連続性の問題を解決し、高耐圧特性に優れたヘテロ接合電界効果型トランジスタの提供が実現可能である。
【図面の簡単な説明】
【００６０】
【図１】実施例１から５の構造を表す略図である。
【図２】本発明によるトランジスタの断面の電子顕微鏡写真である。
【図３】従来法により製造したトランジスタの断面の電子顕微鏡写真であり、従来構造の問題点を表す図である。
【符号の説明】
【００６１】
１・・・ＡｌＧａＮ/ＧａＮ-ＨＦＥＴ構造
２・・・２次元電子ガス（２ＤＥＧ）
３・・・ソース／ドレイン電極
４・・・高誘電体膜（酸化タンタル等）
５・・・エッチング領域
６・・・窒化領域
７・・・セカンドメタル
【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｖ族窒化物からなる半導体層と、その上に、ソース／ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とが形成されており、前記ゲート電極が、前記誘電体膜の一部を窒化したものであり、さらにセカンドメタルで被覆されていることを特徴とするヘテロ接合電界効果型トランジスタ。
【請求項２】
前記ＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜が、酸化チタン、酸化タンタル、酸化ハフニウム、酸化ニオブ、酸化ジルコニウム、酸化バナジウムおよび酸化タングステンからなる群から選択される金属酸化物を含む請求項１に記載のトランジスタ。
【請求項３】
前記ゲート電極が、窒化チタン、窒化タンタル、窒化ハフニウム、窒化ニオブ、窒化ジルコニウム、窒化バナジウムおよび窒化タングステンからなる群から選択される金属窒化物を含む請求項１または２に記載のトランジスタ。
【請求項４】
ＩＩＩ−Ｖ族窒化物からなる半導体層上の両端に、ソース/ドレイン電極を形成する第一の工程と、
前記ＩＩＩ−Ｖ族窒化物からなる半導体層上であって、少なくともソース/ドレイン電極間に前記ＩＩＩ−Ｖ族窒化物よりも高い誘電率を有する誘電体膜を形成する第二の工程と、
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する第三の工程と、
前記ゲート電極上にセカンドメタルを形成する第四の工程
を含むことを特徴とするヘテロ接合電界効果型トランジスタの製造方法。
【請求項５】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、窒素ラジカル照射または窒素ラジカル照射と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項６】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、アンモニアラジカル照射またはアンモニアラジカル照射と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項７】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、アンモニア照射と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項８】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、イオン注入またはイオン注入と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項９】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、不純物拡散または不純物拡散と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項１】
ＩＩＩ−Ｖ族窒化物からなる半導体層と、その上に、ソース／ドレイン電極と、両サイドを前記ソース/ドレイン電極に挟まれ、かつゲート電極を備えるＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜とが形成されており、前記ゲート電極が、前記誘電体膜の一部を窒化したものであり、さらにセカンドメタルで被覆されていることを特徴とするヘテロ接合電界効果型トランジスタ。
【請求項２】
前記ＩＩＩ−Ｖ族窒化物からなる半導体よりも高い誘電率を有する誘電体膜が、酸化チタン、酸化タンタル、酸化ハフニウム、酸化ニオブ、酸化ジルコニウム、酸化バナジウムおよび酸化タングステンからなる群から選択される金属酸化物を含む請求項１に記載のトランジスタ。
【請求項３】
前記ゲート電極が、窒化チタン、窒化タンタル、窒化ハフニウム、窒化ニオブ、窒化ジルコニウム、窒化バナジウムおよび窒化タングステンからなる群から選択される金属窒化物を含む請求項１または２に記載のトランジスタ。
【請求項４】
ＩＩＩ−Ｖ族窒化物からなる半導体層上の両端に、ソース/ドレイン電極を形成する第一の工程と、
前記ＩＩＩ−Ｖ族窒化物からなる半導体層上であって、少なくともソース/ドレイン電極間に前記ＩＩＩ−Ｖ族窒化物よりも高い誘電率を有する誘電体膜を形成する第二の工程と、
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する第三の工程と、
前記ゲート電極上にセカンドメタルを形成する第四の工程
を含むことを特徴とするヘテロ接合電界効果型トランジスタの製造方法。
【請求項５】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、窒素ラジカル照射または窒素ラジカル照射と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項６】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、アンモニアラジカル照射またはアンモニアラジカル照射と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項７】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、アンモニア照射と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項８】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、イオン注入またはイオン注入と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項９】
前記誘電体膜のゲート電極となる部分を窒化してゲート電極を形成する工程が、不純物拡散または不純物拡散と熱処理からなる請求項４に記載のヘテロ接合電界効果型トランジスタの製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−３３０４１（Ｐ２００９−３３０４１Ａ）
【公開日】平成２１年２月１２日（２００９．２．１２）
【国際特許分類】
【出願番号】特願２００７−１９７７６８（Ｐ２００７−１９７７６８）
【出願日】平成１９年７月３０日（２００７．７．３０）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２１年２月１２日（２００９．２．１２）
【国際特許分類】
【出願日】平成１９年７月３０日（２００７．７．３０）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]