【課題】ネゴシエーションの通信動作の増加を抑制し、構成の増加を抑制するとともに、標準規格以上の電力を給電することのできる電子機器を提供する。
【解決手段】この電子機器は、データを通信する通信ポートと、前記通信ポートを介して外部から標準規格電力を給電する供給電力切替部と、前記通信ポートを介して外部から提供電力増加の通信要求を受信した場合、前記供給電力切替部に前記通信ポートを介して標準規格外の電力を給電させる制御部とを有する。 （もっと読む）

【課題】それぞれがＣＰＵを有する複数の制御部により構成される電子装置に対する主電源の瞬断発生時、電子装置内に存在する複数のＣＰＵへの電源の通電状態が異なる場合であっても、ハングアップすることなく正常動作に復帰できるようにすること。
【解決手段】主電源の瞬断発生時、コントローラボードの電源が完全にＯＦＦになり、エンジンボードの電源はＯＮのままになる、という状態になったとしても、コントローラボードのＣＰＵが再度初期化完了した時点で、割り込み信号発生回路が、エンジンボードとコントローラボードとの双方のＣＰＵに割り込み信号を出力する。これにより、エンジンボードとコントローラボードとの双方のＣＰＵが割り込み処理に入り、ＣＰＵボード間の通信の初期化を行うことができ、装置をハングアップさせることなく、確実に正常動作して立ち上げることができる。 （もっと読む）

【課題】最後にユーザが車両の電源状態を変化させた際のバッテリ１０の電圧がＥＥＰＲＯＭ２の書き込み可能電圧より低く、その後に電源制御部６がリセットされた際にも実際の車両の電源状態と電源制御部６で認識される電源状態とを一致させることのできる電源状態検出装置を提供する。
【解決手段】ＥＥＰＲＯＭ２の書き込み可能電圧より低い電圧に書き込み可能電圧を有するＲＡＭ７を備える。このような電源状態検出装置によれば、ＲＡＭ７を備えているので、バッテリ１０の電圧がＥＥＰＲＯＭ２の書き込み可能電圧より低い際に車両の電源状態が変化されてもＲＡＭ７に車両の電源状態に関するデータを記憶させることができる。このため、この後に電源制御部６がリセットされても、電源制御部６はＲＡＭ７に記憶させたデータから車両の電源状態を認識することができ、実際の車両の電源状態と電源制御部６で認識された車両の電源状態とを一致させることができる。 （もっと読む）

【課題】電源モジュールからの一次出力電圧に異常がある場合でも、システム（モジュール）の稼動を継続する。
【解決手段】第１の電圧（一次出力電圧）に基づいて動作するモジュール１２を有する電源制御装置１と、電源制御装置１に第１の電圧を出力する電源モジュール２、３とから構成される冗長電源システムにおいて、電源制御装置１が、電源モジュール２、３が出力した第１の電圧をモジュール１２動作用の第２の電圧（二次出力電圧）に変換して出力し、出力した第２の電圧の電圧レベルに基づいて、第２の電圧の異常を検知し、第２の電圧の異常の検知結果に基づいて、各電源モジュール２、３に対して第１の電圧の出力停止を指示する。 （もっと読む）

【課題】制御部およびコンバータの両方に対して省電力を図ることができる情報処理装置および電源制御方法を提供する。
【解決手段】ＤＳＰ２００により検出された電圧が所定の閾値以下となった場合は、Ｄ／Ｄコンバータ部２０７から出力される電圧を一定の割合だけ下げると共に、ＤＳＰ用電源２０１からＤＳＰ２００に供給される電圧を一定の割合だけ下げるようにＰＷＭの制御を行う。 （もっと読む）

【課題】複数台の無停電電源管理装置が存在している構内環境において、各無停電電源管理装置の間において電力を融通し合うことで、構内全体の効果的な電力バックアップを実現できるようにすることである。
【解決手段】複数台のＵＰＳ２が存在している構内環境において、各ＵＰＳ２の間において電力を融通し合うことで、構内全体の効果的な電力バックアップを実現するようにしたものである。すなわち、ＡＣ電源の異常時においてバッテリ容量が十分残っているＵＰＳがバッテリ容量不足の他のＵＰＳへバッテリ電力を供給したり、ＡＣ電源の復帰時においてバッテリ容量が十分残っているＵＰＳがバッテリ容量不足の他のＵＰＳへバッテリ電力を供給するようにした。 （もっと読む）

【課題】 バイポーラ動作しない電源切換回路を提供する。
【解決手段】 デプレッション型（Ｄ型）ＮＭＯＳ１５〜１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１５〜１６のソース電圧が電源電圧ＶＰＰ１になっても、Ｄ型ＮＭＯＳ１５〜１６はバイポーラ動作しない。Ｄ型ＮＭＯＳ１６はＮＭＯＳであるので、Ｄ型ＮＭＯＳ１６のソース電圧が電源電圧ＶＰＰ２になっても、Ｄ型ＮＭＯＳ１６はバイポーラ動作しない。エンハンスメント型（Ｅ型）ＰＭＯＳ１４のゲート電圧及びソース電圧が電源電圧ＶＰＰ１になってドレイン電圧が電源電圧ＶＰＰ２になっても、Ｅ型ＰＭＯＳ１４のゲート電圧及びソース電圧はドレイン電圧よりも高いので、Ｅ型ＰＭＯＳ１４はバイポーラ動作しない。 （もっと読む）

【課題】 ホットプラグラインがソース機器側ホットプラグラインと導通され、ＤＤＣラインがソース機器側ＤＤＣラインと導通され、５Ｖ電源ラインがソース機器側５Ｖ電源ラインと導通されていない場合に、ソース機器側ホットプラグラインに電圧が供給されることを防止する。
【解決手段】 ５Ｖ電源ライン１９から電圧が供給されておらず、ＤＤＣライン１８から電圧が供給されると、ＤＤＣライン１８からの電圧が抵抗Ｒ１１と抵抗Ｒ３２とで分圧される結果、ツェナーダイオードＤ１のカソード電位が導通開始電圧未満になり、ツェナーダイオードＤ１に電流が流れないので、トランジスタＱ２はオフ状態になる。従って、ＤＤＣライン１８からホットプラグライン１７への経路が断たれるので、ＤＶＤプレーヤのＤＤＣライン３６からＤＤＣライン１８に供給される電圧が、ホットプラグライン１７からＤＶＤプレーヤのホットプラグライン３５に供給されることが阻止される。 （もっと読む）

【課題】電源電圧変動時に誤動作を発生することなく電源電圧変動シーケンスを実行できる電源制御装置を提供する。
【解決手段】第１，第２のＣＰＵがそれぞれ属する第１，第２の電源ドメインの電源電圧を制御する電源制御装置において，第１，第２の電源ドメイン（９，８）に第１，第２の電源電圧（ｐ２，ｐ１）をそれぞれ供給する電源装置（３）と，第１，第２のクロック（ｓ７，ｓ６）を生成し第１，第２のＣＰＵにそれぞれ供給するクロック生成部（１６）とに接続された電源クロック制御部（４）を有する。電源クロック制御部は，第１のＣＰＵからの第２の電源ドメインの電源電圧変更要求に応答して，電源装置に第２の電源電圧を変更させ，第２のＣＰＵからの第２のクロック周波数変更要求に応答して，クロック生成部に第２のクロックの周波数を変更させ，さらに，第２の電源ドメインの電源電圧変更要求に応答して，第２の電源電圧が要求電圧に達するまでの期間，第２のクロック周波数変更要求を受け付けない。 （もっと読む）

【課題】負荷電流による出力電圧の変動を著しく小さく制限しながら、コネクタに外部負荷が接続されたかどうかを確実に安定して判定する。
【解決手段】コネクタを備える電源は、外部負荷が脱着自在に連結されるコネクタ３と、このコネクタ３に接続されてコネクタ３に電源電力を出力する電源回路１と、この電源回路１とコネクタ３との間に接続されて、コネクタ３の外部負荷の接続を判定する接続判定回路２とを備える。接続判定回路２は、電源回路１からコネクタ３の方向に電流を流すように接続してなるダイオード４と、このダイオード４と並列に接続している検出スイッチ５と、この検出スイッチ５をオンオフに切り変えてダイオード４の電圧降下を検出する制御回路６とを備える。この電源は、制御回路６が、検出スイッチ５をオンオフに切り変えてダイオード４の電圧降下の変化電圧値を検出し、検出される変化電圧の大小からコネクタ３の接続状態を判定する。 （もっと読む）

【課題】非正規品の電池パックが装着された場合でも短時間で非正規品であることを判断できるようにする。
【解決手段】電池パックとのデータ通信を行うデータ通信端子と、そのデータ通信端子を介してデータ通信を行うデータ通信処理部と、データ通信端子の電圧を検出する電圧検出部とを備える。さらに、電圧検出部で検出した電圧に基づいて、装着された電池パックの種類を判定し、その判定結果に応じて、電池パックを電源としてするか否かの制御を行う電池種類判定部を備えて、その電池種類判定部での判定結果に応じて、電池パックから供給される電源路を遮断する。 （もっと読む）

【課題】電圧の正常性と、電圧の投入される順序の正常性を、測定器を使用しなくとも容易に確認することを可能にする電源正常性確認装置を提供する。
【解決手段】第１電圧と第２電圧の両方が入力されているとき第１出力を出力し、前記第１電圧が入力された後前記第２電圧が入力されるときには前記第１出力と第２出力を出力し、前記第２電圧が入力された後前記第１電圧が入力されるときには前記第１出力を出力する処理部と、前記第１出力に応答して点灯する第１表示部と前記第２出力に応答して点灯する第２表示部とを有する表示部とを備える。 （もっと読む）

【課題】
制御装置における異常が電源に係る異常であるとき、ホストＣＰＵとサブＣＰＵが同時に情報を発信して情報が停滞した場合には、情報処理に時間がかかり、保護回路が動作するまでに時間がかかり、発火・火災の発生につながるという重大な課題が残っていた。
【解決手段】
サブＣＰＵは、メインＣＰＵから独立して動作し、監視すべき分圧値が所定値になってから所定時間経過した後に前記分圧値の監視を開始するよう制御することを特徴とする。 （もっと読む）

【課題】外部電源の電位の低下の継続時間の長さに応じて、内部電源電圧の放電の実行を制御することのできる電源回路を提供する。
【解決手段】外部電源ＶＤＤの電位を検知する外部電源電位検知回路１と、外部電源ＶＤＤから内部電源電圧を発生させるＶＡＡ電源回路２１、ＶＰＰ電源回路２２、ＶＤＣ電源回路２３およびＶＩＮＴ電源回路２４と、これらの内部電源電圧の出力をそれぞれ停止するＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４と、外部電源電位検知回路１が、外部電源ＶＤＤの電位が予め定めた基準電位よりも低下したことを検知したときに、その電位の低下の継続時間が予め定めた基準時間よりも短いかどうかを判定し、その判定結果にもとづいてＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４の導通を制御する内部電源電圧停止制御回路３と、を備える。 （もっと読む）

【課題】
複数のインタフェースから電力供給を受けることができ、且つ電力の受電状況により電力供給を受けるインタフェースを切替えることが可能な情報処理装置を提供する。
【解決手段】
複数の電力供給機能を有する通信手段に接続可能な情報処理装置であって、所定の情報処理を実行する所定処理部と、外部電力供給手段からの電力を所定処理部に供給する電源部と、接続された通信手段から所定処理部に電力が供給されるか否かを検出する電力検出部と、電力検出部の検出結果に基づき複数の通信手段の何れか、又は電源部を電力供給源として選択して所定処理部に電力を供給する制御部とを有することを特徴とする情報処理装置。 （もっと読む）

【課題】外部からテストパターンを入力することを不要とし、ＴＡＴの増加を防止するとともに、電源電圧の電圧降下による動作不具合を検出することができない領域が発生しないようにする半導体集積回路を提供する。
【解決手段】セグメント毎に、電圧降下検出回路２０と、電源電圧レギュレート回路２１と、セグメント電源リング２２とを備える。セグメント“５”内に配置された電圧降下検出回路２０から電圧降下発生検出信号２７を受けた電圧レギュレート回路２１は、その信号２７が“Ｌｏｗ”を出力している場合に、セグメント“５”に対応している出力ポートから、そのときに生成されたセグメント電源リング昇圧電圧３１をセグメント電源リング２２に供給する。電源電圧の電圧降下による不具合を防止すべく、電圧降下が解消されるまで、段階的にセグメント電源リング２２の電圧を昇圧させる。 （もっと読む）

【課題】半導体装置の安定動作と電源電圧および基板電圧の異常の高精度な検出との両立を図ると共に、その異常に起因する誤動作による被害を最小限に留める。
【解決手段】半導体装置１００は、所定の電源電圧ＶＤＤおよび基板電圧ＶＢＢが供給されるＣＰＵ部１０と、上記電源電圧ＶＤＤおよび基板電圧ＶＢＢの異常を検出する第１の異常検出部１３および第２の異常検出部２０とを備える。第２の異常検出部２０は、リング発振器２１と、当該リング発振器２１の出力周波数を監視する監視部２２とを備える。リング発振器２１は、上記電源電圧ＶＤＤおよび基板電圧ＶＢＢが供給され、出力周波数がその電源電圧ＶＤＤおよび基板電圧ＶＢＢに応じて変化する。監視部２２は、リング発振器２１の出力周波数が所定範囲から外れたときに異常を示す警告信号を出力する。 （もっと読む）

【課題】待機状態であるかどうかを示すモード信号を外部から供給することなく、かつ、待機状態での電源電位の値によらず同一構成の動作モード検出回路を用いて、消費電力を低減することを可能にする。
【解決手段】電源供給線に接続された回路ブロック１１Ａと、スイッチ回路としてのアンドゲート１２Ａと、該電源供給線がスイッチ回路１２Ａを介して接続された回路ブロック１１Ｂと、クロック信号ＣＬＫＡの周期毎に該電源供給線の電位の１周期変化量を検出し、該変化量が負の所定値−ΔＶを越えれば信号Ｖｄｎ０を高レベルにし、該変化量がΔＶを越えれば信号Ｖｕｐ０を高レベルにし、ＣＬＫＡのＭ周期中（Ｍ−ｍ）周期以上で信号Ｖｄｎ０が高レベルであればスイッチ回路１２Ａをオフにし、ＣＬＫＡのＫ周期中（Ｋ−ｋ）周期以上で信号Ｖｕｐ０が高レベルであればスイッチ回路１２Ａをオンにする動作モード検出回路２０Ａとを備えている。 （もっと読む）

【課題】 主電池からの電源供給が停止した場合にも、ＲＡＭに書き込み中のデータを安全に保存することができる、ハンディターミナルを提供する。
【解決手段】 主電池１６、ＲＡＭをバックアップする副電池１７、主電池１６から副電池１７に切り替える間にＣＰＵ１を通常動作させるキャパシタ１８を搭載する。そして、主電池１６からの電源供給が停止した場合に、ＣＰＵ１の電源を主電池１６からキャパシタ１８に切り替える。ＣＰＵ１はキャパシタ１８から電源の供給を受けている間に、ＲＡＭ１２にデータ書き込み中であればデータの書き込みを完了する。その後、キャパシタ１８が放電し電圧が低下した後に、ＣＰＵ１とＲＡＭ１２の電源を副電池１７に切り替え、この副電池１７によりＣＰＵ１をスリープ状態に維持すると共に、ＲＡＭ１２がデータを保持できるようにバックアップする。 （もっと読む）

【課題】無駄な消費電力の増加を招くことなく、電源電圧の変動を抑制することが可能な半導体デバイスを実現する。
【解決手段】待機制御部３１は、半導体デバイス２１の外部から供給されるステート制御信号（例えば、リセット信号、またはクロック信号）に従って、内部回路２２のステートが第１ステートＳ１から第２ステートＳ２に移行したことを検出する。待機制御部３１は、内部回路２２のステートが第１ステートＳ１から第２ステートＳ２に移行したことを検出してから所定の待ち時間だけ経過した後に、内部回路２２に動作開始指示信号ＳＴＡＲＴを出力する。これにより、第１ステートＳ１から第２ステートＳ２への移行によって発生する電源電圧ＶＣＣの変動が抑制されるまで第２ステートＳ２で実行すべき動作の開始を内部回路２２に待機させることができる。 （もっと読む）