【課題】液晶中のイオン性不純物の偏在が抑制され、優れた表示品質が得られる液晶装置、この液晶装置を備えた電子機器を提供すること。
【解決手段】本適用例の液晶装置は、一対の基板と、一対の基板に挟持された負の誘電異方性を有する液晶分子を含む液晶層と、マトリックス状に配置された複数の画素Ｐを含む表示領域Ｅ１と、一対の基板の液晶層に面する側にそれぞれ設けられ、液晶分子を傾斜させる傾斜方向θａが平面的に見て複数の画素Ｐの配列方向に対して交差する方向にプレチルトを与えて液晶分子を垂直配向させる配向膜と、表示領域Ｅ１を囲むように配置された複数のダミー画素ＤＰと、を備え、表示領域Ｅ１の傾斜方向θａの角部に配置される画素Ｐに対して、傾斜方向θａにおける対角方向に配置されるダミー画素ＤＰは、他のダミー画素ＤＰよりも高い電位が供給される。 （もっと読む）

【課題】小型化が容易で製造コストが低い映像投射装置、携帯機器及び映像投射装置の製造方法を提供する。
【解決手段】実施形態に係る映像投射装置は、パラメータを記憶し、前記パラメータに基づいて映像信号を補正する補正回路部と、光源ユニットと、前記光源ユニットから出射した光の光路に介在し、前記映像信号に基づいて映像を形成することにより前記光に前記映像を付加する映像付加デバイスと、前記映像が付加された光を投射する投射光学ユニットと、を備える。 （もっと読む）

【課題】トランジスタのしきい値電圧のばらつきに起因する電流値のばらつきを抑制することを課題とする。また、ビデオ信号によって指定された輝度からのずれが少なくかつデューティー比が高い表示装置を提供することを課題とする。
【解決手段】負荷と、前記負荷に供給する電流値を制御するトランジスタと、容量素子と、電源線と、第１のスイッチ乃至第３のスイッチとを有し、前記容量素子に前記トランジスタのしきい値電圧を保持させた後、ビデオ信号に応じた電位を入力し、前記しきい値電圧に前記電位を加算した電圧を保持させることで、トランジスタのしきい値電圧のばらつきに起因した電流値のばらつきを抑制することができる。そのため、発光素子をはじめとする負荷に所望の電流を供給することができる。また、電源線の電位を変動させることでデューティー比が高い表示装置を提供することができる。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩＣの接点数を削減し、表示装置の低消費電力化し、表示装置の大型化又は高精細化するための技術を提供する。
【解決手段】劣化しやすいトランジスタのゲート電極に、オンしたトランジスタを介して信号を入力することで、劣化しやすいトランジスタのしきい値電圧のシフト及びオンしたトランジスタのしきい値電圧のシフトを抑制するものである。すなわち、高電位（ＶＤＤ）がゲート電極に印加されているトランジスタを介して（若しくは抵抗成分を持つ素子を介して）、交流パルスを劣化しやすいトランジスタのゲート電極に加える構成を含んでいる。 （もっと読む）

【課題】フレームレートコンバータ回路とタイミングコントロール回路とがそれぞれ別個の回路基板に設けられることによる不都合が生じにくい映像表示装置を得る。
【解決手段】本発明の実施形態にかかる映像表示装置は、筐体と、表示部と、壁部と、第一の回路基板と、第二の回路基板と、を備える。表示部は、表示画面を有し、筐体内に少なくとも一部が収容される。壁部は、表示部の表示画面の反対側に位置される。第一の回路基板は、壁部の表示画面の反対側の表面上に位置され、この第一の回路基板には、入力された信号から少なくとも映像データを出力する入力信号処理回路が設けられる。第二の回路基板は、表面上に位置され、この第二の回路基板には、フレームレートコンバータ回路と当該タイミングコントロール回路とが設けられる。 （もっと読む）

【課題】消費電力を増加させることなく、負荷へ電流を供給する電源線の電位を一行ずつ変化させずに、信号書き込み動作時に表示素子へ電流が流れてしまうのを防ぐことが可能な半導体装置を提供することを課題とする。
【解決手段】トランジスタに所定の電流を流してトランジスタのゲート・ソース間電圧を設定する際、トランジスタのソース端子に接続された負荷に電流が流れないようにするため、トランジスタのゲート端子の電位を調整する。そのため、トランジスタのゲート端子の接続された配線とトランジスタのドレイン端子の接続された配線とを異なる電位にする。またその際、トランジスタの動作を切り替えることで大きな電流を流し、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作を行うことができる。 （もっと読む）

【課題】ディスプレイの仕様情報をカスタマイズする場合に、ＰＣメーカーおよびディスプレイメーカーの両者のフレキシビリティを向上させることが可能な情報処理装置を提供することを目的とする。
【解決手段】複数のディスプレイ毎に、前記仕様情報をカスタマイズするための修正情報を登録したテーブルと、前記情報処理装置の起動時に、前記ディスプレイから前記仕様情報を読み出し、読み出した仕様情報中の識別情報に対応する修正情報が前記テーブルに存在する場合は、前記読み出した仕様情報を、前記対応する修正情報に基づいてカスタマイズし、当該カスタマイズした仕様情報を前記メモリの参照エリアに書き込むＢＩＯＳと、前記メモリの前記参照エリアに記憶された仕様情報に基づいて、前記ディスプレイを制御するディスプレイ・ドライバ手段と、を備えている。 （もっと読む）

【課題】入力データの転送周波数よりも低い動作周波数で内部を動作させることで、表示パネルの画素数の増加に対応することができる信号の駆動が可能な半導体装置を提供する。
【解決手段】表示パネルに信号を駆動する半導体装置であって、前記半導体装置の第１の辺において中心から一方側に設けられた第１の端子から出力される信号の元となるデータを伝搬させる第１データバスと、前記第１の辺において中心から他の一方側に設けられた第２の端子から出力される信号の元となるデータを伝搬させる第２データバスと、前記第１データバスに接続された第１の回路と、前記第２データバスに接続された第２の回路と、データ分割部とを含む。 （もっと読む）

【課題】映像表示装置の製造コストを削減するとともに使い勝手を改善し、画角ズレをより確実に防止する。
【解決手段】映像信号処理装置１０１は、Ａ／Ｄ変換部１０４から出力されたデジタル映像信号により示される映像の入力水平全画素数及び入力水平有効画素数を取得する画素情報取得部１０８と、画素情報取得部１０８から前記入力水平全画素数及び入力水平有効画素数を受け、前記入力水平全画素数のうち前記入力水平有効画素数が占める割合に基づいて、所定の出力水平有効画素数を確保するために必要な出力水平全画素数を算出するＰＬＬ制御部１０９と、ＰＬＬ制御部１０９により算出された出力水平全画素数に基づいて、Ａ／Ｄ変換部１０４によるＡ／Ｄ変換及びスキャン変換部１０５によるスキャン変換に用いるサンプリングクロックを生成するＰＬＬ部１１０を備える。 （もっと読む）

【課題】プローブ数を減らし、かつ、検査時間の短縮に適した表示パネル用基板の検査方法、を提供する。
【解決手段】表示パネル用基板の検査方法であって、前記表示パネル用基板２００上に、マトリクス状に配置された複数の検査用電極１１１を備えた検査用基板１０１を対向させて配置するステップと、前記アクティブ素子Ｔ１を駆動することにより、前記画素電極２０２と前記検査用電極１１１とで形成される容量に電荷を保持させるステップと、前記検査用電極１１１に電気的に接続された測定回路１０２により、前記容量に保持された電荷を前記検査用基板１０１を介して測定するステップとを含む。 （もっと読む）

【課題】極性反転時にデータ信号の波形に鈍りが生じていても、表示ムラなどを抑制した表示品位の高い表示を行うことが可能な液晶表示装置を提供する。
【解決手段】ゲートドライバが、データ信号の極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの最後端が、該ゲートオンパルスが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスの最後端から、該ゲートオンパルスが印加される水平期間の終了時点までの時間を第１の期間とし、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を第２の期間とすると、上記第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスを印加する。 （もっと読む）

【課題】表示画像の品質を向上させる。
【解決手段】画素部を含み、画素部に設けられ、光を射出する複数の発光回路と、画素部に設けられ、入射する光の照度に応じた値の電圧を生成する光検出回路と、を具備し、複数の発光回路のそれぞれは、駆動トランジスタと、第１の電流端子が駆動トランジスタのソース又はドレインに電気的に接続され、第２の電流端子に第１の電圧が入力され、第１の電流端子及び第２の電流端子の間に流れる電流に応じて発光する発光素子と、を備え、複数の発光回路の少なくとも一つは、第１端子に第２の電圧が入力され、第２端子が発光素子における第１の電流端子に電気的に接続されるスイッチング素子を備える構成とする。 （もっと読む）

【課題】ラッチアップ防止部を備えてラッチアップの発生を防止するディスプレイ駆動回路を提供する。
【解決手段】外部から同じ大きさの入力電圧を受けて互いに異なる大きさの電圧をそれぞれ生成する第１〜第３電圧生成部、及び前記第２電圧生成部と連結され、前記第２電圧生成部から出力される電圧の中で下位電圧を受けて既設定の時間の間に接地させるラッチアップ防止部とを含み、前記第２電圧生成部から出力される第２駆動電圧を接地連結された多数のスイッチング手段を含むラッチアップ防止部と連結して、既設定の時間の間に第２駆動電圧を接地させることで、ラッチアップの発生を防止し、駆動回路の大きさを減らす。 （もっと読む）

【課題】薄くて軽く、薄厚化および狭額縁化などによる小型化や軽量化、さらには高堅牢性（高信頼性）を実現することのできる半導体装置および電気装置を提供する。
半導体装置および電気装置を提供する。
【解決手段】本発明の電気光学装置１００は、フレキシブル性を有する第１基板３０と、第１基板３０上に形成される複数の画素電極３５と、第１基板３０内に埋め込まれた少なくとも１つのドライバＩＣ８９と、ドライバＩＣ８９と画素電極３５とが接続配線２２を介して接続されていることを特徴とする。 （もっと読む）

【課題】薄型でコンパクトな駆動装置を用いて情報を表示できる情報表示器を提供する。
【解決手段】第１実施形態として示す情報表示システム１００は、情報表示器１１０と、駆動装置１２０とで構成される。情報表示器１１０は、少なくとも一方が透明である２つの基板を有し、２つの基板の間には、電界で駆動する表示媒体が配置されている。表示媒体は、基板間に印加された電界によって駆動し、使用者は、駆動後の表示媒体を透明な観察基板側から視認する。情報表示器１１０において、情報を表示することができる表示領域の面積は、駆動装置１２０に備えられた電極面１２１の面積よりも大きい。 （もっと読む）

【課題】表示装置の温度を正確に感知するセンサを備えた液晶表示装置の駆動回路及び液晶表示装置のフリッカ調整システムを提供する。
【解決手段】液晶表示装置の駆動回路は、第１電圧Ｖｒｅｆを生成するＤＶＲ７５０と、前記ＤＶＲに接続されており、第２電圧Ｖｃを生成する温度センサ部５０と、前記温度センサ部に接続されており、前記第２電圧と前記液晶表示板アセンブリからの第３電圧Ｖｃｏｍｆとに基づいて共通電圧Ｖｃｏｍを生成する共通電圧生成部７００とを含む。 （もっと読む）

【課題】薄型でコンパクトな駆動装置と、薄型の情報表示器を用いて情報を表示できる情報表示システムを提供する。
【解決手段】 情報表示器１Ａは、第１基板１１及び第２基板１２の間において電界で駆動する表示媒体を備え、画素電極３４が配置されたＴＦＴ基板３１を備える駆動装置３０を用いて第１基板１１と画素電極３４との間に形成させた電界によって、表示媒体が駆動されて情報表示画面領域に情報を表示するように構成されており、情報表示システムは、第１基板１１側の外側に、弾性変形する弾性体層６１が配置される。 （もっと読む）

【課題】酸化物半導体を半導体層として具備するトランジスタにおいて、当該トランジスタの特性劣化を回復することの出来る表示装置の駆動方法を提供する
【解決手段】複数のフレーム期間により画像表示を行う表示装置の駆動方法において、各フレーム期間における複数の走査線のうち、いずれか一の走査線を選択する期間で駆動用素子であるトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加できるよう駆動する。そして複数のフレーム期間にわたって、各行を選択していくことで全ての駆動用素子であるトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加できるようにしてトランジスタの特性劣化を回復するものである。 （もっと読む）

【課題】電気光学装置において、新規の構成を有する画素回路を用いることにより、従来の構成の画素よりも高い開口率を実現することを目的とする。
【解決手段】ｉ行目を除くゲート信号線の電位は、ｉ行目のゲート信号線１０６が選択されている以外の期間においては定電位となっていることを利用し、ｉ−１行目のゲート信号線１１１をｉ行目のゲート信号線１０６によって制御されるＥＬ素子１０３への電流供給線として兼用することで配線数を減らし、高開口率を実現する。 （もっと読む）

【課題】 電荷の再利用を行う場合に、より一層の低消費電力化を実現できる駆動回路、電気光学装置及び電子機器を提供する。
【解決手段】 駆動回路は、ゲート線と第１のソース線により特定される第１の画素電極と、ゲート線と第２のソース線により特定される第２の画素電極と、第１、第２の画素電極と電気光学物質を介して対向して設けられる対向電極とを含む電気光学装置を駆動するための駆動回路であって、共用ラインと、第１、第２のソース線を共用ラインに短絡させるソース線短絡回路と、共用ラインと対向電極出力ノードとの間に設けられたノード短絡スイッチと、第１の容量素子接続ノードと対向電極電圧出力ノードとの間に設けられる対向電極電荷蓄積用スイッチと、第２の容量素子の一端と接続可能な第２の容量素子接続ノードと共通ラインとの間に設けられるソース電荷蓄積用スイッチとを含む。 （もっと読む）