交互配置三次元（３Ｄ）オンチップ差動誘導器及び変成器が開示されている。交互配置３Ｄオンチップ差動誘導器及び変成器は、ＣＭＯＳ、ＢｉＣＭＯＳ、及び、ＳｉＧｅ技術のような主流標準的プロセスにおいて複数の金属層を最良に使用する。

（もっと読む）

【目的】 その大きさに関係なく従来の画像認識方式の実装検査装置によって基板上での固定状態を検査可能であって、故に基板上での確実な固定を実現できる基板搭載電子部品及びその実装認識方法を提供する。
【構成】 基板の部品載置面に対向して載置される底面を有する本体部と、本体部からその底面に平行な方向に突出する少なくとも１つの突出部と、を有する。突出部はその端部において本体部の底面に平行な検出平面を有することを特徴とする。 （もっと読む）

【課題】電気信号を送信する１次側コイル２と電気信号を受信する２次側コイル３とを電気的に絶縁分離した状態で対向配置してなる磁気結合素子１において、十分な性能を確保したうえで、比較的簡単かつ安価に製造できる構造とする。
【解決手段】多数枚の絶縁性の基板５〜９を積層した構成とされ、各コイル２，３が、各基板５〜９のうちの適宜の基板に形成される導電性の配線で形成されている。要するに、一般的な配線基板を積層した単純な構成として、従来例のような半導体プロセスを使用しないようにしている。 （もっと読む）

本発明の多層積層回路基板１０Ａは、積層トランス１０と、積層部品が形成された積層部品シート３０と、回路パターンが形成された配線シート５０とが積層されたものである。多層積層回路基板１０Ａでは、積層トランス１０を内蔵することにより、積層トランス１０のパッケージが省略されるとともに、積層トランス１０と他の部品との配線も最小限になっている。
（もっと読む）

本発明の積層トランス１０は、中央及び周縁にそれぞれ形成された中央磁性パターン１１ａ及び周縁磁性パターン１２ａと中央及び周縁以外の部分に形成された非磁性体の誘電パターン１３ａとからなる混成シート１４ａと、同じく中央磁性パターン１１ｂ及び周縁磁性パターン１２ｂと誘電パターン１３ｂとからなる混成シート１４ｂと、誘電パターン１３ａの一方の面上に位置する一次巻線１５ａと、誘電パターン１３ｂの一方の面上に位置する二次巻線１５ｂと、混成シート１４ａ，１４ｂ、一次巻線１５ａ及び二次巻線１５ｂを挟持するとともに中央磁性パターン１１ａ，１１ｂ及び周縁磁性パターン１２ａ，１２ｂを介して互いに接する磁性シート１６ａ，１６ｂとを備えたものである。
（もっと読む）

【課題】 インダクタンス部品の高温アニールにより、大電流に対応した直流重畳特性の優れた、且つ、高い電力効率を有するインダクタンス部品を提供すること。
【解決手段】 軟磁性粉末とバインダーを含む混和物により構成される粉末磁性体内に、巻線コイル３が封じ込められて加圧成形されて一体化されるインダクタンス部品１であり、巻線コイル３の端子部５が３００℃以上の液相線を有する金属を含む被覆により端子処理されていることを特徴とすることで、インダクタンス部品１の高温アニールを可能とした。 （もっと読む）

高周波用磁心は、一般式、（Ｆｅ_{１−ａ−ｂ}Ｎｉ_ａＣｏ_ｂ）_{１００−ｘ−ｙ−ｚ}（Ｍ_１−ｐＭ’_ｐ）_ｘＴ_ｙＢ_ｚ［但し、０≦ａ≦０．３０、０≦ｂ≦０．５０、０≦ａ＋ｂ≦０．５０、０≦ｐ≦０．５、１原子％≦ｘ≦５原子％、１原子％≦ｙ≦１２原子％、１２原子％≦ｚ≦２５原子％とし、且つ２２≦（ｘ＋ｙ＋ｚ）≦３２、ＭはＺｒ，Ｎｂ，Ｔａ，Ｈｆ，Ｍｏ，Ｔｉ，Ｖ，Ｃｒ，Ｗから選ばれた少なくとも１種、Ｍ’はＺｎ，Ｓｎ，Ｒ（ＲはＹを含む希土類金属）から選ばれた少なくとも１種、及びＴはＡｌ，Ｓｉ，Ｃ，Ｐから選ばれた少なくとも１種］で表わされる組成を備えた軟磁性金属ガラス粉末に対し、質量比で１０％以下のバインダを混合した混合物の成形体からなる。インダクタンス部品は、高周波用磁心に対して巻線を少なくとも巻回数で１ターン以上巻回して成る。
（もっと読む）

本発明は、積層型巻線構造を有するトランスフォーマーに関するものである。
本発明は、交流電力を供給されて電子誘導作用により他の回路に電力を供給するトランスフォーマーであって、中空部を有するコア部と、前記コア部に相互電気的に絶縁された１次巻線及び２次巻線が巻かれ、かつ前記１次巻線及び前記２次巻線は、各々金属板が間隙をなしながら積層され、一側端が結合された積層金属板であり、前記１次巻線及び前記２次巻線の他側端が互いに挿入されて結合し、かつ前記１次巻線の金属板が前記２次巻線の前記間隙の間に交互に挿入される形態で結合されることを特徴とする積層型巻線構造を有するトランスフォーマーを提供する。
本発明によると、高周波大容量のトランスフォーマーから発生する導通損失を格段に減らして変圧効率を向上させることができ、巻線から発生する熱の発熱量を格段に減らし、熱の放出までも効果的に遂行できることになる。 （もっと読む）

【課題】実装基板上に溶融半田を印刷後、実装部品の実装端子を位置決めし、実装端子を加圧して実装しても、実装端子の真下の溶融半田を十分確保でき、振動や衝撃等が加わっても実装部品が回路基板から脱落する虞のない信頼性の高い表面実装部品を提供することにある。
【解決手段】コイルが巻装されたコアを内蔵したトランス本体１１と、このトランス本体１１から外部に導出されコイルと電気的に接続される実装端子１２とからなり、この実装端子１２を回路基板１３のランド１４にリフロー半田付けして実装される表面実装される表面実装部品において、実装端子１２の回路基板１３のランド１４に対面する接続端子片１５を山折りし、接続端子片１５の下面に半田を滞留させる半田滞留部１６を設けたことを特徴とする。 （もっと読む）

【課題】コイルとなる線材が太い場合でも基板に対するコイル端末の接続が容易になると共に、基板に対するトランスの傾斜のおそれがなく、比較的安価に製造できるトランスを提供する。
【解決手段】プラスチック成形体５Ａに、ピン端子４を貫挿する貫通孔１０と、コイル端末を貫挿する貫通孔１１とを設ける。プラスチック成形体５Ａにピン端子４を貫挿してプラスチック成形体５Ａをボビン２に装着する。コイル端末２ａを貫通孔７に貫挿して位置出しする。そして基板９に設けた端子孔１０にボビン１に設けたピン端子４を挿入すると共に、コイル端末２ａを挿通孔１１に挿通する。 （もっと読む）

【課題】 内部応力を緩和して、クラックの発生や磁気特性の劣化を防ぐことが可能な電子部品を提供すること。
【解決手段】 積層型インダクタ１は、素体１０と、素体１０の内部に設けられたコイルＬとを備えている。素体１０は、焼結した第１の部分１６と、焼結していない粉体からなる第２の部分１８とを有している。コイルＬは、第２の部分１８の内部に位置するように形成されており、第２の部分１８によって覆われている。 （もっと読む）

【課題】トランスの１次側と２次側との良好な容量結合および誘導結合を、小さいサイズで実現できる３ｄＢカプラを提供する。
【解決手段】トランスの一次側である第１の導体およびトランスの二次側である第２の導体が、相互に隔離され、容量的および誘導的に相互に結合されており、それぞれｎ＞１の巻数を有する３ｄＢカプラとし、所定の特性インピーダンスおよび所定の基本周波数に対して、結合容量のキャパシタンスと誘導結合を形成するインダクタンスを共に所定値に調整する。 （もっと読む）

【課題】
インダクタはスペースをとり、磁性体をコアとすることが多く、非線形性が強く出ることが多い。変圧器は重く大きい。インダクタの設計には経験や、高価なシミュレーターが必要であり、小さいインダクタンスの測定には非常に高価な測定器を必要とする。ＦＭ信号の受信や、アナログ演算処理には、一般的にＩＣ化を含む複雑な回路を必要とし、別電源も必要である。
【課題を解決するための手段】
基板上に円形のスパイラルインダクタを生成することにより、省スペースで線形動作をさせやすいインダクタを生成する。本発明によるプログラムを用い、巻数を増やす上で発生する諸問題を考慮し、インダクタンスの計算を安価で容易に高速に行う。製造したインダクタの値を、自励発振させて安価に精度良く計測を行う。該インダクタを多重に重ね、薄く軽量な変圧器、電源や複雑な回路を必要としないＦＭ受信器、アナログ信号の加算、減算器を生成する。 （もっと読む）

【課題】環状鉄心を貫通する１次導体と、環状鉄心周りに巻かれる２次巻線とを含む環状鉄心変流器において補償回路の位相誤差を低減する。
【解決手段】測定分流器（Ｒ_Sh）または負荷（Ｚ_h）が、２次端部に設置される。１次電流（Ｉ_P）と２次電流（Ｉ_S）との間の位相誤差（ｆ）を補償するために、能力（Ｃ）が実質的に方程式（Ｉ）または（ＩＩ）に従って測定される補償回路（Ｋ）が２次端部に設置される。方程式（Ｉ）または（ＩＩ）においては、Ｃは補償回路の能力を表し、ωは角振動数を表し、ψは１次電流と２次電流との間の位相誤差を表し、Ｒ_Shは任意の測定分流器の抵抗を表し、Ｚ_bは任意の負荷のインピーダンスを表す。 （もっと読む）

【課題】ＥＭＩの発生を抑制するエネルギー貯蔵コイルの提供。
【解決手段】エネルギー貯蔵コイル（３０）は、周囲に複数ターン（３２）の導体が巻かれたコア（３１）を具備し、コア（３１）に沿って延びる少なくとも２つの区域を形成するこれらのターンは、それぞれ、複数ターン（３２）が互いに重なる第１端及び第２端を有する主区域（３７）、及び主区域（３７）の第１端に隣接する少なくとも１つの補助区域であり、補助区域ターンがターンからターンまで主区域（３７）よりも低い寄生キャパシタを有する補助区域（３８，３９）を提供する。 （もっと読む）

【課題】 バリスタ素子部とインダクタ素子部とを、クラックの発生等が生じることなく確実に接合・一体化させることができ、部品のコンパクト化が図れる複合積層型電子部品を提供する。
【解決手段】 バリスタ層と内部電極を有するバリスタ素子部（１０）と、フェライト層と内部導体を有するインダクタ素子部（２０）と、これらの双方の素子部を接合するために介在される接合中間層（５０）とを有し、フェライト層は、Ｎｉ−Ｚｎ系の磁性フェライトであり、バリスタ層は、その主成分がＺｎＯからなり、接合中間層は、組成の異なる第１番目から第Ｎ番目までのＮ層（Ｎは２以上の整数）の接合膜を積層することにより構成されており、その接合中間層の中でインダクタ素子部のフェライト層に接する第１番目の接合膜はＺｎ系フェライトから構成される。 （もっと読む）

【課題】 バリスタ素子部と、インダクタ素子部とをクラックの発生等が生じることなく確実に接合・一体化させることができ、しかも、接合のための接合中間層の厚さを極力薄く設定することができ、部品のコンパクト化が図れる複合積層型電子部品を提供する。
【解決手段】 バリスタ素子部（１０）と、インダクタ素子部（２０）と、これらの双方の素子部を接合するために介在される接合中間層（５０）とを有し、その接合中間層（５０）は、組成の異なる第１番目から第Ｎ番目までのＮ層（Ｎは２以上の整数）の接合膜を積層することにより構成されるとともに、それらの総和厚さが２４０μｍ以下であり、インダクタ素子部と、これに接する第１番目の接合膜との相互の線膨張率の差が１（ｐｐｍ／Ｋ）以内であり、それ以外のＮ−１箇所の接合界面を構成する隣接する接合膜同士の相互の線膨張率の差が２（ｐｐｍ／Ｋ）以内であり、バリスタ素子部と、これに接する第Ｎ番目の接合膜との相互の線膨張率の差が２（ｐｐｍ／Ｋ）以内に構成される。 （もっと読む）

【課題】 インダクタンス値を限りなく低くした、また、ノーマルモード特性にて、ノイズを与えない磁気結合の優れた高効率なインダクタンス構造とした、薄いフレキシブルなフリップチップタイプの薄膜磁性体を用いたインダクタを得る。
【解決手段】 薄い薄膜磁性体からなる第１の磁性層上層１０，１２と、相対する１対の導体コイルと、絶縁層からなるコイル構造であって、磁性体は、数μｍから数１０μｍの樹脂基板の両面上に、第１の磁性層上層１０，１２を成膜して構成した複合磁性体を、相対して接着した導体コイルの両側に配置し、前記導体コイルは、樹脂基板の片側に渦巻き状に形成され、内端が前記樹脂基板の厚み方向に貫通するスルーホール媒体を介して前記樹脂基板の他面側に導かれており、極薄でフレキシブルなフリップチップタイプのコモンモードチョーク構成である薄膜磁性体を用いたインダクタとする。 （もっと読む）

【課題】 巻線長を短くして銅損を減少させると共に、引出し部分から発生する磁界を低減するインダクタンス素子を得る。
【解決手段】 磁芯１４の下部に配置された巻枠１２に、磁芯１４の長手方向に沿って５つの端子１６がそれぞれ植設される。磁芯１４に４つのコイル２０がそれぞれ巻かれ、４つのコイル２０が並列に配置される。各コイル２０は１本の巻線材１８で繋がった形で形成され、各コイル２０の巻線材１８が端子１６に一旦絡げられて半田付けされてから隣のコイル２０に延びる構造になっている。隣り合ったコイル２０同士は相互に逆巻きで巻かれ、それぞれのコイル２０は３ターン巻かれた構造になっている。 （もっと読む）

【課題】 リード端子の突き出し方向について、はんだ接合部の強度を向上できてクラックの発生を防止でき、はんだ付けの確実化が手間なく容易に行える表面実装部品およびその製造方法を提供すること
【解決手段】 成形体１は線材とコア材を組み付けるボビンであり、樹脂材料から薄い帯板形状に形成し、短辺両端からリード端子２…が突き出す状態に一体に封止する。各リード端子はクランク形状に折り曲げ加工し、先端の接合面を基板のランドパターンに接面させてはんだ付けする構成である。リード端子には先端に当該突き出し方向と交差して張り出す凸部３を設け、凸部は先端の側部一方あるいは両方に設ける。製造には、リード端子は複数が所定に配列する形態でリードフレームに形成し、そのリードフレームの定位置に成形体を形成して、アウターリードを切断，フォーミングして各単体に分離する。 （もっと読む）