【課題】 従来の積層セラミックコンデンサを用いると、両面回路基板の表面に実装された、電源およびグランド接続端子が信号線接続端子よりも内側に配置された負荷ＩＣへ、両面回路基板の裏面において電源配線をジャンパ接続することができない。
【解決手段】 積層セラミックコンデンサ３１の胴体部分の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく、長手方向両側の一方の外部電極３４ａ，３４ｂが、基板裏面の電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向両側の他方の外部電極３５ａ，３５ｂが、基板裏面のグランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。 （もっと読む）

【課題】耐電圧特性に優れた高圧用積層セラミック電子部品を提供する。
【解決手段】本発明によると、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向配置される内部電極層とを含み、上記誘電体層の平均厚さをｔ_ｄと規定すると、ｔｄ≧１５μｍで、上記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上である積層セラミック電子部品を提供する。
本発明によると、微粉の誘電体パウダーで均一な厚膜の誘電体層が得られ、耐電圧特性に優れた高圧用積層セラミック電子部品を具現することができる。 （もっと読む）

【課題】特性のばらつきが少なく、小型で高容量の電子部品を、低コストで製造することが可能な積層型電子部品の製造方法を提供すること。
【解決手段】グリーンシートに所定パターンで電極ペースト膜を形成する工程と、グリーンシートを積層して積層体４ａを準備する工程と、積層体を、支持基板３６の粘着層３４に付着する工程と、積層方向と直交する第１方向に沿って、支持基板は切断せずに積層体を切断して端子電極接続面１５ａ，１５ｂを形成し、積層方向および第１方向と直交する第２方向に沿って、積層体および支持基板を切断してギャップ面１６を形成し、支持基板と一体化された棒状体３８を得る工程と、ギャップ面が同一平面に配置されるように複数の棒状体３８を並べ、ギャップ面１６に、セラミックペースト４２を塗布する工程と、粘着層の粘着力を弱め、積層体２ａと支持基板３６とを分離する工程とを有することを特徴とする。 （もっと読む）

【課題】 メッキ液の浸入を防ぎ、信頼性の高いコンデンサを提供すること。
【解決手段】 複数の積層された誘電体層５、および該誘電体層５間の界面に沿って形成された複数の内部電極３を含み、該内部電極３の各端部が所定の端面に露出している積層体２と、所定の前記端面２ｅ、２ｆに露出した前記内部電極３を互いに接続するように、所定の前記端面２ｅ、２ｆに設けられた外部電極４とを備え、前記内部電極３と前記誘電体層５との間に、所定の前記端面２ｅ、２ｆに開口する隙間６が設けられており、該隙間６にガラス７が設けられているコンデンサ１である。 （もっと読む）

【課題】内部電極の露出部にめっき膜を析出させるにあたって、より確実なめっき成長を実現するため、いずれの内部電極も存在しない外層部にダミー導体を形成したとき、積層セラミック電子部品の信頼性、たとえばＢＤＶが低下することがあった。
【解決手段】高さ方向に沿って２枚以上の外層ダミー導体７を所定間隔で連続的に配置することにより、複数の外層ダミー群３１を形成する。外層ダミー群３１内における外層ダミー導体７同士の間隔をｄ、外層ダミー群３１同士の間隔をｇ、としたとき、ｇがｄより大きくなるようにする。これによって、めっき析出ポイントを確保しつつ、外層ダミー群３１同士の間隔を遠ざけることにより、外層ダミー導体７による内部電極３，４の押圧を緩和することができ、局所的に内部電極間距離が短くなることを防止でき、ＢＤＶの低下を防止できる。 （もっと読む）

【課題】セラミックコンデンサを利用することで、ＡＣラインのノイズ吸収フィルタ等を構成する複数のコンデンサと抵抗との異なる種類の電子部品を一体化することができ、耐熱性が良好で、サイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができるコンデンサモジュールを提供する。
【解決手段】セラミック基板１２内に形成され、一端が第１入出力端子１４ａに接続された２つの第１Ｘコンデンサ電極１６ａと、セラミック基板１２内に形成され、一端が第２入出力端子１４ｂに接続され、且つ、それぞれ第１Ｘコンデンサ電極１６ａに対向する２つの第２Ｘコンデンサ電極１６ｂと、セラミック基板１２の上面１２ｕに形成され、第１入出力端子１４ａと第２入出力端子１４ｂ間に接続された１つの抵抗体１８とを有する。 （もっと読む）

【課題】内部電極層用導電性ペースト組成物及びそれを含む積層セラミックコンデンサを提供する。
【解決手段】本発明による内部電極層用導電性ペースト組成物は金属粉末１００モルと、セラミック粉末０．５〜４．０モルと、シリカ（ＳｉＯ_２）粉末０．０３〜０．１モルと、を含むことができる。本発明の一実施形態による内部電極用導電性ペースト組成物は、内部電極の焼成収縮温度を高め、内部電極の連結性を向上させることができる。また、誘電体層の緻密度を向上させ、耐電圧特性、信頼性及び誘電特性を向上させることができる。 （もっと読む）

【課題】耐湿性の良好な積層セラミックコンデンサを提供する。
【解決手段】内部電極２１が形成された複数の第１のセラミック層２２を積層してなる有効層２０と、前記有効層２０を挟むように内部電極が形成されていない複数の第２のセラミック層３１を積層してなる一対の保護層３０とを有する積層体１０と、該積層体１０の外面に形成され前記内部電極２１と電気的に接続した外部電極４０とを備えた積層セラミックコンデンサにおいて、前記第１のセラミック層２１及び第２のセラミック層３１はそれぞれＳｉＯ₂が添加されたセラミック材料からなり、且つ、前記保護層は相対的に互いにＳｉＯ₂濃度が異なる複数の第２のセラミック層３１Ｈ，３１Ｌを積層してなる。 （もっと読む）

【課題】本発明は、電極連結性を制御して容量を確保することができる積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、セラミック本体１０と、この前記セラミック本体１０の内部に形成され、中央部７０及び前記この中央部７０から縁に向かって薄くなるテーパ部５０を有する内部電極３０、３１と、を含む。前記内部電極３０、３１の面積に対する前記テーパ部５０の面積の比率は、３５％以下であることを特徴とする。本発明によると、小型及び高容量の積層型セラミックキャパシタにおいても、電極連結性を制御することにより所望の容量を確保することができる。 （もっと読む）

【課題】 外部電極における下地電極の厚みが薄い場合でも、湿中負荷試験における不良を少なくできる積層セラミックコンデンサを提供する。
【解決手段】 誘電体層５と内部電極層７とが交互に積層されたコンデンサ本体１と、該コンデンサ本体１の前記内部電極層７が露出した端面１ａおよび該端面１ａに隣接する側面１ｂに設けられた下地電極３および該下地電極３上に設けられた被覆電極とを含む外部電極とを具備する積層セラミックコンデンサにおいて、前記下地電極３は、銅を主成分とし、かつ亜鉛を含み、緻密度が９６％以上であり、前記下地電極３の前記コンデンサ本体１の前記端面１ａ側における厚みが２０μｍ以下である。 （もっと読む）

【課題】本発明は、小型化及び高容量化を具現するとともに、音響ノイズを低減するチップ型積層キャパシタに関する。
【解決手段】本発明の一実施例によるチップ型積層キャパシタは、グレインの平均サイズの１０倍以上であり、３μｍ以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第１及び第２外部電極と、一端は上記第２外部電極が形成される上記セラミック本体の一端部面と第１マージンを形成し、他端は第１外部電極に引き出される第１内部電極と、一端は上記第１外部電極が形成される上記セラミック本体の他端部面と第２マージンを形成し、他端は第２外部電極に引き出される第２内部電極と、を含み、上記第１マージンと第２マージンとは、２００μｍ以下の条件で相違する幅を有することができる。 （もっと読む）

【課題】高い放熱性と誘電率とを有する高誘電絶縁シートを提供する。
【解決手段】溶媒可溶性ポリマーと、前記溶媒可溶性ポリマー中に分散する、高誘電率微粒子および熱伝導性微粒子とを含む高誘電絶縁放熱シートであって前記熱伝導性微粒子が、非球状であり、前記熱伝導性微粒子の長径方向と、前記高誘電絶縁放熱シートの厚さ方向との間の角度が、平均して、６０°以下である高誘電絶縁放熱シートとする。 （もっと読む）

【課題】表層電極において接続信頼性の高い突起状導体を形成することができる電子部品の製造方法を提供すること。
【解決手段】セラミックコンデンサのカバー層部１０８は、各ビア導体１３１の周囲となる位置のセラミック絶縁層１５０間に複数の段差補正用絶縁層１５１を介在させた状態で形成される。フォトレジストフィルム１８０の露光時には、突起状導体を形成するための形成予定領域Ｒ１の外側領域Ｒ２を感光させるべく入射したレーザ２０２が、表層電極１１１に当たって向きを変え形成予定領域Ｒ１の反対側である外側領域Ｒ２に反射するように露光を行う。フォトレジストフィルム１８０を現像して、開口部を有するめっきレジストを形成し、開口部を介して露出する表層電極１１１に対してめっきを施すことにより突起状導体を形成する。 （もっと読む）

【課題】本発明は、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明による積層セラミック電子部品は、内部電極及び誘電体層を含み、上記内部電極の一部が露出する接続面を一つ以上有する本体部と、上記接続面に結合して上記内部電極と電気的に連結される外部電極と、上記接続面において露出する内部電極の少なくとも一部を遮蔽するように上記接続面に用意される保護層と、を含み、上記内部電極全体の幅に対して上記保護層によって遮蔽される内部電極の露出した幅の比率は、０．８から０．９倍を有する。本発明によると、内部電極が外部に露出する本体部の表面における外部電極との距離が相対的に近い領域に内部電極を遮蔽することができる保護層を用意することで、異物浸透による絶縁抵抗の劣化、信頼性の低下及び接触性の不良を防止することができる。 （もっと読む）

【課題】焼付層の応力によるクラックの発生と、めっき液の浸入による絶縁不良の発生とを防止できる積層コンデンサ及び積層コンデンサの製造方法を提供する。
【解決手段】積層コンデンサ１では、内部電極６Ａ，６Ｂから積層体２の端面に引き出される引出導体１２Ａ，１２Ｂの全部を覆うように焼付層１７Ａ，１７Ｂが形成されている。これにより、めっき層１８Ａ，１８Ｂの形成の際にめっき液が内部電極６Ａ，６Ｂ側に浸入することが防止され、絶縁不良の発生を防止できる。また、焼付層１７Ａ，１７Ｂがダミー電極１３Ｃ，１３Ｆ，１３Ｇ，１３Ｈの一部を覆っているので、焼付層１７Ａ，１７Ｂの面積を抑えることができる。したがって、焼付層１７Ａ，１７Ｂに過剰な応力が生じることを抑制でき、焼付層１７Ａ，１７Ｂの応力によるクラックの発生を防止できる。 （もっと読む）

【課題】積層セラミック電子部品の製造方法において、プリント配線板の導体接続部との接合の信頼性を確保し、多積層化できるようにする。
【解決手段】積層セラミック電子部品の製造方法は、セラミックグリーンシートを形成する工程と、その上に内部電極層２ａ，２ｂとなる金属ペーストを印刷する工程と、これらを複数枚重ねて、積層圧着し積層体を形成する工程と、前記積層体の主面に延在部用の導電性ペーストを印刷し、乾燥させて延在部９ａ，９ｂを形成する工程と、積層体を切断し、個片に分離して積層セラミック素体３を形成する工程と、その端面６ａ，６ｂに廻り込み部用の導電性ペーストを塗布することにより廻り込み部１０ａ，１０ｂを形成する工程とを含む。前記積層体を形成する工程において、前記積層体の引出部５ａ，５ｂの主面７が機能部４の主面７より低くなるように積層体を圧着する。 （もっと読む）

【課題】電子部品の高密度実装を可能とする電子部品及び電子部品の製造方法を低コストで提供すること。
【解決手段】電子部品１は、素体２、外部電極３，４、及び絶縁層２０，２１を備えている。素体２は、互いに対向する一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂを連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆと、を有している。外部電極３，４は、素体２の端面２ａ，２ｂ側に形成され、端面２ａ，２ｂに隣接する主面２ｃ，２ｄ及び側面２ｅ，２ｆの一部を覆う。少なくとも外部電極３，４における側面２ｅ，２ｆ側に位置する電極部分３ｅ，３ｆ，４ｅ，４ｆの表面が、絶縁層２０，２１で覆われている。 （もっと読む）

【課題】外部電極と端子導体との間のショート不良を防止できる積層コンデンサを提供する。
【解決手段】積層コンデンサ１では、ＥＳＲ制御部の内部電極に接続される外部電極３Ａ，３Ｂがめっき層のみで構成されている。したがって、全ての外部電極３Ａ，３Ｂ及び端子導体４Ａ，４Ｂを焼付層で構成する場合と比べて外部電極３Ａ，３Ｂと端子導体４Ａ，４Ｂとの間のショート不良を防止できる。また、この積層コンデンサ１では、静電容量部の内部電極に接続される端子導体４Ａ，４Ｂが焼付層を含んで構成されている。したがって、静電容量部の内部電極へのめっき液の浸入を抑制でき、絶縁抵抗不良の発生を低減できる。 （もっと読む）

【課題】（１００）面に優先的に結晶配向が制御された強誘電体薄膜をシード層やバッファ層を設けることなく、簡便に得ることが可能な、強誘電体薄膜の製造方法を提供する。
【解決手段】結晶面が（１１１）軸方向に配向した下部電極を有する基板の下部電極上に、強誘電体薄膜形成用組成物を塗布し、加熱して結晶化させることにより下部電極上に強誘電体薄膜を製造する方法の改良であり、強誘電体薄膜が（１００）面に優先的に結晶配向が制御された配向制御層により構成され、配向制御層を結晶化後の層厚を３５ｎｍ〜１５０ｎｍの範囲内にすることにより形成することを特徴とする。 （もっと読む）

【課題】静電容量の低下を抑制し、誘電体層と電極層との密着性を向上させてクラック等を防止できる積層電子部品を提供すること。
【解決手段】誘電体層（２）とＮｉが主成分である電極層（３）とが積層された素子本体を有する積層電子部品であって、素子本体は、Ｎｉ酸化物を主成分とする第１相（２１）と、Ｎｉ以外の金属酸化物を主成分とする第２相（２２）と、を有し、素子本体を誘電体層および電極層に対して垂直な切断面において、積層方向と垂直な方向では、第１相は電極層と接し、第２相は、電極層および／または第１相と接し、第１相の少なくとも一部は、電極層と第２相とに挟まれ、積層方向と垂直な方向において、第１相が電極層と接しかつ第２相と接している長さをＬ_ｎｉｏとし、積層方向と垂直な方向における電極層の長さをＬ_ｎｉとすると、（ΣＬ_ｎｉｏ）／２Ｌ_ｎｉが０．０５〜１２％である。 （もっと読む）