【課題】配線構造の設計自由度が高く、高密度な三次元実装を可能とする貫通配線を備えた貫通配線基板の製造方法や複合基板の製造方法、及びこれらの製造方法により形成された貫通配線基板や複合基板を用いた電子装置の製造方法を提供する。
【解決手段】本発明に係る貫通配線基板の製造方法は、基材を構成する少なくとも二面を結ぶように微細孔１４２を配し、該微細孔に導電性物質１４３を充填してなる貫通配線を備え、前記貫通配線が、少なくとも一部に、前記基材の厚み方向とは異なる方向に延びる部分を有する貫通配線基板の製造方法であって、前記貫通配線は、溶融金属充填法により形成されることを特徴とする。 （もっと読む）

【課題】 多層基板に実装される電子部品を外来のサージから保護し、かつ多層基板を小形化することができる多層基板のサージ除去構造および車載用電子機器を提供する。
【解決手段】 多層基板２１は、端子接続部２９、外部接続部２８、接地電位部２７、第１電極部２４を含む。外部接続部２８と端子接続部２９とは、第１面方向Ｘに間隔ΔＬ４をあける。外部接続部２８は、第１電極部２４に接続される。第１電極部２４と接地電位部２７とは、厚み方向Ｚに間隔ΔＬ４よりも小さい間隔ΔＬ５をあける。外部接続部２８に入力された外来のサージは、外部接続部２８から第１電極部２４に進み、さらに第１電極部２４から接地電位部２７に放電される。多層基板２１は、端子接続部２９に接続される電子部品３５を、外来のサージから保護することができる。また第１電極部２４を多層基板２１内に形成するので、多層基板２１を小形化することができる。 （もっと読む）

【課題】微細配線を形成する場合であっても、ブリッジの発生を低減でき、しかも優れたワイヤボンディング性及びはんだ接続信頼性を得ることが可能な半導体チップ搭載用基板の製造方法を提供する。
【解決手段】内層回路１０２を表面に有する内層板１と絶縁層２１を隔てて内層板１上に設けられた第１の銅層３２とを有する積層体における第１の銅層３２上に、導体回路５０となるべき部分を除いてレジスト４を形成するレジスト形成工程、第１の銅層３２上に電解銅めっきにより第２の銅層５を形成して導体回路５０を得る導体回路形成工程、導体回路５０上の少なくとも一部に、電解ニッケルめっきによりニッケル層を形成するニッケル層形成工程、レジスト４を除去するレジスト除去工程、第１の銅層３２をエッチングにより除去するエッチング工程、及び導体回路５０上の少なくとも一部に、無電解金めっきにより金層を形成する。 （もっと読む）

【課題】コストダウンが図れるセラミックス回路基板及びセラミックス回路基板の製造方法を提供する。
【解決手段】セラミックス回路基板は、セラミックス基板１０と、セラミックス基板１０の表面に形成された端子部２０と、セラミックス基板１０に穿設された複数のビアホール２１と、ビアホール２１内の導体１８と端子部２０とを連結する配線１４と、を含み、複数のビアホール２１は、セラミックス基板１０の平面視での中心部分を中心として同心円上に沿った位置に配置されている。 （もっと読む）

【課題】第１樹脂層に形成したビア導体を構成する導電性ペーストが硬化状態になる際、第２樹脂層に形成したビア導体から導電性ペーストがはみ出すことを防止し、所定の性能を有するビア導体を形成した樹脂多層基板を提供する。
【解決手段】樹脂多層基板は、部品内蔵層（第１樹脂層）と、部品内蔵層の一面に積層してある薄層樹脂層（第２樹脂層）とを備える。薄層樹脂層の、部品内蔵層に積層されている面とは反対側の面に形成してある表面電極と、部品内蔵層に設けてあり、一端が部品内蔵層の一面に至るビア導体（第１ビア導体）と、薄層樹脂層に設けてあり、一端が表面電極と、他端がビア導体とそれぞれ電気的に接続してあるビア導体（第２ビア導体）とをさらに備える。ビア導体の中心線と、ビア導体の中心線との位置が相違するように配置してあり、ビア導体の周囲にある薄層樹脂層が、ビア導体の少なくとも一部と重なるようにビア導体を配置してある。 （もっと読む）

【課題】 高周波領域のＩＣチップ、特に３ＧＨｚを越えても誤動作やエラーの発生しないパッケージ基板を提供する。特に、スイッチをＯＮしてから発生する電圧降下のうち１回目と２回目の電圧降下を改善する。
【解決手段】 表裏を接続する複数のスルーホール３６を備え、表裏の導体層３４と内層の導体層１６とを有する３層以上の多層コア基板３０上に、層間絶縁層５０、１５０と導体層１５８が形成された多層プリント配線板１０において、
複数のスルーホール３６は、ICチップ９０の電源回路またはアース回路または信号回路と電気的に接続している電源用スルーホール３６Ｐとアース用スルーホール３６Ｅと信号用スルーホールとからなり、電源用スルーホール３６Ｐの内、少なくともIC直下のものは、内層のアース用導体層１６Ｅを貫通する際、延出する導体回路を有しない。 （もっと読む）

【課題】ビアホールの内部にプラギングインクの充填またはメッキ層の形成をさらに行う必要がなくて構造及び工程を単純化するプリント基板及びその製造方法を提供する。
【解決手段】内層ビアホール３０４が形成されたコア絶縁層３０２に内層ビアホール３０４内壁に形成される内層ビア３０６を含む内側回路層３０８が形成されたコア基板、内層ビアホール３０４の内部とともにコア基板に積層された液晶ポリマー絶縁層３１０、及び液晶ポリマー絶縁層３１０に形成された外側回路層３１４を含む。 （もっと読む）

【課題】ベース配線板および半導体素子搭載用のキャビティーを有する孔あき配線板の貼り合わせに用いる導電性ペーストで充填された孔およびキャビティーを有する接着シートを、クリーンで効率良く製造することが可能な半導体素子搭載用多層配線板用接着シートの製造方法及びその製造方法で得た接着シートを用いた半導体素子搭載用多層配線板の製造方法を提供する。
【解決手段】（１）シート状接着材料を準備する工程、（２）前記シート状接着材料にキャビティー加工を施す工程、（３）前記シート状接着材料の少なくとも片面に離型性フィルムを貼り合わせる工程、（４）前記シート状接着材料に導電性ペースト充填用孔を形成する工程、（５）前記導電性ペースト充填用孔へ導電性ペーストを充填する工程、をこの順に行う、接着シートの製造方法。 （もっと読む）

【課題】設計の自由度が高く、多くの機能を盛り込んでも、小型化を維持することができる多層集積回路を提供すること。
【解決手段】複数の受動素子用導体層１１および複数の配線用導体層１２の各層間にセラミック層１０を介在させた多層積層回路１であって、受動素子用導体層１１および配線用導体層１２の少なくとも１層は、当該多層積層回路１の主面表面Ｓａからセラミック層１０を貫通するビア１３を介して接続され、少なくとも主面表面Ｓａ上でビア１３に接続して外部接続が可能な電極を含む外部電極１４が主面表面Ｓａ上に形成されるとともに、主面表面Ｓａ上に外部電極１４の少なくとも１組を接続する外部配線用導体１７が形成される。 （もっと読む）

【課題】本発明は、積層部分（リジット部分）への貫通加工孔へのめっきの付き回り性を安定させ、接続信頼性の高い可撓性を有する部分と硬質性の多層構造を有する部分とを備えた多層プリント配線板を提供することを目的とするものである。
【解決手段】可撓部分と積層部分とに区分されかつ表層に回路が形成された可撓性絶縁シートの積層部分前記積層部分に貫通孔を形成し、活性化工程と樹脂喰刻工程と中和工程とを含むデスミア処理において、前記活性化工程は、前記回路基板の表面温度以下の温度の水または水溶液に前記回路基板を浸漬することを特徴とする多層プリント配線板の製造方法。 （もっと読む）

【課題】多層セラミック基板に備えるビアホール導体のような配線導体を形成するために用いられる導電性ペーストであって、焼成工程において焼結が生じる温度域を比較的任意に制御することができる導電性ペーストを提供する。
【解決手段】導電性ペーストは、金属粉末とガラスフリットと有機ビヒクルとを含有し、金属粉末の粒子表面上には、焼成工程において、多層セラミック基板１１に備えるセラミック層１２を焼結させ得る焼結温度では焼結しない無機成分が配置され、ガラスフリットは、上記焼結温度より１５０〜３００℃低い軟化点を有する。導電性ペーストは、多層セラミック基板１１に備えるビアホール導体１５のような配線導体を形成するために有利に用いられる （もっと読む）

【課題】フレキシブル配線基板において、導体パターンを内部に備えながら全体として柔軟性をもたせる。
【解決手段】フレキシブル配線基板１０１は、複数のフレキシブル層が積層された積層体１０を含むフレキシブル配線基板であって、面方向に延在する少なくとも１本の配線２を含む。配線２は、積層体１０の内部で、厚み方向の第１の高さＨ１と、第１の高さＨ１とは異なる第２の高さＨ２との間で、厚み方向に蛇行するようにして面方向に延在している。 （もっと読む）

【課題】プリント配線板の配線パターン形成直後に、バイアホールと配線パターン間の位置ズレを全数確認することが可能で、異常を早期発見して連続不良の場合には工程にフィードバックし、是正処置を取ることができるプリント配線板とその製造方法を提供する。
【解決手段】プリント配線板に備わるバイアホールと配線パターン間の位置ズレを検出する検査パターンを備え、前記検査パターンが、検出バイアホールおよび前記検出バイアホールに隣接する検出導体からなり、前記検出導体の形状を判定することによりプリント配線板のバイアホールと配線パターンとの位置ズレを検出することを特徴とするプリント配線板。 （もっと読む）

【課題】信頼性の高い、超薄膜の多層配線基板が低コストで容易に形成できる多層配線基板の製造方法及び多層配線基板を提供する。
【解決手段】多層配線基板の製造方法は、絶縁層１４を介して第１配線１２及び第２配線１６が積層され、第１配線１２と第２配線１６とがコンタクトホール１８を介して接続される多層配線基板２の製造方法であって、コンタクトホール１８に第１配線１２と第２配線１６とを接続する導電ポスト２０を形成する工程と、絶縁層１４上及びコンタクトホール１８に跨って、第２配線１６を形成する工程と、を含み、導電ポスト２０と第２配線１６とは、同時に行うめっき処理により形成される。 （もっと読む）

【課題】ＬＳＩパッケージおよびプリント基板のスルーホール間に生じるクロストークノイズの低減を低コストに実現する技術を提供する。
【解決手段】ＬＳＩパッケージをプリント基板に実装した電子装置において、複数の送信端子１３と、複数の受信端子１４とを有し、複数の送信端子１３のそれぞれは差動信号を送信する送信端子対１３ｐからなり、複数の受信端子１４のそれぞれは差動信号を受信する受信端子対１４ｐからなるＬＳＩパッケージ１０は、２対の送信端子対１３ｐ、２対の受信端子対１４ｐのそれぞれが、互いに隣接し、各端子対の信号を結ぶ直線同士が交差して配置されている。 （もっと読む）

本発明による共振素子は、多層基板と、信号ヴィア導体と、複数のグランドヴィアとを具備する。ここで、多層基板は、誘電体によって絶縁された複数の導体層を含む。信号ヴィア導体は、多層基板を貫通する。複数のグランドヴィアは、多層基板を貫通し、信号ヴィア導体の周囲に配置されている。多層基板は、第１の導体層と、第２の導体層と、波型導体層とを具備する。ここで、波型導体層は、第１および第２の導体層の間に配置されている。波型導体層は、波型信号プレートと、波型グランドプレートとを具備する。ここで、波型信号プレートは、信号ヴィア導体に接続されている。波型グランドプレートは、複数のグランドヴィアに接続されて、誘電体によって波型信号プレートから絶縁されている。 （もっと読む）

【課題】ＬＣＰ多層基板において、熱膨張時の剥離または亀裂の問題、および、電流が流れる際の信号遅延の問題を解消する。
【解決手段】ＬＣＰ多層基板１０１は、ＬＣＰ分子が面方向に配向されたＬＣＰ層１を含む複数の層が積層されたＬＣＰ多層基板であって、ＬＣＰ層１の少なくとも一方の面には導体パターン２，３，４１，４２が配置されている。ＬＣＰ層１は、前記導体パターンと電気的に接続するように厚み方向に延在するヴィア導体５を有する。ヴィア導体５の外周に接して前記ヴィア導体を取り囲むように、ＬＣＰ分子が厚み方向に配向された第１領域６が設けられている。 （もっと読む）

【課題】接地用ランドを放熱が抑制できる形状に形成しつつ高周波回路のアイソレーションが確保しやすい電子回路ユニットを提供すること。
【解決手段】電子回路ユニット１は最上層と最下層に高周波回路３，４が配設された多層基板２を備えており、多層基板２の内層にはグラウンド層５が形成されている。多層基板２の各層には層間方向に沿って重なり合う位置に接地用ランド６が設けられている。各層の接地用ランド６はいずれも連結桟６ａを介して周囲の導電部材（環状電極７またはグラウンド層５）と連結されており、これら接地用ランド６はビアホール８を介して互いに接続されている。また、各層の接地用ランド６に放射状に突設された連結桟６ａの放射方向は各層ごとに異なっており、各接地用ランド６のまわりの開口部９が層間方向に重なり合わないように設定してある。 （もっと読む）

【課題】配線基板に内蔵する際などに生じるクラックを防止することができるセラミックコンデンサを提供すること。
【解決手段】セラミックコンデンサ１０１のコンデンサ本体１０４は、第１積層部１０７と第２積層部１０８，１０９とを備える。第１積層部１０７は、セラミック誘電体層１０５と内部電極１４１，１４２とを交互に積層してなる。第２積層部１０８，１０９は、コンデンサ本体１０４のコンデンサ主面１０２，１０３にて露出するように配置される。第２積層部１０８，１０９は、コンデンサ主面１０２，１０３とコンデンサ側面１０６との境界部分となる角部１５４，１５５を有する。コンデンサ本体１０４の外表面上には、角部１５４，１５５を覆う金属層１７１，１７２が設けられる。 （もっと読む）

【課題】 配線基板の配線層間に生じる浮遊容量を小さくすることで、より高速な素子の検査や、高速の検査ができる高信頼性の配線基板を提供する。
【解決手段】 セラミック配線基板１の上面に複数の絶縁樹脂層２と複数の配線層３とが交互に積層され、絶縁樹脂層２の上下に位置する配線層３間がビア導体４で接続された配線基板であって、配線層３のうち、下から２層目の絶縁樹脂層２の下面に位置する接続用配線層３ａと、セラミック配線基板１の内部から上面に引き出された内部配線１ａの端部とが電気的に接続されており、接続用配線層３ａとセラミック配線基板１との間に絶縁樹脂層２が存在しない空間５がある配線基板である。比誘電率の比較的大きなセラミック配線基板１の内部配線１ａと接続用配線層３ａとの間に比誘電率の小さな空間５が入ることで、これらの間に発生する浮遊容量を減少させることができる。 （もっと読む）