【課題】ターゲット等、光学的に位置検出するための大きな面積のパターン領域での表面平坦性を向上する。
【解決手段】ウェハのスクライブ領域ＳＲに形成されるターゲットＴ２領域の下層に大面積ダミーパターンＤＬを形成する。また、製品領域ＰＲおよびスクライブ領域ＳＲの素子として機能するパターン（活性領域Ｌ１，Ｌ２，Ｌ３、ゲート電極１７等）のパターン間スペースが広い領域に下層の小面積ダミーパターンと上層の小面積ダミーパターンＤｓ２を配置する。このとき、上層の小面積ダミーパターンＤｓ２は、下層の小面積ダミーパターンに対してハーフピッチシフトさせて形成する。 （もっと読む）

【課題】貫通孔内に密着性が良好な絶縁樹脂層が形成され、これを介してビア（スルーホール導通部）が形成された信頼性の高い半導体装置を提供する。
【解決手段】半導体装置は、表面に素子が集積・形成された半導体基板1と、この半導体基板を貫通する貫通孔2と、貫通孔の側壁面に形成された第1の絶縁樹脂層5と、半導体基板の表裏両面に形成された第２の絶縁樹脂層6と、貫通孔内で第1の絶縁樹脂層上に形成された第１の導体層と、第２の絶縁樹脂層上に形成され第１の導体層と導通された第２の導体層7を有する。半導体基板にレーザ照射して貫通孔を形成する工程と、貫通孔内に絶縁樹脂を充填する工程と、充填された絶縁樹脂に樹脂貫通孔を同心的に形成する工程と、樹脂貫通孔の側壁面に導体層を形成し、半導体基板の表面と裏面を導通させるビアを形成する工程とを備える。 （もっと読む）

【課題】コンタクトと該コンタクトの上側の配線とのショートマージンを稼いだ半導体装置を得ること。
【解決手段】半導体基板１上に形成される所定形状の第１層配線１０を含む第１の配線層８と、該第１の配線層８上に形成される層間絶縁膜１１と、該層間絶縁膜１１上に形成され、所定形状の第２層配線１５を含む第２の配線層１３と、第１層配線１０と第２層配線１５とを電気的に接続するコンタクト１２と、を備える半導体装置において、コンタクト１２は、所定の深さから上方に行くにしたがって積層方向におけるその断面形状が小さくなるように形成される。 （もっと読む）

【課題】 短絡等の不具合が生じる虞がなく、配線自由度を容易に増大させることができ、配線の変更を容易かつ短時間で行うことができる半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ（ＷＢＣＳＰ）を提供する。
【解決手段】 本発明のＷＢＣＳＰは、パッド３３上に再配線パターン４７ａが、絶縁層４３上に再配線パターン４７ｂがそれぞれ形成され、再配線パターン４７ａ、４７ｂ上にバンプ電極３６ａ、３６ｂが形成され、再配線パターン４７ｂとパッド３２とはボンディングワイヤ３８により接続され、再配線パターン４７ａ、４７ｂ及びボンディングワイヤ３８は絶縁層３９により封止され、ボンディングワイヤ３８の最上部は、再配線パターン４７ａ、４７ｂより上方かつバンプ電極３６ａ、３６ｂの下端部より下方に位置していることを特徴とする。 （もっと読む）

【課題】メッキ配線形成後の熱処理工程におけるビアホール周辺での膜浮き、及び膜剥がれを抑制し、高歩留まりかつ高信頼性を有する半導体素子を提供する。
【解決手段】本発明の半導体素子は、半導体基板１上に、凸状の段差４が形成されており、段差４の上面から基板１裏面に達するビアホール２を有しており、ビアホール２内にはシード層５を下層に有する第１のメッキ配線６が形成され、ビアホール２近傍の基板１の表面は絶縁膜３で覆われている。さらに、第１のメッキ配線６は段差４を覆うように形成されている。半導体基板１の裏面には全面に電極８が設けられており、第１のメッキ配線６は基板１の裏面で電極８と接続されている。 （もっと読む）

【課題】 接触抵抗の小さい電子部品およびその製造方法を提供する。
【解決手段】 下層金属配線４と、下層金属配線４上に形成された層間絶縁膜６と、層間絶縁膜６上に形成され、かつ層間絶縁膜６に形成された貫通孔５を介して下層金属配線４と電気的に接続された上層金属配線７と、を備える電子部品であって、下層金属配線４が少なくとも第１の金属と第２の金属とが拡散されてなり、第１の金属は第２の金属より酸化物の標準生成自由エネルギーが大きく、第２の金属は前記第１の金属より波長３５０〜４４０ｎｍの光線の少なくとも一点で反射率が高く、かつ、上層金属配線８と下層金属配線４との間に、第１の金属より酸化物の標準生成エネルギーが小さい金属で形成される密着層７を備える。 （もっと読む）

プラズマによりパターン形成された窒化層を形成するために窒化層をエッチングすることからなる半導体構造体を製造する方法。窒化層は半導体の基板上にあり、フォトレジスト層は窒化層上にあり、プラズマは、少なくとも圧力１０ミリトルでＣＦ₄及びＣＨＦ₃のガス混合物から形成される。 （もっと読む）

【課題】 はんだ接続用パッドを有する半導体装置において、製造工程中の熱負荷などによって発生する恐れのある、パッド部の膜剥がれを防止する。
【解決手段】 シリコン、シリコン酸化膜上に形成されるＴｉ膜またはＴｉ化合物膜と、はんだが接続されるＮｉ膜（またはＣｕ膜）との間に、両者との密着性が良好なＣｒ膜を挿入したパッド構造とする。さらに、Ｔｉ膜またはＴｉ化合物膜とシリコン酸化膜との界面に生じる剥離を防止するため、Ｃｒ膜がＴｉ膜またはＴｉ化合物膜よりも大きな面積で形成された構造とする。 （もっと読む）

【課題】ハードマスクの角部分を、ラウンド形状に加工するドライエッチング方法を提供する。
【解決手段】パターンニングされたホトレジスト１３によりシリコン窒化膜１２のマスクを形成した後、ホトレジスト１３をドライエッチングにより縮小させ、露出したシリコン窒化膜マスク１２の角部分をエッチングすることで、シリコン窒化膜マスク１２の角部分にラウンド形状を有する溝加工処理が可能となる半導体装置の製造方法。 （もっと読む）

【課題】 化学的機械的研磨プロセスで研磨した後でほぼ擦り傷なしの表面が得られるような、その最上部表面の硬度が改善された軟金属導体を提供する。
【解決手段】 その後の化学的機械的研磨ステップで研磨後にほぼ擦り傷なしの表面が得られるように、十分大きい粒子サイズを有する粒子から構成される最上部層を有する、半導体素子に使用するための軟金属導体７８である。導電性軟金属構造の最上部層に軟金属構造の厚さの約２０％以上の粒子サイズを有する金属粒子を付着する。 （もっと読む）

【課題】 トランジスタ等の能動素子が安定に動作し、大画面化と長期にわたって安定した表示動作とを可能にする。
【解決手段】 陰極（２２２）と陽極（２３）とに狭持され、基板（２）の上方に配置された電気光学素子と、電気光学素子を駆動する能動素子（２４）と、陰極（２２２）及び陽極（２３）のうち少なくとも一方と基板（２）との間に配置された誘電率が所定の値以下の絶縁材料からなる絶縁膜（２８３、２８４）とから電気光学装置（１）を構成する。 （もっと読む）

【課題】 ＦｅＲＡＭ用途において、ハードマスクと下層とに対して選択性が高いイリジウムエッチングプロセスを提供する。
【解決手段】
強誘電体デバイスにおける使用のためのイリジウム層をエッチングする方法（１０）は、基板を用意すること（１２）と、基板の上にバリア層を堆積すること（１４）と、バリア層の上にイリジウム層を堆積すること（１６）と、イリジウム層の上にハードマスク層を堆積すること（１８）と、ハードマスク層の上にフォトレジスト層を堆積し、パターニングし、現像すること（２０）と、ハードマスク層をエッチングすること（２２）と、高密度プラズマ反応炉においてアルゴン、酸素、および塩素成分を用いてイリジウム層をエッチングすること（２４）と、強誘電体デバイスを完成させること（２６）とを包含する。 （もっと読む）

【課題】反射防止膜とレジストを同時に除去する。
【解決手段】少なくとも１種の有機酸を含む、レジストと有機系反射防止膜、および／または有機系埋め込み材を除去するためのエッチング液。 （もっと読む）

ボンディングパッド（２００）は第１ワイヤボンディング領域（２０２）と、第２ワイヤボンディング領域（２０４）と、を含む。一実施形態では、第１ワイヤボンディング領域（２０２）がパッシベーション（１８）を覆って延びる。別の実施形態では、ボンディングパッドはプローブ領域、第１ワイヤボンディング領域、及び第２ワイヤボンディング領域を有する。一実施形態では、プローブ領域及びワイヤボンディング領域がパッシベーション（１８）を覆って延びる。ボンディングパッドはどのような数のワイヤボンディング領域及びプローブ領域も有することができ、かつこれらの領域をどのような構成として有することもできる。ボンディングパッドが複数のワイヤボンディング領域を含むことができるので、マルチチップパッケージにおける場合のように単一のボンディングパッドへの複数のワイヤ接続を行なうことができる。ボンディングパッドがパッシベーションを覆って延びる形でパッドを設けることができるので、集積回路チップ面積を小さくすることもできる。
（もっと読む）

とりわけ、絶縁層（１６）内において相互接続（１４）へのコンタクトホール（１８）が生成される方法が示される。バリア層（２０）が次いで提供される。その後、フォトレジスト層（３０）が提供され、照射され、かつ、現像される。次いで、ガルバニック法を用いて、銅コンタクト（３２）がコンタクトホール（１８）において生成される。バリア層（２０）またはさらなる境界電極層（２２）のどちらか一方が、ガルバニック処理において境界電極としての役目をする。重大な金属汚染は、製造中、この方法によって抑制される。
（もっと読む）

【目的】 点欠陥の集合によるボイドがＣｕ配線内に形成しないようにすることを目的とする。
【構成】 基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１１０）と、前記絶縁膜に開口部を形成する開口部形成工程（Ｓ１１２）と、前記絶縁膜表面と前記開口部とにシード膜を形成するシード膜形成工程（Ｓ１１６）と、前記シード膜を電極として第１の電流密度となる電流を流し、前記開口部に導電性材料をめっき法により堆積させる第１のめっき工程（Ｓ１１８）と、前記第１のめっき工程後、前記第１の電流密度より小さい第２の電流密度となる電流を流し、前記絶縁膜表面上に前記導電性材料をめっき法により堆積させる第２のめっき工程（Ｓ１２０）と、前記第２のめっき工程後、前記導電性材料が堆積した基体をアニール処理するアニール工程（Ｓ１２４）と、を備えたことを特徴とする。 （もっと読む）

集積回路中のデュアルダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）構造、特に多孔質材料中に形成された開口部のコンフォーマリティの裏張り（ｌｉｎｉｎｇ）のための方法及び構造が提供される。トレンチ（ｔｒｅｎｃｈ）及びコンタクトビア（ｃｏｎｔａｃｔ ｖｉａ）が絶縁層中に形成される。これらのトレンチ及びビアの側壁上のポアがブロックされ、次いでこの構造は、所望のライニング材料の単層を形成するために交互に化学物質に曝される。例示的なプロセスフローにおいて、シーリング層の化学または物理気相成長法（ｃｈｅｍｉｃａｌ ｏｒ ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）（ＣＶＤまたはＰＶＤ）により、不完全なコンフォーマリティに起因してポアをブロックする。交互のプロセスも、自己飽和（ｓｅｌｆ−ｓａｔｕｒａｔｉｎｇ）、自己制御（ｓｅｌｆ−ｌｉｍｉｔｉｎｇ）原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）（ＡＬＤ）プロセスと比較して減少されたコンフォーマリティを達成するようなパルス間隔及びパルス幅の選択によって構成され得る。なお別の構成において、異方性多孔質構造を有する層が、上部表面を選択的に溶融することによってシールされ得る。次いで、自己制御、自己飽和原子層堆積（ＡＬＤ）反応により、有意にポアを充填することなくブロッキングが行われる。
（もっと読む）

【課題】 容量値の均一性が高い容量素子を備える半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置１の容量素子形成領域２０において、Ｐ型の半導体基板１０の表層には、導電層としてＮ型ウエル２２が形成されている。Ｎ型ウエル２２が形成された半導体基板１０の表面には、容量膜２４が成膜されている。ここで、半導体基板１０表面における容量膜２４が成膜された部分は、実質的に平坦である。容量膜２４上には、上部電極２６が設けられている。上部電極２６は、容量膜２４を挟んで対向するＮ型ウエル２２との間で容量素子（オンチップキャパシタ）を構成している。 （もっと読む）

【目的】 配線抵抗を低減させながら歩留まりを向上させたバリアメタル膜を形成することを目的とする。
【構成】 基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１０８）と、前記絶縁膜に開口部を形成する開口部形成工程（Ｓ１１０）と、ＰＶＤ法を用いて、前記絶縁膜上と開口部内とに第１のバリアメタル膜を形成する第１のバリアメタル膜形成工程（Ｓ１１６）と、その上に、ＣＶＤ法を用いて第２のバリアメタル膜を形成する第２のバリアメタル膜形成工程（Ｓ１１８）と、その上に、ＰＶＤ法を用いて第３のバリアメタル膜を形成する第３のバリアメタル膜形成工程Ｓ１２０）と、その上に、導電性材料を堆積させる堆積工程（Ｓ１１２，Ｓ１２４）と、を備え、前記絶縁膜上に形成された前記第１と第２と第３のバリアメタル膜の合計膜厚が、８ｎｍより小さくなるように形成することを特徴とする。 （もっと読む）

【課題】本発明は、反射型や半透過型の液晶表示装置に用いられるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法に関し、製造コストを削減しつつ良好な表示品質の得られるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法を提供することを目的とする。
【解決手段】不規則な凹凸を表面に有する下地層を基板上に形成し、下地層表面に倣った凹凸を有する金属膜５１を下地層上に形成し、金属膜５１上に着色レジスト層を形成し、着色レジスト層をパターニングして規則的に配列する着色レジストパターン５２を形成し、着色レジストパターン５２の欠陥を光学的に検出するための光学検査を行い、光学検査により検出された着色レジストパターン５２の欠陥を修復し、着色レジストパターン５２をマスクとして金属膜５１をエッチングする。 （もっと読む）