【課題】本発明は、小型化を図ることが可能になると共に、絶縁リングで囲まれた貫通電極を狭ピッチで配置することの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】回路素子層５が形成される表面１ａ、及び裏面１ｂを有する半導体基板１と、半導体基板１を貫通し、かつ半導体基板１の表面１ａ側から半導体基板１の裏面１ｂ側に向かうにつれて幅が広くなる貫通電極７と、貫通電極７を囲むように半導体基板を貫通し、かつ半導体基板１の表面１ａ側から半導体基板１の裏面１ｂ側に向かうにつれて幅が狭くなる第１の絶縁リング３と、を有し、半導体基板１の厚さ方向Ａにおいて、第１の絶縁リング３の少なくとも一部と対向するように貫通電極７を配置する。 （もっと読む）

【課題】柱状形状を有し密に配列される電極の倒壊を防ぐことが可能な半導体装置を提供する。
【解決手段】電界効果トランジスタと、柱状形状を有するキャパシタとを有する半導体装置であって、前記電界トランジスタの不純物拡散領域と電気的に接続し、柱状形状を有する第１の電極と、前記第１の電極の少なくとも側面に形成される誘電体膜と、前記誘電体膜上に形成される第２の電極と、前記柱状形状を有する前記第１の電極の長手方向と交差する方向に延び、前記第２の電極の少なくとも一部を貫通して前記第１の電極を連結するホウ素添加窒化シリコン膜により形成される支持膜とを備える半導体装置により、上記の課題が達成される。 （もっと読む）

【課題】薄膜回路の下方に外部と接続するための電極を容易に形成できる薄膜回路部品の
構造及び薄膜回路部品の作製方法を提供することを課題とする。
【解決手段】第１の絶縁膜と、第１の絶縁膜の一方の面上に形成された薄膜回路と、薄膜
回路上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された電極と、電極上に形成
された樹脂膜とを有する積層物を形成し、積層物の第１の絶縁膜の他方の面側に、電極と
重なるように導電膜を形成し、導電膜にレーザーを照射する。 （もっと読む）

【課題】本願発明者らが、プラズマ処理等による半導体ウエハのチャージアップの影響を検討したところによると、半導体ウエハ等にドライエッチング等を施すと、通常、その結果として、半導体ウエハは、主に電気的に正側に偏った不均一な帯電状態となることが明らかとなった。これは、ドライエッチング等によって、正の可動イオン等がウエハの表面やその近傍に残存し、不均一に分布していることを示すものであり、個々の半導体チップとされた後も残存して、動作に悪影響を及ぼす恐れがある。
【解決手段】本願発明は、通常、ポリマー除去液等を使用する必要のないメタル膜加工工程に於いて、加工用レジスト膜の除去後、ポリマー除去液類似の導電性処理液との摩擦により、ウエハ全体を負に帯電させるものである。 （もっと読む）

【課題】半導体基板における抵抗やコンタクト抵抗を低減させた半導体装置及びその製造方法を提供すること。
【解決手段】半導体装置は、シリコン層と、シリコン層に形成され、第１不純物を含有する金属シリサイド層と、を備える。シリコン層は、金属シリサイド層が形成されていない領域において、第１不純物に起因するエンド・オブ・レンジ欠陥を有していない。 （もっと読む）

【課題】半導体層を用いた素子を配線層間に形成し、かつ、ゲート電極の材料を、配線の材料以外の導電体にする。
【解決手段】第１配線層１５０の表層には、第１配線２１０が埋め込まれている。第１配線２１０上には、ゲート電極２１８が形成されている。ゲート電極２１８は、第１配線２１０に接続している。ゲート電極２１８は、第１配線２１０とは別工程で形成されている。このため、ゲート電極２１８を第１配線２１０とは別の材料で形成することができる。そしてゲート電極２１８上には、ゲート絶縁膜２１９及び半導体層２２０が形成されている。 （もっと読む）

【課題】インダクタの下方の層間絶縁膜への水の浸入を抑制し、かつ、インダクタ性能の低下を抑制する。
【解決手段】半導体装置は、半導体基板と、前記半導体基板上に設けられた層間絶縁膜と、前記層間絶縁膜の上部に設けられたインダクタと、前記半導体基板上に設けられ、前記インダクタの下方の前記層間絶縁膜を前記半導体基板の平面方向で囲む第一の金属壁と、前記半導体基板上に設けられ、前記第一の金属壁で囲まれた領域の外側の前記層間絶縁膜を前記半導体基板の平面方向で挟む一対の第二の金属壁と、を備え、前記第一の金属壁は、前記第一の金属壁の両端部を非接触の状態とする開口を有し、前記第二の金属壁は、前記第一の金属壁の両端部にそれぞれの一端を連結するとともに、前記第一の金属壁で囲まれた領域の外側の位置に開口を有する。 （もっと読む）

【課題】半導体装置の製造方法において、コンタクトプラグが形成されるセル部と、前記コンタクトプラグが形成されない周辺回路部とを平坦化できる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に最上部が第１の絶縁膜からなる配線層を形成する工程と、
前記半導体基板と前記配線層とを被う第２の絶縁膜を形成する工程と、前記第２の絶縁膜の所定の領域をエッチングし、前記配線層と前記半導体基板とを露出させる開口部を形成する工程と、前記開口部内と前記第２の絶縁膜上とに導電膜を形成する工程と、前記第１の絶縁膜の研磨速度が前記導電膜に対する研磨速度よりも大きい選択比を有し、前記第２の絶縁膜の研磨速度が前記導電膜に対する研磨速度よりも大きい選択比を有する条件で、前記第２の絶縁膜と前記導電膜とを前記第１の絶縁膜が露出するようＣＭＰ法で除去し、コンタクトプラグを形成する工程を有する半導体装置の製造方法。 （もっと読む）

【課題】裏面照射（BSI）型イメージセンサチップのパッド構造を提供する。
【解決手段】前面及び背面を含む半導体基板、前記半導体基板の前記前面に配置される低k誘電体層、前記低k誘電体層に配置される非低k誘電体層、前記非低k誘電体層に配置される金属パッド、前記半導体基板の背面から延伸し、前記半導体基板、前記低k誘電体層、及び低k誘電体層を貫通し、前記金属パッドの表面を露出する開口、及び前記開口の側壁及び底部上に形成され、前記開口の底部は、前記金属パッドの前記露出された表面を部分的に覆う保護層を含む集積回路構造。 （もっと読む）

【課題】信頼性を低下することなく、高集積化が可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、薄膜抵抗体と配線層とが、接続層とビアホールに埋設されたタングステンプラグとを介して電気的に接続されてなる半導体装置の製造方法である。従来、接続層は、バリアメタル層を介して薄膜抵抗体と接続された構成である。この接続層としてアルミニウムを用いたものでは、接続層とタングステンプラグとの線膨張係数の差異に起因してストレスマイグレーションにより、接続層にボイドが発生する懸念があった。本発明では、接続層を除去する工程を実施し、タングステンプラグをバリアメタル層と直接接続する。これにより、タングステンプラグは、アルミニウムよりなる接続層を介することなく、薄膜抵抗体と電気的に接続される。したがって、接続層におけるボイドの発生を抑制し、半導体装置の接続信頼性を向上することができる。 （もっと読む）

【課題】基板を貼り合わせて電極接合を行う半導体素子において、電極の腐食を防ぐ半導体装置の製造方法を提供する。
【解決手段】第１接合部４０と第２接合部６０とが電極形成面を対向させて接合された半導体装置において、第１接合部４０の絶縁層５１と、絶縁層５１の表面に形成された接合電極４１と、絶縁層５１表面に形成され、絶縁層５１を介して接合電極４１の周囲を囲む保護層４４とを備える。さらに第２接合部６０の絶縁層７１と、絶縁層７１の表面に形成された接合電極６１と、絶縁層７１表面に形成され、絶縁層７１を介して接合電極６１の周囲を囲む保護層６４とを備える。 （もっと読む）

【課題】有機化合物ガスによる基板処理を清浄に行うことが可能となる金属付着物の除去方法および基板処理装置を提供する。
【解決手段】金属付着物の除去方法は、金属層が形成された被処理基板を処理する処理空間を内部に有する処理容器の内部に付着した金属付着物を昇華させるように、前記処理容器内部の温度と、前記処理空間の圧力とを、制御する。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１のｎＭＩＳ形成領域１Ａにｎチャネル型ＭＩＳＦＥＴＱｎを、半導体基板１のｐＭＩＳ形成領域１Ｂにｐチャネル型ＭＩＳＦＥＴＱｐを、それぞれ形成してから、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを覆うように引張応力の窒化シリコン膜５を形成し、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの窒化シリコン膜５に紫外線照射処理を施す。その後、ｎＭＩＳ形成領域１Ａの窒化シリコン膜５を覆いかつｐＭＩＳ形成領域１Ｂの窒化シリコン膜５を露出するマスク層６ａを形成してから、ｐＭＩＳ形成領域１Ｂの窒化シリコン膜５をプラズマ処理することで、ｐＭＩＳ形成領域１Ｂの窒化シリコン膜５の引張応力を緩和させる。 （もっと読む）

【課題】半導体チップのバンプ電極と実装基板の配線との接続信頼性を向上できる技術を提供する。特に、バンプ電極下の最上層配線層に配線を配置しても、バンプ電極の平坦性を確保してバンプ電極とガラス基板に形成されている配線との接続信頼性を向上できる技術を提供する。
【解決手段】バンプ電極ＢＰ１の非重複領域Ｙ直下にある最上層配線層に電源配線や信号配線からなる配線Ｌ１と、ダミーパターンＤＰを形成する。ダミーパターンＤＰは、配線Ｌ１間のスペースを埋めるように配置され、配線Ｌ１とスペースによって最上層配線層に生じる凹凸を緩和する。さらに、最上層配線層を覆うように形成される表面保護膜に対してＣＭＰ法による平坦化処理を実施する。 （もっと読む）

【課題】 より信頼性の高い接合界面を有する半導体装置を提供する。
【解決手段】 半導体装置１を、接合界面Ｓｊ側の表面に形成された第１金属膜１６を有する第１半導体部１０と、接合界面Ｓｊで第１金属膜１６と接合された第２金属膜２６を有する第２半導体部２０と、界面バリア部２８とを備える構成とする。第２金属膜２６の接合界面Ｓｊ側の表面面積は第１金属膜１６の接合界面Ｓｊ側の表面面積より小さくする。そして、第１金属膜１６の接合界面Ｓｊ側の面領域のうち第２金属膜２６と接合しない面領域を含む領域に界面バリア部２８を設ける。 （もっと読む）

【課題】前記半導体装置をスクライブ工程により切り離す際に、クラックが歪みを蓄積した保護膜を伝播して半導体装置内部に侵入するのを抑制し、半導体装置の製造歩留まりを向上させる。
【解決手段】半導体装置は、活性素子が形成された素子領域を有する基板と、前記基板上に形成され、多層配線構造を含む積層体と、前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、前記保護溝部の底面の一部及び前記保護溝部の内側の側壁面に連続して形成された保護膜と、を有する。 （もっと読む）

【課題】シリコン基板表面に到達する深い溝部であっても、所望の保護溝部形成を安定して行うことができる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、活性素子が形成された素子領域を有する基板と、前記基板上に形成され、多層配線構造を含む積層体と、前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、前記積層体上に形成され、前記保護溝部の外縁に沿って延在する第１のマスクパターンと、前記積層体上に形成され、前記保護溝部の内縁に沿って延在する第２の金属マスクパターンと、を有する。 （もっと読む）

【課題】 対象セルのワード線に隣接するワード線の電位の影響に伴う対象セルのビット線への電界を緩和する。
【解決手段】 半導体基板１００に形成され、半導体素子１０１を形成するための活性領域と、半導体基板１００内に形成され、活性領域を分離するための素子分離領域（ＳＴＩ１０２、ＮＦ１０４）と、素子分離領域（ＳＴＩ１０２、ＮＦ１０４）内に設けられた空洞部１０５を有する半導体装置。 （もっと読む）

【課題】 タングステン膜を成膜する際に半導体ウェーハがエッチングされることを抑制する成膜装置及び成膜方法を提供することである。
【解決手段】 実施形態に係る成膜装置は、半導体ウェーハを載置するためのステージと、前記ステージ上に載置される半導体ウェーハの周縁部を覆うように配置されるエッジカット部を備え、前記半導体ウェーハ上にタングステン膜を成膜する。前記エッジカット部は、前記半導体ウェーハの周縁部と接触可能に設けられた第１のエッジカット部と、前記第１のエッジカット部に接続され、前記半導体ウェーハと実質的に垂直な方向に上下動可能な接続部と、前記接続部に接続され、前記接続部の上下動により前記半導体ウェーハの内側面に当接するように配置された第２のエッジカット部と、を備える。 （もっと読む）

【課題】 絶縁膜に、底面及び側面の形状を良好に保って配線溝を形成する技術が望まれている。
【解決手段】 基板の上に、仮のパターンを形成する。仮のパターンを囲むように、基板の上に層間絶縁膜を形成する。層間絶縁膜を形成した後、仮のパターンを除去する。仮のパターンが除去されることによって現れた凹部の側面及び底面に、第１のバリア膜及びシード膜を形成する。シード膜の上に、配線材料を堆積させることにより、凹部を配線材料で埋め込む。 （もっと読む）