【課題】ＲＣ遅延が抑制された半導体装置の製造方法を提供する。
【解決手段】まず、基板上に設けられた層間絶縁膜７に、配線溝８ａと接続孔８ｂとからなるデュアルダマシン開口部８を形成する工程を行う。次に、デュアルダマシン開口部８の内壁を覆う状態で、層間絶縁膜７上にＭｎからなる金属膜２１を形成する工程を行う。次いで、熱処理を行い、金属膜２１中の金属を層間絶縁膜７の構成成分と反応させて、金属膜２１と層間絶縁膜７との界面に、Ｍｎ化合物からなる自己形成バリア膜１１を形成する工程を行う。続いて、金属膜２１の未反応部分を選択的に除去する工程を行う。その後、デュアルダマシン開口部８に、Ｃｕを含む導電層を埋め込んで、配線溝８ａと接続孔８ｂとに上層配線１２とヴィア１３とをそれぞれ形成する工程を行うことを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】 密着性を高める機能を併せ持つバリア層が形成されるまでの期間に、配線部材の十分な密着性を確保し、配線部材の剥離を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板上に、凹部が設けられた層間絶縁膜を形成する。（ｂ）凹部の内面及び層間絶縁膜の上面に密着層を形成する。（ｃ）密着層の表面を、第１の金属元素を含むＣｕ合金からなる補助膜で被覆する。（ｄ）凹部内に、第１の金属元素以外の第２の金属元素を含む導電部材を充填すると共に、補助膜の上に導電部材を堆積させる。（ｅ）熱処理を行うことにより、補助膜内の第１の金属元素の原子を、凹部の内面に偏析させる。この密着層は、層間絶縁膜の表面上に補助膜を直接堆積させた場合に比べて、補助膜の密着性を高める元素を含む。 （もっと読む）

【課題】カーボンナノチューブを形成するための触媒粒子を含有する薄膜層を容易かつ確実に溝構造底部に形成することができる半導体装置の製造方法を提供する。
【解決手段】シートフィルムＦに感光性樹脂薄膜層１を塗布形成し、さらにその上層にカーボンナノチューブ形成のための触媒となる金属または金属化合物の粒子を含有するゲル状またはペースト状の触媒薄膜層２を塗布形成する。一方、半導体ウェハＷのパターン形成面には下層配線層３および層間絶縁層４が形成されており、層間絶縁層４にはパターン化された溝部５が形成されている。これらのシートフィルムＦと半導体ウェハＷと押し付けて密着させることにより、感光性樹脂薄膜層１および触媒薄膜層２を半導体ウェハＷに転写し、溝部５に感光性樹脂薄膜層１および触媒薄膜層２を充填する。その後、感光性樹脂薄膜層１と層間絶縁層４上面の触媒薄膜層２とを除去する。 （もっと読む）

【課題】銅配線を覆って設けられるバリアメタル膜のバリア性能が向上されており、低比誘電率層間絶縁膜から放出されるガスによりバリアメタル膜が酸化されても、銅配線の信頼性や性能、および品質等が低下するおそれの殆ど無い半導体装置を提供する。
【解決手段】比誘電率が３以下である絶縁膜３が基板１上に少なくとも１層設けられている。少なくとも一部がこの絶縁膜３内に形成されている凹部１０の内面を覆って第１のバリアメタル膜６が設けられている。この第１のバリアメタル膜６の表面を覆って凹部１０内に第２のバリアメタル膜７が設けられている。この第２のバリアメタル膜７の表面を覆って凹部１０内に第３のバリアメタル膜８が設けられている。この第３のバリアメタル膜８の表面を覆って凹部１０内にＣｕ膜１１が埋め込まれて設けられている。 （もっと読む）

【課題】 埋込銅配線を有する半導体装置の信頼性を向上させる。
【解決手段】 絶縁膜１４，１５に配線溝を形成し、その配線溝の底面および側面上を含む絶縁膜１５上に導電性バリア膜１８と銅の主導体膜１９を形成し、ＣＭＰ法により不要な部分を除去して配線２０を形成する。そして、主導体膜１９上にタングステンからなる金属キャップ膜２２を選択成長させてから、配線２０を埋込んだ絶縁膜１５上に絶縁膜２３〜２６を形成し、ビア３０が金属キャップ膜２２を貫通して主導体膜１９を露出するようにビア３０及び配線溝３１を形成し、ビア３０の底部で露出した主導体膜１９上にタングステンからなる金属キャップ膜３２を選択成長させた後に、ビア３０および配線溝３１の内部を含む絶縁膜２６上に導電性バリア膜３３と銅の主導体膜３４を形成し、ＣＭＰ法により不要な部分を除去して配線３５を形成する。 （もっと読む）

ナノスケールチャネルデバイスのコンタクトアーキテクチャは、複数の並列半導体本体を有するデバイスのソースまたはドレイン領域に結合されかつその間に延びるコンタクト構造を有する。コンタクト構造は、サブリソグラフィックピッチを有する並列半導体本体と接触することができる。 （もっと読む）

基体平面に対して突出した半導体凸部と、この半導体凸部を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体凸部の間に介在するゲート絶縁膜と、前記半導体凸部に設けられたソース／ドレイン領域とを有するＭＩＳ型電界効果トランジスタ、このトランジスタを含む基体上に設けられた層間絶縁膜、及びこの層間絶縁膜に形成された埋め込み導体配線を有し、この埋め込み導体配線は、前記半導体凸部のソース／ドレイン領域と、前記層間絶縁膜下の他の導電部とに接続されていることを特徴とする半導体装置。
（もっと読む）

【課題】 低抵抗の電気的接続構造を提供する。
【解決手段】 導電体に炭素細長構造体が電気的に接続された電気的接続構造において、導電体上に、導電性触媒担持体層と炭素細長構造体を生成するための触媒微粒子層と炭素細長構造体とを順次積層して、電気的接続構造を得る。 （もっと読む）

集積回路に用いるための、小さく高密度に間隔をあけた孔もしくは支柱の配列を形成するための方法を開示する。高密度に充填された構成物を形成するために、様々なパターン転写ステップ、および、エッチングステップを、ピッチ減少化技術と組み合わせて用いることができる。一つの層に統合することができる、交差し引き伸ばされた構成物のピッチが減少しているパターンの重ね合わせたものを形成するために、従来のフォトリソグラフィーステップをピッチ減少化技術と組み合わせて用いることができる。 （もっと読む）

【課題】銅または銅合金からなる導電性のダマシン構造を含んだ集積回路構造のバリア層の形成方法を提供する。
【解決手段】導電構造（１６、２２）の側壁には、金属層、中間層が交互に積層され、少なくとも３つの層を含んだ積層構造（３２）が設けられている。積層構造（３２）の中に非常に薄い層があるにもかかわらず、外部電流を用いて銅を電解析出するために必要な導電率の高さに起因した銅の拡散に対する、高い障壁作用が得られる。 （もっと読む）

【課題】半導体素子のビアファーストを用いたデュアル・ダマシン構造のパターニングの方法において、レジスト汚染と低ｋ誘電体絶縁材料の損傷を避けるか、少なくとも最小にする方法を提供する。
【解決手段】低ｋ誘電体絶縁層５にエッチングによりホールを形成し、ホールにギャップ充填材料を堆積し部分的に除去する。この上に金属ハードマスク８と結像材料９を堆積し、トレンチパターンを金属ハードマスクに形成する。結像材料とギャップ充填材料を除去し、金属ハードマスクを用いて無酸素プラズマにより低ｋ誘電体絶縁層をエッチングすることによりトレンチを形成する。トレンチとホールにバリア層と銅を堆積し平坦化する。 （もっと読む）

【課題】より高性能、高信頼性の記憶装置、及びその記憶装置を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供することも目的とする。
【解決手段】第１の導電層と、第１の導電層の側端部と接して設けられる第１の絶縁層と、第１の導電層及び第１の絶縁層上に設けられる第２の絶縁層と、第２の絶縁層上に設けられる第２の導電層とを有し、第２の絶縁層は、絶縁性材料によって形成されており、絶縁性材料が流動化したときの流動化物に対するぬれ性は、第１の導電層より第１の絶縁層の方が高い。 （もっと読む）

【課題】アスペクト比の高いコンタクトホールに対して、カバレッジ等の埋め込み特性を向上させ、信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０１の上に形成された絶縁膜１０２に、下層配線溝１０３を形成する。次に、下層配線溝１０３内に第１のバリアメタル膜１０４及び第１の金属膜１０５からなる下層配線１０６を形成する。次に、絶縁膜１０２の上に、拡散防止絶縁膜１０７及び層間絶縁膜１０８を順次堆積する。その後、層間絶縁膜１０８及び拡散防止絶縁膜１０７を除去し、下層配線１０３に到達するコンタクトホール１０９を形成する。次に、コンタクトホール１０９の下部領域に第２の金属膜１１０を選択的に形成する。次に、コンタクトホール１０９内の第２の金属膜１１０上に第２のバリアメタル膜１１１及び第３の金属膜１１２からなるコンタクトプラグ１１３を形成する。 （もっと読む）

本発明は、基板の表面を、金属材料から作られる核生成フィルムで被覆する方法に関し、前記表面は、導電性又は半導電性表面であり、凹部及び／又は凸部を含む。 本発明方法は、有機フィルムを表面上に蒸着する工程であって、前記フィルムの厚さが、その自由面が、導電性又は半導電性表面（その上に、フィルムが蒸着されている）の凹部及び／又は凸部に共形的にならうものから成る工程；金属材料の前駆体を、表面上に蒸着した有機フィルムに挿入する工程であって、前記表面上に有機フィルムを蒸着させることから成る工程と同時の又はその後に続く工程；及び金属材料の前駆体を金属材料に変換する工程にある。 本発明方法は、集積回路、超小型電子相互接続及びマイクロシステムの製造のために使用することができる。
（もっと読む）

【課題】 多孔質絶縁膜中の成膜ガス等の侵入による配線容量の増加を抑制し、多孔質絶縁膜とバリアメタルとの密着性を向上させた半導体装置及び半導体装置の製造方法を提供する
【解決手段】 配線溝４ａ，４ｂを有し、比誘電率が３以下の多孔質絶縁膜２と、配線溝４ａ，４ｂ表面の膜密度の異なる複数の膜を有するバリアメタル層５ａ，５ｂと、バリアメタル層５ａ，５ｂと多孔質絶縁膜２との間に形成された金属浸透領域６ａ，６ｂと、バリアメタル層５ａ，５ｂを介して配線溝４ａ，４ｂの中に埋め込まれた金属配線７ａ，７ｂとを備える。 （もっと読む）

【目的】 ｐ−ｌｏｗｋ膜上にバリアメタルを連続に形成することを目的とする。
【構成】 本発明の半導体装置の製造方法は、基体上に、表面にメチル（ＣＨ_３）基が結合している絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１０８）と、前記絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程（１１４）と、を備えたことを特徴とする。そして、前記バリアメタル膜形成工程において、原子層気相成長法によりバリアメタル膜を形成する。 （もっと読む）

【課題】 半導体装置のＣｕ拡散防止膜とＣｕ配線との密着力を良好とし、半導体装置の信頼性を良好とする。
【解決手段】 被処理基板上にＣｕ膜を成膜する成膜方法であって、前記被処理基板上に形成されたＣｕ拡散防止膜上に密着膜を形成する第１の工程と、前記密着膜上にＣｕ膜を成膜する第２の工程と、を有し、前記密着膜はＰｄを含むことを特徴とする成膜方法。 （もっと読む）

ダマシン構造の製造は、ダマシン構造用の凹部（３０）の周りの領域を保護するため、犠牲層（２０）を基板（１０）上に形成する工程と、前記凹部内に、前記犠牲層と電気接触状態でバリヤ層（４０）を形成する工程と、前記凹部内にダマシン構造（５０）を形成する工程と、平坦化する工程とを含む。平坦化の間、犠牲層は、バリヤ層またはダマシン構造と電気化学的に反応する。これは、ダマシン構造のくぼみまたは突起を減少させ、銅の残渣を減少させ、そして、バリヤ腐食を減少させるように、ダマシン構造および犠牲層の除去の相対速度を変えることができる。バリヤ層は、ＡＬＣＶＤによって形成することができる。バリヤ層の材料は、ＷＣＮおよびＴａＮの１以上である。犠牲層は、ＴａＮ、ＴｉＮまたはＷとすることができる。
（もっと読む）

【課題】 配線上に良好なカーボンナノチューブを形成する。
【解決手段】 下層Ｃｕ配線１上にＭｏを堆積して接続層２を形成し、この接続層２上にＣＶＤ法を用いてカーボンナノチューブ６を成長させる。Ｍｏからなる接続層２を形成することにより、カーボンナノチューブ６を成長させるＣＶＤの際に熱が加えられても、下層Ｃｕ配線１からのＣｕの熱拡散が抑制され、触媒金属５の活性低下が抑えられる。さらに、Ｍｏはカーボンナノチューブ６との間の接触抵抗が低いため、下層Ｃｕ配線１との低抵抗接続を確保しつつ、良好なカーボンナノチューブ６を形成することができる。 （もっと読む）

【課題】 カーボンナノチューブ束の密度を向上し、電気抵抗や熱抵抗の低減を図るカーボンナノチューブ構造体、半導体装置、および半導体パッケージを提供する。
【解決手段】 第１配線層２１、層間絶縁膜２２、第２配線層２３が順次積層され、層間絶縁膜２２を貫通するビアホール２４に、第１配線層２１と第２配線層２３を電気的に接続するカーボンナノチューブ束２５が形成されてなるビア２６から構成する。カーボンナノチューブ束２５は、第１配線層２１の凹部２８の側面および底面に形成された触媒層２９から成長させ、側面から成長したカーボンナノチューブ２５ａによりカーボンナノチューブ束２５の密度を向上する。 （もっと読む）