銅配線におけるボイドの成長を抑制することのできる半導体装置を提供する。 半導体装置は、半導体基板と、前記半導体基板の上方に形成された絶縁層と、前記絶縁層に埋め込まれた第１ダマシン配線であって、底面および側面を画定し、内側に第１中空部を画定するバリアメタル層と、該第１中空部内に配置され、内側に第２中空部を画定する、銅配線層と、該第２中空部内に配置され、前記バリアメタル層とは分離されている補助バリアメタル層とを含む第１ダマシン配線と、前記第１ダマシン配線と絶縁層との上に配置された絶縁性銅拡散防止膜と、を有するを含む。
（もっと読む）

【課題】半導体装置のバンプ表面に形成される凹部を浅くする。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１の上方に第１の絶縁膜１１を形成する工程と、第１の絶縁膜１１上にパッド１２ｂを形成する工程と、第１の絶縁膜１１上及びパッド１２ｂ上に、第２の絶縁膜１３を形成する工程と、第２の絶縁膜１３に、パッド１２ｂ上に位置する第１の開口部１３ａを形成する工程と、第２の絶縁膜１３上及び第１の開口部１３ａ内に、第３の絶縁膜１４を形成する工程と、第３の絶縁膜１４に、第１の開口部１３ａ内に位置する第２の開口部１４ａを形成する工程と、第２の開口部１４ａ内及び第３の絶縁膜１４上にバンプを形成する工程とを具備する。 （もっと読む）

【課題】開口径が微細化され、高アスペクト比化されたコンタクトホールに対して、Ｔｉ膜及びＴｉＮ膜の機能を保持したまま、Ｗ膜の埋め込み特性を向上させる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０１の上面にＮｉＳｉ層１０２を形成し、半導体基板１０１の上に層間絶縁膜１０３を堆積した後、層間絶縁膜１０３にコンタクトホール１０４を形成する。次に、層間絶縁膜１０３上に、コンタクトホールを覆うようにＴｉ膜１０５を形成し、プラズマ窒化の処理を行う。これにより、Ｔｉ膜１０５における層間絶縁膜１０３の上面とコンタクトホールの底面にＴｉＮ膜１０６が形成される。次に、Ｔｉ膜１０５の上にコンタクトホールを埋め込むようＷ膜１０７を形成する。 （もっと読む）

【課題】サーマルバジェットに関する問題を解決し、三次元の積層半導体素子を作成する方法を提供する。
【解決手段】基板内にホールをパターニングするステップと、このホールに部分的に犠牲材料を充填するステップと、このホールの充填されていない部分の側壁にスペーサを形成し開口を狭めるステップと、犠牲材料の残留物をこの狭められた開口から除去するステップと、最後にスペーサ上に共形層を堆積することでエアギャップの開口を密封するステップとから構成される、半導体基板内に深いエアギャップを形成する方法が開示される。深いビアエアギャップを形成する方法はウェハ同士の垂直積層を作成するのに用いられる。従来のＦＥＯＬおよびＢＥＯＬ処理の完了後、深いビアエアギャップが開口されるようにウェハの裏面が薄くされ、導電性材料がこのビア開口内に堆積され、導電性材料が充填されたスルーウェハもしくは深いビアが作成される。 （もっと読む）

【課題】 絶縁膜に形成されている配線用の溝に埋め込まれている電極パッド領域の配線層をＣＭＰ法を使用して研磨除去する工程の際に、ディッシングやエロージョンを抑制できる半導体装置を提供する。
【解決手段】 低誘電率膜５３７とキャップ膜５３８の溝中にダマシン法を用いて形成された配線５５５からなる電極パッド領域１０に、電極パッドからの配線引き出し１１方向にのびる複数の長方形状の絶縁部１３が、電極パッドの中心部分４１を除き、上面から見て島状に存在していることを特徴とする半導体装置。 （もっと読む）

【課題】実装面積が小さく性能ばらつきの少ないインダクタを有する半導体装置を提供する。
【解決手段】半導体基板１０と、半導体基板１０の表面１１に配列して形成される少なくとも一つ以上の配線パターン１３と、半導体基板１０の裏面に配列して形成される少なくとも一つ以上の配線パターン１４と、表面側及び裏面側の配線パターン１３，１４の夫々の面内に形成される、表面１１から裏面１２に貫通する少なくとも一つ以上の貫通電極１５と、を有し、配線パターン１３と配線パターン１４とを貫通電極１５を介して螺旋状に接続することにより形成される螺旋状インダクタ１６を有する半導体装置１を提供する。 （もっと読む）

【課題】 ＡＬＤ法において、多種類の材料が露出した基体に表面処理を施すことにより、均一な安定した膜を形成する方法を提供する。
【解決手段】 原子層気相成長法において、金属を含む第二反応物を反応炉内に供給する前に、水酸基を含む第一反応物を少なくとも一度前記反応炉内に供給する。例えば、水酸基を含む第一反応物を反応炉内に供給する第一の工程と、前記反応炉内に不活性ガスを流してパージする第二の工程と、金属元素を含む第二反応物を前記反応炉内に供給する第三の工程と、前記反応炉内に前記不活性ガスを流してパージする第四の工程と、窒素を含む第三反応物を前記反応炉内に供給する第五の工程と、前記反応炉内に前記不活性ガスを流してパージする第六の工程と、を有し、前記第一の工程〜前記第六の工程を一サイクル行った後、前記第三の工程〜前記第六の工程を複数サイクル繰り返すことにより基体の上に薄膜を形成することができる。 （もっと読む）

【課題】層間絶縁膜に設けられた接続孔内に設けられるバリア膜のカバレッジ不良を防止し、配線信頼性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】基板１１上に設けられた下層配線１５上に層間絶縁膜１７を形成し、層間絶縁膜１７に接続孔１８を形成する第１工程と、下層配線１５の表面側の接続孔１８の底部となる領域に、下層配線１５を構成する第１の金属材料と当該第１の金属材料とは異なる第２の金属材料とからなる合金層３１を形成する第２工程と、合金層３１をスパッタエッチングする第３工程と、接続孔１８に下層配線１５に達する状態のヴィアを形成する第４工程とを有することを特徴とする半導体装置の製造方法および半導体装置である。 （もっと読む）

【課題】コンタクトホール側壁のバリアメタル層の抵抗を下げることにより、コンタクト抵抗を低抵抗化することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に層間絶縁膜３を形成し、層間絶縁膜３にコンタクトホール３ａを形成した後に、コンタクトホール３ａの底部および側壁に、チタン（Ｔｉ）層４ａおよび窒化チタン（ＴｉＮ）層４ｂからなるバリアメタル層４を形成する。その後、コンタクトホールの側壁におけるバリアメタル層４にイオン注入することにより、バリアメタル層４中に含まれる炭素等の不純物を除去する。イオン注入後、コンタクトホール３ａ内に埋め込み導電層６を形成することにより、バリアメタル層４および埋め込み導電層６からなるコンタクトが形成される。 （もっと読む）

【課題】配線を形成する絶縁膜を複数層に形成し、それぞれの絶縁膜に低誘電率、研磨ストッパー、エッチングストッパ等の機能を持たせることで、高性能な多層配線構造を有する半導体装置を高い歩留まりで製造することを可能とする。
【解決手段】第１絶縁膜１１と、第２絶縁膜１２と、第３絶縁膜１３とが積層され、前記積層された絶縁膜に形成された第１配線溝１７内に第１配線２１が形成される半導体装置であって、前記第１絶縁膜１１は前記積層した絶縁膜中で最も誘電率の低い膜からなり、前記第３絶縁膜１３は研磨ストッパーであり、前記第２絶縁膜１２はエッチングストッパである。 （もっと読む）

【課題】銅を主導体層とする配線間の絶縁破壊耐性を向上させる。
【解決手段】埋込第２層配線Ｌ２に対して還元性プラズマ処理する際に、ウエハを保持する第１電極に印加する電力を、ウエハに対向する第２電極よりも低くするか零にする。これにより、埋込第２層配線Ｌ２の導電性バリア膜１７ａの露出面が窒化されるので、その後の配線キャップ用の絶縁膜１５ｂの成膜時に導電性バリア膜１７ａの露出部が酸化されてしまうのを抑制または防止することができる。また、酸化バリア用の絶縁膜１５ｂ１を、酸素を用いないガス条件、特に酸化性の高いＮ_２Ｏガスを用いない条件でのプラズマＣＶＤ法等によって堆積する。これにより、導電性バリア膜１７ａの酸化を抑制または防止できる。 （もっと読む）

【課題】銅ダマシン配線のエレクトロマイグレーション耐性の向上を図る。
【解決手段】本発明の例に関わる多層配線構造を有する半導体集積回路が形成される半導体装置は、銅配線１４と、銅配線１４の上面上に形成される絶縁層１６とを備え、銅配線１４は、銅配線１４と絶縁層１６との密着性を向上させる添加物を含み、その添加物のプロファイルは、銅配線１４の上面から内部に向かうに従い、次第に濃度が減少する勾配を持ち、銅配線１４の上面で最も高い濃度となる。 （もっと読む）

【課題】特性が向上した薄膜トランジスタの製造方法、これを有する表示装置、及び表示装置の製造方法を提供する。
【解決手段】薄膜トランジスタ１００は、基板１０５上にゲート電極１１０、ゲート絶縁膜１１５、半導体パターン１２２及び半導体パターン上に相互離隔する第１及び第２導電性接合パターン１２７ａ，１２７ｂ、第１バリヤーパターン１３１，１４１、ソース，ドレインパターン１３３，１４３、及び第１，第２キャッピングパターン１３５，１４５が形成されたソース，ドレイン電極１３０，１４０を含む。第１及び第２導電性接合パターン１２７ａ，１２７ｂが垂直なプロファイルを有するように形成する。 （もっと読む）

【課題】 多層配線工程において、低誘電率膜の表面に形成される変質層に起因した埋め込み不良や、リソグラフィの解像不良を抑制する。
【解決手段】 シリコン基板１上の低誘電率膜２に下層バリアメタル膜４ａおよび下層金属膜５ａを埋め込んだ下層配線６を形成した後、プラズマ処理により低誘電率膜２の表面に所定厚さのダメージ層７を形成する。
次に、ダメージ層７を除去して低誘電率膜２の表面に形成された変質層８の改質処理をした後に、ビアホールのエッチングストッパー膜として、第一ライナー膜を形成する。
このように形成することにより、下層配線６の上にビアホールを形成するとき、合わせずれによりビアホールの底部に低誘電率膜２が露出しても、変質層に起因した埋め込み不良や、その後に行うリソグラフィの解像不良を抑制することができる。 （もっと読む）

【課題】微細・高集積化した半導体装置の多層配線に関し、従来のプロセスに大きな変更を加えずに、配線近傍でのボイド発生による断線などの障害発生を低減する。
【解決手段】多層配線の上下隣り合う上層配線と下層配線と、これらを電気的に接続するビアとの配置構造に関し、半導体基板面の垂直方向からみて、下層配線の幅とビアの断面径を同じにしたとき、ビアの断面径の中心線と下層配線の配線幅の中心線とが互いにずれるような配置構造とする。さらにそのときビアが下層配線の側壁に接するようにする。 （もっと読む）

【課題】 強誘電体キャパシタ構造を有する半導体装置において、配線等を覆う層間絶縁膜の機能を損なうことなく、Ｈ₂アタックを十分に抑制して高いキャパシタ特性を確保して、信頼性の高い半導体装置を実現する。
【解決手段】 ＨＤＰ−ＣＶＤ装置で基板支持台に載置固定された半導体基板のチャンバー内における位置を上下方向に調節して、Ａｌ配線２間に当該Ａｌ配線２よりも低い位置にボイド６が形成されるように、第２のＨＤＰ−ＣＶＤ酸化膜５を成膜する。 （もっと読む）

【課題】半導体の多層配線技術において、下層のlow-k膜に影響を与えないように、ＵＶキュア処理を実行する方法を与える。
【解決手段】プラズマCVD装置を使って、半導体基板上に膜の多層接続構造を形成する方法は、低誘電率膜を基板上に形成する工程と、該低誘電率膜にUV（紫外線）を照射してキュアする工程と、UVブロッキング膜を積層する工程と、次の低誘電率膜を積層する工程と、該次の低誘電率膜にUVを照射してキュアする工程と、から成る。ここで、上記UVブロッキング膜は照射するUVの波長に対する消衰係数が０.２以上である。 （もっと読む）

【課題】 銅配線の下方に位置する下部配線がレイアウト上の制約を受けず、しかも、実効誘電率のばらつきが低減される半導体装置の製造方法と半導体装置を提供する。
【解決手段】 半導体基板１上にビアプラグが形成される絶縁膜としてＳｉＯＣ膜５が形成され、銅配線が形成される絶縁膜としてそのＳｉＯＣ膜よりもエッチング選択比の高い有機膜６が形成される。ＳｉＯＣ膜には開口部１４が形成され、有機膜に溝１３が形成される。次に、開口部と溝を充填する銅膜が形成されて、開口部にビアプラグ１５ｂが形成され、溝に銅配線１５ａが形成される。次に、有機膜を除去して最終的に銅配線の側方を充填するようにＬｏｗ−ｋ膜としてのＭＳＱ膜を形成することによって、銅配線とビアプラグを備えた半導体装置が得られる。 （もっと読む）

【課題】信頼性に優れる半導体装置を提供する。
【解決手段】半導体装置のＳｉ基板１２０上には、フィールド酸化膜１０１が設けられている。フィールド酸化膜１０１上には、２本のヒューズ１０４が設けられている。Ｓｉ基板１２０のうちヒューズ１０４の直下には、ｎ型ウェル１０２が設けられている。ｎ型ウェル１０２は、Ｓｉ基板１２０のうちヒューズ１０４の直下の領域を囲む姿態にｐ型ウェル１０３が設けられている。Ｓｉ基板１２０およびフィールド酸化膜１０１の上部には、絶縁膜１０５およびカバー絶縁膜１０８が設けられている。絶縁膜１０５およびカバー絶縁膜１０８には、ヒューズ１０４を囲むように、コンタクト１０６および配線１０７からなるシールリングが埋設されている。 （もっと読む）

【課題】 スピンコート方法、低誘電率絶縁膜、及び、半導体装置に関し、簡単な装置構成によって、機械的強度、比誘電率、或いは、膜密着性に優れた絶縁膜を成膜する。
【解決手段】 スピンコート中に、スピンコート材料３と反応する気相材料４をスピンコータカップ１内に導入する。 （もっと読む）