多層配線構造は、第１の層間絶縁膜と、前記第１の層間絶縁上に形成された第２の層間絶縁膜と、前記第１の層間絶縁膜中に形成され第１のバリアメタル膜で側壁面および底面が覆われた配線溝と、前記第２の層間絶縁膜中に形成され第２のバリアメタル膜で側壁面と底面が覆われたビアホールと、前記配線溝を充填する配線パターンと、前記ビアホールを充填するビアプラグとよりなり、前記ビアプラグは前記配線パターンの表面にコンタクトし、前記配線パターンは前記表面に凹凸を有し、前記配線パターンは、前記配線パターン中において前記表面から前記配線パターン内部に向かって延在する結晶粒界に沿って、前記表面におけるよりも高い濃度で酸素原子を含むことを特徴とする。
（もっと読む）

【課題】 半導体基板に形成された開口部の形成状態を、断面観察しないでも確認できるようにすることを目的とする。
【解決手段】 本発明の半導体装置は、半導体基板１上に形成されたパッド電極３を露出するように基板裏面から開口部が形成され、この開口部を介して前記パッド電極３に配線層１０が形成されて成るものにおいて、前記開口部の形成状態をモニターするためのモニター開口部６ｂをスクライブライン上に形成することを特徴とするものである。 （もっと読む）

【課題】 本発明は、貫通電極を有する半導体装置及びその製造方法において、半導体装置の信頼性及び歩留まりの向上を図る。
【解決手段】 半導体基板１０をエッチングして、半導体基板１０の裏面からパッド電極１２に到達するビアホール１６を形成する。ここで、上記エッチングは、ビアホール１６の底部の開口径Ａが、パッド電極１２の平面的な幅Ｃよりも大きくなるようなエッチング条件により行われる。次に、ビアホール１６の底部でパッド電極１２を露出する第２の絶縁膜１７を、当該ビアホール１６を含む半導体基板１０の裏面上に形成する。次に、ビアホール１６の底部で露出されたパッド電極１２と電気的に接続された貫通電極２０及び配線層２１を形成する。さらに、保護層２２、導電端子２３を形成する。最後に、ダイシングにより半導体基板１０を半導体チップ１０Ａに切断分離する。 （もっと読む）

【課題】 ビアファースト方法を用いるデュアルダマシン配線の形成において、レジストポイズニングを抑制しトレンチ開口パターンを高精度に形成する。
【解決手段】 デュアルダマシン配線の形成工程において、層間絶縁膜に形成したビアホール２１を充填しキャップ層１６表面を被覆して、セルロースを構成材料とした捕獲兼用樹脂膜１を塗布形成する。好ましくは、不活性雰囲気において２００℃程度の焼成温度でその一部を炭化させる。そして、水素プラズマあるいは水素ラジカルを含む水素活性種を照射し、キャップ層１６表面の不要な捕獲兼用樹脂膜１ａをエッチング除去してダミープラグ２を形成する。ここで、上記捕獲兼用樹脂膜１に予め酸性剤を添加しておくと好適である。このダミープラグ２は、アミン等の塩基性物質を捕獲あるいは中和させ上記課題を達成させる。 （もっと読む）

【課題】 表面疎水化用組成物、表面疎水化方法、ならびに半導体装置およびその製造方法に関する。
【解決手段】 本発明の表面疎水化用組成物は、（Ａ）官能基を有するシラン化合物と、（Ｂ）ケトン系溶媒とを含む。 （もっと読む）

【課題】 ビアファースト方法を用いたデュアルダマシン配線の形成において、ビアホール内を充填するダミープラグを高精度に形成する。
【解決手段】 スピン塗布法によりキャップ層１０６上およびビアホール１１０を埋設する樹脂膜１１を形成する。そして、２００℃程度の温度でベーク処理を施した後に、水素ガス、あるいは水素ガスと不活性ガスとの混合ガスをプラズマ励起し、水素活性種である水素プラズマ１３を樹脂膜１１表面に照射して行う樹脂膜１１のエッチバックによりキャップ層１０６表面の不要な樹脂膜１１を除去し、ビアホール１１０を充填するダミープラグ１２を形成する。ここで、不活性ガスとしてＡｒガスあるいはＨｅガスが好適である。 （もっと読む）

カルコゲニド型メモリ・デバイスにおいて導電性相互接続部の上側に金属キャップを形成する方法が提供され、該方法は、基板１０の上側に第１導電性材料の層２１を形成する工程と、基板及び第１導電性材料の上側に絶縁層２０を堆積させる工程と、絶縁層に開口２２を形成して、第１導電性材料の少なくとも一部分を露出させる工程と、絶縁層の上側に且つ開口内に第２導電性材料３０を堆積させる工程と、第２導電性材料を部分的に除去して開口内に導電性区域を形成する工程と、開口内の導電性区域を絶縁層の上面よりも低い高さまで凹ます工程と、開口内の凹まされた導電性区域の上側に第３導電性材料のキャップ４０を形成する工程と、キャップの上側にカルコゲニド型メモリ・セル材料のスタックを堆積させる工程と、カルコゲニド型メモリ・セル材料のスタックの上側に導電性材料を堆積させる工程とを備え、第３導電性材料は、コバルト、銀、金、銅、ニッケル、パラジウム、白金、及びそれらの合金の群の中から選択される。
（もっと読む）

【課題】 表面疎水化用組成物、表面疎水化方法、ならびに半導体装置およびその製造方法に関する。
【解決手段】 本発明の表面疎水化用組成物は、（Ａ）下記一般式（１）で表される化合物と、（Ｂ）沸点が５０〜３５０℃である溶媒とを含む。
ＨＳｉ（Ｒ^１）_ｎ（Ｒ^２）_３−ｎ ・・・・（１）
（式中、Ｒ^１はアシルオキシ基、アルコキシ基またはヒドロキシ基を示し、Ｒ^２はアルキル基を示し、nは１〜３の数を示す。） （もっと読む）

【課題】素子全体の機械的な強度の低下を防ぎ、配線を伝播する信号の遅延を低減する。
【解決手段】各配線層１００を構成する第１の絶縁層及び前記第３の絶縁層がシリコン炭化窒化膜、シリコン炭化物及び／又はシリコン酸化物を含み、下層配線層の第２の絶縁層はシリコン酸化物を含み、上層配線層の第２の絶縁層はフッ素添加シリコン酸化物及び／又は炭素添加シリコン酸化物を含む。下層配線層の第２の絶縁層の比誘電率を、上層配線層の第２の絶縁層の比誘電率よりも小さくする。 （もっと読む）

【課題】 接続線と配線との接続部において、接続線周囲の配線幅の拡大や接続線個数の増大に伴う配線ピッチの増大によるレイアウト面積の損失を抑えつつ、かつ、エレクトロマイグレーションの発生を抑える。
【解決手段】 上層配線と下層配線と、上層配線と下層配線とを接続する接続線とを備える半導体装置において、接続線に対して電子の流れの下流側の配線の、少なくとも接続線に接続する接続部の直下又は直上部分、及び接続部から下流側の部分の膜厚を厚くして、厚膜化領域を設ける。 （もっと読む）

多層配線構造を有する半導体装置は、第１の導電領域と、前記基板に対して前記第１の導電領域よりも高い位置に上面を有する第２の導電領域と、前記第１および第２の導電領域を覆う絶縁膜と、前記絶縁膜中に、前記第２の導電領域を露出するように形成された配線溝と、前記絶縁膜中に前記第１の導電領域を露出するように形成されたコンタクトホールと、前記配線溝および前記コンタクトホールを充填する配線パターンとよりなり、前記配線パターンの上面は、前記絶縁膜の上面に一致する。
（もっと読む）

【課題】集積回路（IC）メタライゼーションにおいて信頼性が高いインターフェースを形成するための、生産的かつ制御可能な方法を与える。
【解決手段】埋め込み銅配線の表面が露出したビア底またはCMP直後の銅配線の上面での銅相互接続及び／またはコンタクトの信頼性を強化するための方法が与えられる。当該方法は、露出した銅表面を貴金属から成る気相化合物と接触させる工程と、銅置換反応または貴金属の選択的蒸着（例えば、ALDまたはCVD）により、露出した銅表面上に貴金属の層を選択的に形成する工程から成る。 （もっと読む）

【課題】 半導体装置のＣｕ拡散防止膜とＣｕ配線との密着力を良好とし、半導体装置の信頼性を良好とする。
【解決手段】 被処理基板上にＣｕ膜を成膜する成膜方法であって、前記被処理基板上に形成されたＣｕ拡散防止膜上に密着膜を形成する第１の工程と、前記密着膜上にＣｕ膜を成膜する第２の工程と、を有し、前記密着膜はＰｄを含むことを特徴とする成膜方法。 （もっと読む）

表面に絶縁領域と金属領域とが露出した基板の該表面を、有機系洗浄液を用いて洗浄する。洗浄された基板の表面に紫外線を照射する。これにより、基板表面に残留物が残ることを抑制することができる。
（もっと読む）

【課題】 本発明は、低誘電率膜の疎水的性質を維持し、歩留まりを向上させることができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板の上方に、炭素を含む層間絶縁膜５０を形成するステップと、表面付近における炭素濃度が低下した層間絶縁膜５０上に保護膜６０を形成するステップと、保護膜６０の表面から層間絶縁膜５０の底面まで貫通するように、層間絶縁膜５０及び保護膜６０のうち所望の領域を選択的に除去することにより、溝８０、１００を形成するステップと、層間絶縁膜５０と保護膜６０との界面に、炭素を供給するステップと、溝８０、１００に導電性材料を埋め込むことにより、導電層を形成するステップとを備えることを特徴とする。 （もっと読む）

【課題】 貫通電極を有する半導体装置及びその製造方法において、半導体装置の信頼性及び歩留まりの向上を図る。
【解決手段】 半導体基板１０上に第１の絶縁膜１１を介してパッド電極１２を形成する。次に、パッド電極１２上を含む第１の絶縁膜１１上に、パッド電極１２を露出する開口部１４を有した第２の絶縁膜１３を形成する。次に、開口部１４を含む第２の絶縁膜１３上に、当該開口部１４を通してパッド電極１２と電気的に接続された第１の配線層１５を形成する。次に、半導体基板１０の裏面からパッド電極１２に到達するビアホール１６を形成する。次に、ビアホール１６の底部のパッド電極１２と電気的に接続された貫通電極２０及び第２の配線層２１を形成する。さらに、保護層２２、導電端子２３を形成する。最後に、ダイシングにより半導体基板１０を半導体チップ１０Ａに切断分離する。 （もっと読む）

【課題】 ビアファースト方法を用いるデュアルダマシン配線の形成において、レジストポイズニング現象を抑制しトレンチ開口パターンを高精度に形成する。
【解決手段】 上記デュアルダマシン配線の形成工程において、水素活性種は水素ガスあるいは水素ガスと希ガスの混合ガスから、窒素活性種は窒素ガスあるいは窒素ガスと希ガスの混合ガスから、それぞれに生成し、且つ、上記水素活性種と窒素活性種とは混合して使用しない。例えば、下層配線１１表面の防錆剤２は水素活性種３の照射のみにより除去する。また、下層配線１１表面に形成する絶縁性バリア層１２の成膜は、有機シラン４と窒素活性種を成膜の反応ガスとしてＳｉＣＮ膜を形成する。このようにすることにより、ＮＨ、ＮＨ_２、ＮＨ_３あるいはアミンから成る塩基性物質の生成量が大幅に低減し上記課題が達成される。 （もっと読む）

【課題】 表面疎水化用組成物、表面疎水化方法、ならびに半導体装置およびその製造方法に関する。
【解決手段】 本発明の表面疎水化用組成物は、（Ａ）官能基を有するシラン化合物と、（Ｂ）炭素数４〜８のアルコール系溶媒とを含む。 （もっと読む）

【課題】 周辺回路領域に形成されるロジック回路等に不具合が発生するのを防ぐことができるフラッシュメモリセルを備えた半導体装置とその製造方法を提供すること。
【解決手段】 第１導電体２５ａのコンタクト領域CR上の第２絶縁膜２６を除去する工程と、第２絶縁膜２６の上に第２導電膜３０を形成する工程と、第１導電体２５ａのコンタクト領域CR上の第２導電膜３０を除去し、該第２導電膜３０を第２導電体３０ａとする工程と、第２導電体３０ａを覆う層間絶縁膜（第３絶縁膜）４４を形成する工程と、コンタクト領域CR上の層間絶縁膜４４に第１ホール４４ａを形成する工程と、コンタクト領域CRと電気的に接続される導電性プラグ４５ａを第１ホール４４ａ内に形成する工程と、を有することを特徴とする半導体装置の製造方法による。 （もっと読む）

集積回路のための相互接続構造体における使用のための銅相互接続配線層（602）の表面上のキャッピング層（614）およびガスクラスタイオンビーム処理の適用による集積回路のための改良された集積相互接続構造体を形成する方法。低減された銅拡散と改善されたエレクトロマイグレーション寿命が結果として得られ、また選択的金属キャッピング技法の使用とそれらに付随する歩留まり問題とが回避される。 （もっと読む）