【課題】欠陥検査パターン回路に関し、ｐ側コンタクト及びｎ側コンタクトのいずれのコンタクト不良も検出可能にする。
【解決手段】ｐ型半導体基板１と、少なくとも２つのｐ型ウエル領域２，４と、少なくとも１つのｎ型ウエル領域３と、ｐ型ウエル領域の一つに設けた第１のｐ⁺型活性領域６と、他のｐ型ウエル領域４に設けたｎ⁺型活性領域８と、ｎ型ウエル領域３に設けた第２のｐ⁺型活性領域７と、第１のｐ⁺型活性領域６に設けたコンタクトプラグ１０と、ｎ⁺型活性領域８及び第２のｐ⁺型活性領域７に設けた各一対のコンタクトプラグ１２，１３と、各コンタクトプラグを、第１のｐ⁺型活性領域６に設けたコンタクトプラグ１０から順に上下互いに接続してコンタクトチェーンを形成する配線１５，１６，１７とを有する欠陥検査パターン回路におけるｎ型ウエル領域３の体積を第１のｐ⁺型活性領域６を形成したｐ型ウエル領域２の体積より小さくする。 （もっと読む）

【課題】調合物及び等方性銅エッチング調合物を利用して銅を等方的にエッチングして除去する方法を提供する。
【解決手段】銅をエッチングする調合物は、水溶液を含み、水溶液は、（ａ）ジアミン、トリアミン、および、テトラミンからなるグループから選択される二座配位子、三座配位子、四座配位子の錯化剤、および、（ｂ）酸化剤を含む。水溶液のｐＨは、５から１２である。一実施形態では、エッチ液は、ｐＨ約６から１０のエチレンジアミン（ＥＤＡ）および過酸化水素を含む。銅層の実質的な表面を粗くせずに高速で銅をエッチングすることができる（例えば少なくとも約１，０００Å／分）溶液が提供される。調合物は、半製品の半導体デバイスから銅を除去する（例えば銅積載部分をエッチングする）のに特に有益に用いられる。 （もっと読む）

【課題】同一の半導体基板上に、高性能な低電圧ＭＩＳＦＥＴ、高信頼なＭＯＮＯＳ型不揮発性メモリおよび高電圧ＭＩＳＦＥＴを形成する。
【解決手段】ロジック回路などに使用される低電圧ＭＩＳＦＥＴの形成領域において、キャップ酸化膜をマスクにすることによってダミーゲート電極上にシリサイドが形成されるのを防ぎ、ダマシンプロセスを用いて低電圧ＭＩＳＦＥＴのゲートをｈｉｇｈ−ｋ膜１８およびメタルゲート電極２０で形成する際の形成工程を簡略化する。また、ダミーゲート電極除去時のＲＩＥによりダメージを受けたゲート絶縁膜を一旦除去し、新たにゲート酸化膜１７を形成することで素子の信頼性を確保する。 （もっと読む）

【課題】層間絶縁膜の膜強度を十分に確保する。
【解決手段】第１の配線層絶縁膜と、第１の配線層絶縁膜に埋め込み形成されている複数の第１の銅配線８と、第１の銅配線８上及び第１の配線層絶縁膜上に形成されている層間絶縁膜（第２の低誘電率膜１０）と、を有する。層間絶縁膜上に形成されている第２の配線層絶縁膜と、第２の配線層絶縁膜に埋め込み形成されている複数の第２の銅配線１６と、を有する。第１、第２の配線層絶縁膜は、第１、第２の低誘電率膜（第１の低誘電率膜４、第３の低誘電率膜１１）を含む。層間絶縁膜は、第１及び第２の配線層絶縁膜よりも高強度である。 （もっと読む）

【課題】本発明は、配線層の平坦性を保つためのダミーパターンを有する半導体装置とその製造方法を提供することを目的とする。
【解決手段】半導体装置の機能を実現するうえで必要な機能パターンと、半導体装置の所定の層に、前記機能パターンと共に複数のダミーパターンとを備え、第一の大きさの複数のダミーパターンが配置され、前記第一の大きさの複数のダミーパターンが配置されない領域に、第二の大きさの複数のダミーパターンが配置され、前記第一の大きさの複数のダミーパターンと前記機能パターンとの間に前記第二の大きさの複数のダミーパターンが配置され、第一所定方向に配置された前記第一の大きさの複数のダミーパターンと、第二所定方向に配置された前記第二の大きさの複数のダミーパターンとは隣り合い、前記第一の大きさのダミーパターン間の幅は、前記第二の大きさのダミーパターン間の幅よりも大きい。 （もっと読む）

【課題】溝内に配線を埋め込む際に層間絶縁膜の表面に深い凹部が生じるのを防止し得る半導体装置の設計方法等を提供する。
【解決手段】単位面積当たりの配線パターンの周囲長の総和を各々の単位領域毎に算出するステップＳ６と、単位領域内における配線パターンの周囲長の総和が第１の値以上である第１の領域と第２の値以下である第２の領域とを抽出するステップＳ７，Ｓ８と、第１の領域に隣接する第３の領域内に単位面積当たりの周囲長の総和が第３の値である第１のダミーパターンを配置し、第２の領域に隣接する第４の領域内に単位面積当たりの周囲長の総和が第４の値である第２のダミーパターンを配置するステップＳ９，Ｓ１０と、第３の領域と第４の領域との間の第５の領域内に単位面積当たりの周囲長の総和が第３の値より小さく、第４の値より大きい第５の値である第３のダミーパターンを配置するステップＳ１１とを有している。 （もっと読む）

【課題】製造プロセスの工程数を少なくし得ると同時に低い接続抵抗を実現し得る構造を持つ半導体装置の製造方法を提供する。
【解決手段】この製造方法は、セルトランジスタの拡散領域２０６Ａ，２０６Ｃ，２０６Ｄ，２０６Ｆに達する第１のコンタクトホールと、セルトランジスタの拡散領域２０６Ｂ，２０６Ｅに達するビット線コンタクトホールと、このビット線コンタクトホールに連通する配線溝とを第１の絶縁膜２０８Ｐに埋め込み形成する。また、これら第１のコンタクトホール、ビット線コンタクトホールおよび配線溝に導電性材料を埋め込むことでそれぞれ第１のコンタクトプラグ２１０Ａ〜２１０Ｄとビット線コンタクト２１１Ｂ，２１１Ｆとを形成し、第１のコンタクトプラグ２１０Ａ〜２１０Ｄを、第２の絶縁膜２１２に形成された開口部を介して、第３の絶縁膜２１４Ｐに形成されたキャパシタと電気的に接続する。 （もっと読む）

【課題】 電子回路領域の露光と、耐湿リング領域の露光とを、解像度の高い露光装置を用いて別々に行うと、露光装置の占有時間が長くなってしまう。
【解決手段】 半導体基板の上に絶縁膜を形成する。絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する。第１のレジストパターンをエッチングマスクとして、第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、絶縁膜をエッチングすることによって、開口に対応する第１の溝を形成する。レジストパターンを除去した後、絶縁膜及び堆積物の上に導電部材を堆積させるとともに、第１の溝内を導電部材で埋め込む。堆積物が露出するまで、導電部材を研磨する。 （もっと読む）

【課題】従来の半導体装置は、通常のコンタクトとシェアードコンタクトとを同時に形成することが難しくなり、接合リーク不良やコンタクト抵抗の上昇が発生する等の課題があった。
【解決手段】ロジックＳＲＡＭ部のゲート配線６の側壁に形成するサイドウォール９と、拡散層１１の表面に形成するシリサイド層１３とゲート配線６のシリサイド層１５とを電気的に接続するドープトポリシリコン１８と、ドープトポリシリコン１８と第１層アルミ配線とを電気的に接続するＷプラグ２６と、ロジックＳＲＡＭ部の拡散層１１の表面のシリサイド層と第１層アルミ配線とを電気的に接続するＷプラグ２５とを備えるものである。 （もっと読む）

【課題】配線の設計自由度が高く、ゲート電極及びソース／ドレイン領域に接続されるコンタクト部の形成に問題が生じ難く、微細化プロセスに適した半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）基体２１上にゲート電極３１を形成し、基体にソース／ドレイン領域３７及びチャネル形成領域３５を形成し、ソース／ドレイン領域３７上にゲート電極３１の頂面と同一平面内に頂面を有する第１層間絶縁層４１を形成した後、（ｂ）第１層間絶縁層４１に溝状の第１コンタクト部４３を形成し、（ｃ）全面に第２層間絶縁層５１を形成した後、（ｄ）第１コンタクト部４３の上の第２層間絶縁層５１の部分に孔状の第２コンタクト部５３を形成し、その後、（ｅ）第２層間絶縁層５１上に、第２コンタクト部５３と接続された配線６１を形成する各工程から成る。 （もっと読む）

【課題】半導体基板の貼り合わせにおける位置ずれによる電気特性の低下を抑制できる半導体装置を提供する。
【解決手段】チップ５は、互いに貼り合わされる２枚の半導体基板７を有する。また、チップ５は、第１配線導体１９Ａに接続され、第１絶縁膜１５Ａから第２半導体基板７Ｂ側へ露出する第１パッド１７Ａを有する。また、チップ５は、第２配線導体１９Ｂに接続され、第２絶縁膜１５Ｂから第１半導体基板７Ａ側へ露出し、第１パッド１７Ａに貼り合わされる第２パッド１７Ｂを有する。第２パッド１７Ｂは、第２配線導体１９Ｂよりも第１絶縁膜１５Ａに対する拡散性が低い金属により形成されている。 （もっと読む）

【課題】本発明は、ウエハが反るのを防止できる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、互いに対向する第１及び第２の主面を有するＧａＡｓ基板と、前記ＧａＡｓ基板の前記第１の主面上に形成され、Ｐｄ、Ｔａ、Ｍｏの少なくとも１つから構成された第１の金属層と、前記第１の金属層上に形成され、Ｎｉ系合金又はＮｉから構成された第２の金属層と、を備えることを特徴とする。 （もっと読む）

【課題】ソース／ドレイン領域のＰＮ接合部とコンタクト間のリーク電流を抑制する。
【解決手段】半導体基板（１）と、半導体基板（１）に形成されたＳＴＩ（Shallow Trench Isolation）構造（２）と、半導体基板（１）に形成され、ＳＴＩ構造（２）に隣接する拡散領域（１２）と、層間絶縁膜（１５）を貫通して拡散領域（１２）とＳＴＩ構造（２）とに到達する接続コンタクト（２０）と、拡散領域（１２）の側面と拡散領域（１２）の下の半導体基板（１）の側面に形成され、接続コンタクト（２０）と拡散領域（１２）の側面とを電気的に絶縁し、かつ、接続コンタクト（２０）と半導体基板（１）の側面とを電気的に絶縁する酸化膜（１９）とを具備する半導体装置を構成する。その半導体装置では、ＳＴＩ素子分離とソース／ドレイン領域のＰＮ接合部分の間のみに選択的に絶縁膜（酸化膜）を形成している。 （もっと読む）

【課題】縦型トランジスタにおいて、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートの抑制。
【解決手段】上方に平面状半導体層及び該平面状半導体層上の柱状半導体層が形成された基板に対して、柱状半導体層の上部に第２のドレイン／ソース領域を形成し、コンタクトストッパー膜を成膜し、コンタクト層間膜を成膜し、第２のドレイン／ソース領域上にコンタクトを形成し、ここでコンタクトの形成は、コンタクトのパターンを形成し、コンタクトのパターンを用いてコンタクト層間膜をコンタクトストッパー膜までエッチングすることにより、コンタクト用のコンタクト孔を形成し、コンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去することを含み、コンタクト用のコンタクト孔の底面の基板への投影面は、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周内に位置する。 （もっと読む）

【課題】誘電率の比較的低い誘電体膜に、累積的に紫外線を含む光が照射されることに起因する不良の発生が抑制される半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜５上にＬｏｗ−ｋ膜９が形成される。次に、Ｌｏｗ−ｋ膜９に、所定のランプから発せられる紫外線を含む光が照射される。次に、Ｌｏｗ−ｋ膜９の開口部９ａ内にＴｉＯ₂からなるバリア膜１１と銅配線１３が形成される。Ｌｏｗ−ｋ膜９上にＳｉＣＮ膜１５およびＳｉＯＮ膜１７が形成される。次に、ＳｉＯＮ膜１７の上にＬｏｗ−ｋ膜１９が形成される。そのＬｏｗ−ｋ膜１９に、所定のランプから発せられる紫外線を含む光が照射される。 （もっと読む）

【課題】 ヘテロ接合バイポーラ・トランジスタ及びその製造方法を提供する。
【解決手段】 ヘテロ接合バイポーラ・トランジスタに関連する、半導体構造体及び半導体の製造方法が提供される。この方法は、同じ配線レベルにある金属導線によって接続される２つのデバイスを形成することを含む。２つのデバイスの第１のものの金属導線は、銅配線構造体上に金属キャップ層を選択的に形成することによって形成される。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１上に複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１と、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１と、複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２と、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２とが混載されている。複数のロジック用ｐチャネル型ＭＩＳＦＥＴＱｐ１のうちの少なくとも一部は、シリコンゲルマニウムで構成されたソース・ドレイン領域を有し、複数のロジック用ｎチャネル型ＭＩＳＦＥＴＱｎ１の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。複数のメモリ用ｐチャネル型ＭＩＳＦＥＴＱｐ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有し、複数のメモリ用ｎチャネル型ＭＩＳＦＥＴＱｎ２の全ては、それぞれシリコンで構成されたソース・ドレイン領域を有している。 （もっと読む）

【課題】半導体基板の裏面側で貫通ビア回りに損傷や欠陥を生じないようにし、あるいは大幅に低減すること。
【解決手段】ビア・ラストにおいて、ＢＥＯＬまで終えたシリコン基板１０に対し、基板のおもて面に穴１６を開け、穴１６の内壁に絶縁膜１８を形成し、穴１６の中にビア導体２４としてＣuを電解めっき法により埋め込んでから、穴１６の底部つまりＣuビア導体２４の底部が露出するまでシリコン基板１０の裏面をウエットエッチングで削る。 （もっと読む）

【課題】高アスペクト比のフィーチャーをタングステン含有材料で充填する。
【解決手段】部分的に製造された半導体基板上の高アスペクト比のフィーチャーをタングステン含有材料で充填する方法が提供される。ある実施形態においては、当該方法は高アスペクト比のフィーチャーにタングステン含有材料を部分的に充填する工程とフィーチャー空洞から部分的に充填された材料を選択的に除去する工程とを有する。これらの方法を用いて処理された基板においては、高アスペクト比のフィーチャーに充填されたタングステン含有材料のステップカバレッジが改善され、シームの大きさが低減する。 （もっと読む）

【課題】ヒューズ部の上方の開口部から侵入する水分により配線の腐食を防止しつつ、半導体装置の小型化および高集積化を図ることができる、半導体装置を提供する。
【解決手段】半導体基板上に形成され、レーザを照射されることにより切断されるレーザヒューズと、レーザヒューズを覆うように形成されたプラズマＴＥＯＳ膜１９とを備えている。また、プラズマＴＥＯＳ膜１９の上面に形成されたプラズマＳｉＯＮ膜２１と、プラズマＳｉＯＮ膜２１の上面に設けられた複数の配線２３，２４とを備えている。さらに、複数の配線を覆うように、プラズマＳｉＯＮ膜２１の上面に形成されたＨＤＰ酸化膜２２と、ＨＤＰ酸化膜２２を覆うように形成されたプラズマＳｉＮ膜２５とを備えている。 （もっと読む）