半導体装置の製造方法
【課題】誘電率の比較的低い誘電体膜に、累積的に紫外線を含む光が照射されることに起因する不良の発生が抑制される半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜５上にＬｏｗ−ｋ膜９が形成される。次に、Ｌｏｗ−ｋ膜９に、所定のランプから発せられる紫外線を含む光が照射される。次に、Ｌｏｗ−ｋ膜９の開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。Ｌｏｗ−ｋ膜９上にＳｉＣＮ膜１５およびＳｉＯＮ膜１７が形成される。次に、ＳｉＯＮ膜１７の上にＬｏｗ−ｋ膜１９が形成される。そのＬｏｗ−ｋ膜１９に、所定のランプから発せられる紫外線を含む光が照射される。
【解決手段】層間絶縁膜５上にＬｏｗ−ｋ膜９が形成される。次に、Ｌｏｗ−ｋ膜９に、所定のランプから発せられる紫外線を含む光が照射される。次に、Ｌｏｗ−ｋ膜９の開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。Ｌｏｗ−ｋ膜９上にＳｉＣＮ膜１５およびＳｉＯＮ膜１７が形成される。次に、ＳｉＯＮ膜１７の上にＬｏｗ−ｋ膜１９が形成される。そのＬｏｗ−ｋ膜１９に、所定のランプから発せられる紫外線を含む光が照射される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、低誘電率の絶縁膜を適用した半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
銅配線を適用した半導体装置では、層間絶縁膜として、比較的誘電率の低い絶縁膜が適用される。このような絶縁膜はＬｏｗ−ｋ膜と称されている。Ｌｏｗ−ｋ膜は機械的強度が比較的低いために、半導体装置の製造プロセスにおいては、所定のランプから発せられる紫外線をＬｏｗ−ｋ膜に照射することによって、Ｌｏｗ−ｋ膜の機械的強度を上げることが行われている（特許文献１参照）。
【０００３】
銅配線が多層配線として形成される半導体装置では、積層されるＬｏｗ−ｋ膜に対応して紫外線の照射が行われることになる。このとき、上層に位置するＬｏｗ−ｋ膜に紫外線を照射する際に、下層に位置してすでに紫外線が照射されたＬｏｗ−ｋ膜にまでその紫外線が到達することがある。このため、下層に位置するＬｏｗ−ｋ膜ほど紫外線が累積的に照射されてＬｏｗ−ｋ膜が必要以上に収縮してしまう。その結果、銅配線の断線や膜剥がれの発生頻度が高くなることがある。
【０００４】
このような不具合を解消するために、たとえば、特許文献２，３では、下層のＬｏｗ−ｋ膜と上層のＬｏｗ−ｋ膜との間にＳｉＣ膜等を介在させて紫外線を遮蔽する手法が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２６８３５６号公報
【特許文献２】特開２００６−１６５５７３号公報
【特許文献３】特開２００８−２１８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の半導体装置では次のような問題点があった。上述した半導体装置では、紫外線を遮蔽するブロッキング膜として、ＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＮ膜が提案されている。これらのブロッキング膜では、光の波長が約４００ｎｍから短くなるにしたがって、徐々に光を吸収する性質が強くなる。
【０００７】
一方、Ｌｏｗ−ｋ膜の強度を上げるためにランプから発せられる光は、紫外線を含むブロードバンドの光であり、その波長域は約２００〜６００ｎｍとされる。このため、ＳｉＣ膜等のブロッキング膜では、ランプから発せられる光のうち比較的波長の長い光を遮蔽することができず、上層に位置するＬｏｗ−ｋ膜に光を照射する際に、すでに光が照射された下層のＬｏｗ−ｋ膜に光が累積的に照射されてしまうことがあった。その結果、銅配線が断線するなどの不良が発生することがあった。
【０００８】
本発明は上記問題点を解決するためになされたものであり、その目的は、誘電率の比較的低い誘電体膜に、紫外線を含む光が累積的に照射されることに起因する不良の発生が抑制される半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に、所定の誘電率を有する第１誘電体膜を形成する。第１誘電体膜に、紫外線を含む所定の波長域の光を照射する。第１誘電体膜に第１溝を形成し、その第１溝に第１銅配線を形成する。第１銅配線を覆うように、第１誘電体膜上に拡散防止膜を形成する。拡散防止膜上に、所定の誘電率を有する第２誘電体膜を形成する。第２誘電体膜に、所定の波長域の光を照射する。第１誘電体膜を形成する工程と第２誘電体膜を形成する工程との間に、シリコン酸窒化（ＳｉＯＮ）膜を形成する工程を備えている。
【発明の効果】
【００１０】
本発明に係る半導体装置の製造方法によれば、紫外線を含む所定の波長域の光が照射された第１誘電体膜の上にシリコン酸窒化膜が形成されていることで、第２誘電体膜に所定の波長域の光を照射する際に、その光がシリコン酸窒化膜により遮蔽される。これにより、すでに光が照射された第１誘電体膜に光が累積的に照射されるのを阻止することができる。その結果、第１誘電体膜に紫外線を含む光が累積的に照射されることに起因する銅配線の断線や膜剥がれ等の不良を抑制して半導体装置の寿命を延ばすことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】同実施の形態において、図１に示す工程の後に行われる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、ランプから発せされる紫外線を含む光の強度分布を示す図である。
【図９】同実施の形態において、ＳｉＣＯ膜、ＳｉＣＮ膜およびＳｉＯＮ膜のそれぞれの光消衰係数の波長依存性を示すグラフである。
【図１０】同実施の形態において、半導体装置の累積故障率とＬｏｗ−ｋ膜への光の照射との関係を示すグラフである。
【図１１】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す断面図である。
【図２６】同実施の形態において、図２５に示す工程の後に行われる工程を示す断面図である。
【図２７】同実施の形態において、図２６に示す工程の後に行われる工程を示す断面図である。
【図２８】同実施の形態において、図２７に示す工程の後に行われる工程を示す断面図である。
【図２９】同実施の形態において、図２８に示す工程の後に行われる工程を示す断面図である。
【図３０】同実施の形態において、図２９に示す工程の後に行われる工程を示す断面図である。
【図３１】同実施の形態において、図３０に示す工程の後に行われる工程を示す断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１
ここでは、ブロッキング膜として、ＳｉＯＮ膜とＳｉＣＮ膜の積層膜を備えた半導体装置の製造方法について説明する。図１に示すように、半導体基板１の主表面における所定の領域にゲート電極３が形成される。そのゲート電極３を覆うように、半導体基板１上に層間絶縁膜５が形成される。その層間絶縁膜５にゲート電極３を露出する開口部５ａが形成される。その開口部５ａにプラグ７が形成される。
【００１３】
次に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、層間絶縁膜５上に誘電率の低いＬｏｗ−ｋ膜９が形成される。次に、そのＬｏｗ−ｋ膜９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜９に照射される。この処理はキュアと称される。
【００１４】
次に、そのＬｏｗ−ｋ膜９の上に、配線溝等をパターニングするための所定のレジストパターン（図示せず）が形成される。次に、そのレジストパターンをマスクとしてＬｏｗ−ｋ膜９にエッチングを施すことにより、図２に示すように、配線溝となる開口部９ａが形成される。次に、その開口部９ａの内壁を覆うように、Ｌｏｗ−ｋ膜９上にＴｉＯ2からなるバリア膜１１（図３参照）が形成される。
【００１５】
次に、開口部９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜９の一部とが除去されて、図３に示すように、開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。次に、図４に示すように、プラズマＣＶＤ法によりＬｏｗ−ｋ膜９上にＳｉＣＮ膜１５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＮ膜１５上にＳｉＯＮ膜１７が形成される。
【００１６】
次に、図５に示すように、プラズマＣＶＤ法により、ＳｉＯＮ膜１７の上に誘電率の低いＬｏｗ−ｋ膜１９が形成される。次に、そのＬｏｗ−ｋ膜１９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜１９に照射される。次に、Ｌｏｗ−ｋ膜１９の上に、ヴィアをパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜１９等にエッチングが施される。
【００１７】
次に、Ｌｏｗ−ｋ膜１９の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜１９等にエッチングが施される。そして、最後に、ヴィアの底に位置するＳｉＯＮ膜１７およびＳｉＣＮ膜１５の部分がエッチバックにより除去される。こうして、図６に示すように、配線溝およびヴィアを含む開口部１９ａが形成される。
【００１８】
なお、配線溝とヴィアのパターニングは、上述した順番と逆でもよい。また、ヴィアを形成した後に配線溝を形成する場合、エッチング条件を適切に設定して、配線溝を形成する際のエッチングによって、ヴィアの底に位置するＳｉＯＮ膜１７およびＳｉＣＮ膜１５の部分を同時に除去し、エッチバックの工程を省略するようにしてもよい。
【００１９】
次に、開口部１９ａの内壁を覆うように、Ｌｏｗ−ｋ膜１９上にＴｉＯ2からなるバリア膜２１（図７参照）が形成される。次に、開口部１９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜１９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜１９の一部とが除去されて、図７に示すように、開口部１９ａ内にバリア膜２１および銅配線２３が形成される。こうして、半導体装置における配線構造の主要部分が形成される。
【００２０】
上述した半導体装置の製造方法では、紫外線を含む光を遮蔽するブロックキング膜として、ＳｉＣＮ膜１５に加えてＳｉＯＮ膜１７が形成されていることで、より広い波長域にわたってその光を遮蔽することができる。このことについて説明する。
【００２１】
まず、ランプから発せられる光の強度分布（グラフ）を図８に示す。横軸は波長で、縦軸は相対強度である。図８に示すように、ランプから発せられる光の波長域は約２００〜６００ｎｍであり、４００ｎｍ以上の波長域の光が含まれている。
【００２２】
次に、ブロッキング膜による光の吸収について説明する。ブロッキング膜として、ＳｉＣＯ膜、ＳｉＣＮ膜およびＳｉＯＮ膜のそれぞれの光消衰係数の波長依存性のグラフを図９に示す。図９に示すように、ＳｉＣＯ膜（△印）とＳｉＣＮ膜（□印）は、４００ｎｍ以下の波長域の光を吸収する性質を有しているが、４００ｎｍ以上の波長域の光に対してはこれを吸収する性質を有していないことがわかる。一方、ＳｉＯＮ膜（○印）は、４００ｎｍ以下の波長域に加えて、６００ｎｍから４００ｍｎまでの波長域の光も吸収する性質を有していることがわかる。
【００２３】
次に、銅配線の断線等の不具合とＬｏｗ−ｋ膜への光の照射との関係について説明する。図１０は、発明者らによって評価された半導体装置の累積故障率とＬｏｗ−ｋ膜への光の照射との関係を示すグラフである。各グラフは、光を１回照射したＬｏｗ−ｋ膜と、光を３回照射したＬｏｗ−ｋ膜と、レファレンスとしての光を照射しないＬｏｗ−ｋ膜の３種類の試料についてそれぞれ評価された累積故障率を示す。横軸はライフタイムで配線の断線等の故障が発生するまでの時間に対応する。縦軸は累積故障率である。
【００２４】
図１０に示すように、Ｌｏｗ−ｋ膜に光を照射する回数が増えるにしたがって、より短い時間で配線が断線するなどして不良（故障）が発生していることがわかる。このことは、上層に位置するＬｏｗ−ｋ膜に光を照射する際に、すでに光が照射された下層のＬｏｗ−ｋ膜にも光が照射されてしまい、下層のＬｏｗ−ｋ膜に紫外線を含む光が累積的に照射されると、半導体装置の不良が発生しやすくなることを示す。
【００２５】
その不良の原因として以下のようなことが考えられている。すなわち、Ｌｏｗ−ｋ膜に紫外線を含む光が累積的に照射されると、Ｌｏｗ−ｋ膜が必要以上に収縮して、Ｌｏｗ−ｋ膜と銅配線の間で剥がれが生じ、Ｌｏｗ−ｋ膜に銅配線を閉じ込めておくことが困難になる。また、ＳｉＣＮ膜（および／またはＳｉＣＯ膜）も、紫外線を含む光を吸収して膜応力が変化する。これらの影響により、銅配線のマイグレーションが促進されて、銅配線が断線しやすくなると考えられる。
【００２６】
上述した半導体装置の製造方法では、ブロッキング膜として、ＳｉＣＮ膜１５に加えてＳｉＯＮ膜１７が形成される。上述したように、ＳｉＯＮ膜１７は、６００ｎｍから４００ｎｎの波長域の光も吸収する性質を有している。このため、Ｌｏｗ−ｋ膜１９に光を照射（図５参照）する際に、ランプから発せられる光のうち、ＳｉＣＮ膜１５では遮蔽することができなかった４００〜６００ｎｍの波長域の光がＳｉＯＮ膜１７によって遮蔽されることになる。これにより、すでに光が照射されたＬｏｗ−ｋ膜９へ光が達するのを阻止することができ、より下層に位置するＬｏｗ−ｋ膜９に光が累積的に照射されるのを防止することができる。その結果、銅配線１３の断線やＬｏｗ−ｋ膜９の剥がれ等の不良が抑制されて、半導体装置の寿命を延ばすことができる。
【００２７】
ＳｉＣＮ膜１５とＳｉＣＯ膜１７との積層膜によって、波長２００ｎｍの紫外線の約４０％程度を遮蔽するには、積層膜の厚さは５ｎｍ程度必要になる。一方、ＳｉＣＮ膜１５とＳｉＯＮ膜１７との積層膜の膜厚が６０ｎｍを越えると、下層の銅配線１３と上層の銅配線２３との間の実効的な誘電率が上がることになる。このことから、ＳｉＣＮ膜１５とＳｉＯＮ膜１７との積層膜の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００２８】
また、銅配線の銅の拡散を防ぐバリア膜１１として適用されているＴｉＯ2膜の性質として、ＴｉＯ2膜に紫外線が照射されると疎水性が親水性になることが知られている。バリア膜１１としてのＴｉＯ2膜が親水性になると、バリア膜に接触して形成される銅配線が腐食してしまうおそれがある。
【００２９】
上述した半導体装置では、ＳｉＣＮ膜１５とＳｉＯＮ膜１７によって、より下層に位置するＬｏｗ−ｋ膜９に形成された銅配線１３のバリア膜１１にランプの光が照射されるのを阻止することができる。これにより、バリア膜１１の疎水性が保持されて、銅配線１３が腐食するのを防止することができる。また、そのバリア膜１１としては、ＴｉＯ2膜の他に、たとえば、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）、ルテニウムナイトライド（ＲｕＮ）、チタン（Ｔｉ）等も適用が可能である。
【００３０】
また、半導体装置において、隣接する銅配線間の電圧が変化したときに、電子が一方の銅配線から他方の銅配線へ向かって流れることがある。ＳｉＣＮ膜１５は、この電子の流れを阻止して銅配線中の銅が染み出すのを抑制する機能も有している。
【００３１】
実施の形態２
ここでは、ブロッキング膜として、ＳｉＯＮ膜、ＳｉＣＯ膜およびＳｉＣＮ膜の積層膜を備えた半導体装置の製造方法について説明する。まず、前述した図１に示す工程と同様の工程を経て、図１１に示すように、Ｌｏｗ−ｋ膜９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜９に照射される。
【００３２】
次に、図１２に示すように、Ｌｏｗ−ｋ膜９に配線溝となる開口部９ａが形成される。次に、その開口部９ａの内壁を覆うように、Ｌｏｗ−ｋ膜９上にＴｉＯ2からなるバリア膜１１（図１３参照）が形成される。次に、開口部９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜９の一部とが除去されて、図１３に示すように、開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。
【００３３】
次に、図１４に示すように、プラズマＣＶＤ法によりＬｏｗ−ｋ膜９上にＳｉＣＮ膜１５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＮ膜１５上にＳｉＣＯ膜２５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＯ膜２５上にＳｉＯＮ膜１７が形成される。
【００３４】
次に、図１５に示すように、プラズマＣＶＤ法により、ＳｉＯＮ膜１７の上に誘電率の低いＬｏｗ−ｋ膜１９が形成される。次に、そのＬｏｗ−ｋ膜１９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜１９に照射される。次に、Ｌｏｗ−ｋ膜１９の上に、ヴィアをパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜１９等にエッチングが施される。
【００３５】
次に、Ｌｏｗ−ｋ膜１９の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜１９等にエッチングが施される。そして、最後に、ヴィアの底に位置するＳｉＯＮ膜１７、ＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分がエッチバックにより除去される。こうして、図１６に示すように、配線溝およびヴィアを含む開口部１９ａが形成される。
【００３６】
なお、エッチング条件を適切に設定して、配線溝を形成する際のエッチングによって、ヴィアの底に位置するＳｉＯＮ膜１７、ＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を同時に除去し、エッチバックの工程を省略するようにしてもよい。
【００３７】
次に、開口部１９ａの内壁を覆うように、Ｌｏｗ−ｋ膜１９上にＴｉＯ2からなるバリア膜２１（図１７参照）が形成される。次に、開口部１９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜１９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜１９の一部とが除去されて、図１７に示すように、開口部１９ａ内にバリア膜２１および銅配線２３が形成される。こうして、半導体装置における配線構造の主要部分が形成される。
【００３８】
上述した半導体装置の製造方法では、紫外線を含む光を遮蔽するブロックキング膜の一つにＳｉＯＮ膜１７が形成されていることで、Ｌｏｗ−ｋ膜１９に光を照射（図１５参照）する際に、ランプから発せられる光のうち、ＳｉＣＮ膜１５等では遮蔽することができなかった４００〜６００ｎｍの波長域の光がＳｉＯＮ膜１７によって遮蔽されることになる。これにより、すでに光が照射されたＬｏｗ−ｋ膜９へ光が達するのを阻止することができ、より下層に位置するＬｏｗ−ｋ膜９に光が累積的に照射されるのを防止することができる。その結果、Ｌｏｗ−ｋ膜９に光が累積的に照射されることに起因する銅配線１３の断線やＬｏｗ−ｋ膜９の剥がれ等が抑制されて、半導体装置の寿命を延ばすことができる。
【００３９】
ＳｉＣＮ膜１５、ＳｉＣＯ膜２５およびＳｉＯＮ膜１７の積層膜によって、波長２００ｎｍの紫外線の約４０％程度を遮蔽するには、積層膜の厚さは５ｎｍ程度必要になる。一方、積層膜の膜厚が６０ｎｍを越えると、下層の銅配線１３と上層の銅配線２３との間の実効的な誘電率が上がることになる。このことから、ＳｉＣＮ膜１５、ＳｉＣＯ膜２５およびＳｉＯＮ膜１７の積層膜の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００４０】
また、前述したように、そのＳｉＯＮ膜１７等によって、より下層に位置するＬｏｗ−ｋ膜９に形成された銅配線１３のバリア膜１１にランプの光が照射されるのを阻止することができる。これにより、バリア膜１１の疎水性が保持されて、銅配線１３が腐食するのを防止することができる。前述したように、そのバリア膜１１としては、ＴｉＯ2膜の他に、たとえば、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）、ルテニウムナイトライド（ＲｕＮ）、チタン（Ｔｉ）等も適用が可能である。
【００４１】
さらに、上述した半導体装置では、ブロッキング膜としてＳｉＣＯ膜２５が形成されていることで、Ｌｏｗ−ｋ膜に配線を形成するためのレジストパターンと酸塩基反応を起こしてしまうアミンが、そのＳｉＣＯ膜２５に捉えられることになる。これにより、レジストパターン（特に、ヴィアの直上に位置するレジストパターンの部分）とアミンとが反応（ポイゾニング）して、Ｌｏｗ−ｋ膜に配線が良好に形成されなくなるのを阻止することができる。なお、このアミン（Ｎ）は、ＳｉＣＮ膜１５を形成する際に、下地がアンモニアのプラズマの雰囲気に晒されてしまうことに起因すると考えられている。
【００４２】
また、前述したように、ブロッキング膜としてＳｉＣＮ膜１５が形成されていることで、隣接する配線間の電子の流れを阻止して銅配線中の銅が染み出すのを抑制することができる。
【００４３】
実施の形態３
ここでは、ブロッキング膜として、ＳｉＯＮ膜、ＳｉＣＯ膜およびＳｉＣＮ膜の積層膜を備えた他の半導体装置の製造方法について説明する。まず、前述した図１に示す工程と同様の工程を経て、図１８に示すように、Ｌｏｗ−ｋ膜９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜９に照射される。
【００４４】
次に、図１９に示すように、Ｌｏｗ−ｋ膜９に配線溝となる開口部９ａが形成される。次に、その開口部９ａの内壁を覆うように、Ｌｏｗ−ｋ膜９上にＴｉＯ2からなるバリア膜１１（図２０参照）が形成される。次に、開口部９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜９の一部とが除去されて、図２０に示すように、開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。
【００４５】
次に、図２１に示すように、プラズマＣＶＤ法によりＬｏｗ−ｋ膜９上にＳｉＣＮ膜１５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＮ膜１５上にＳｉＣＯ膜２５が形成される。次に、図２２に示すように、プラズマＣＶＤ法により、ＳｉＣＯ膜２５上に誘電率の低いＬｏｗ−ｋ膜２７が形成される。次に、プラズマＣＶＤ法により、Ｌｏｗ−ｋ膜２７上にＳｉＯＮ膜１７が形成される。このＬｏｗ−ｋ膜２７に対しては、特に、紫外線を含む光を照射する必要はない。
【００４６】
次に、プラズマＣＶＤ法により、ＳｉＯＮ膜１７の上に誘電率の低いＬｏｗ−ｋ膜２９が形成される。次に、そのＬｏｗ−ｋ膜２９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜２９に照射される。
【００４７】
次に、Ｌｏｗ−ｋ膜２９の上に、ヴィアをパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜２９等にエッチングが施される。次に、Ｌｏｗ−ｋ膜２９の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜２９等にエッチングが施される。そして、最後に、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分がエッチバックにより除去される。こうして、図２３に示すように、配線溝およびヴィアを含む開口部２９ａが形成される。
【００４８】
このとき、ＳｉＯＮ膜１７はエッチングストッパとして用いられることによって配線溝が形成される。また、エッチング条件を適切に設定して、配線溝を形成する際のエッチングによって、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を同時に除去し、エッチバックの工程を省略するようにしてもよい。さらに、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を除去する際に、配線溝の底に位置するＳｉＯＮ膜１７の部分も、同時にエッチングにより全て除去するようにしてもよい。この場合、誘電率の比較的高いＳｉＯＮ膜１７が全て除去されることで、配線の実効誘電率を下げることができる。
【００４９】
次に、開口部２９ａの内壁を覆うように、Ｌｏｗ−ｋ膜２９上にＴｉＯ2からなるバリア膜２１（図２４参照）が形成される。次に、開口部２９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜２９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜２９の一部とが除去されて、図２４に示すように、開口部２９ａ内にバリア膜２１および銅配線２３が形成される。こうして、半導体装置における配線構造の主要部分が形成される。
【００５０】
上述した半導体装置では、紫外線を含む光を遮蔽するブロックキング膜としてＳｉＯＮ膜１７が形成されていることで、Ｌｏｗ−ｋ膜２９に光を照射（図２２参照）する際に、ランプから発せられる光のうち、４００〜６００ｎｍの波長域の光もＳｉＯＮ膜１７によって遮蔽されることになる。これにより、すでに光が照射されたＬｏｗ−ｋ膜９へ光が達するのを阻止することができ、より下層に位置するＬｏｗ−ｋ膜９に光が累積的に照射されるのを防止することができる。その結果、Ｌｏｗ−ｋ膜９に光が累積的に照射されることに起因する銅配線１３の断線やＬｏｗ−ｋ膜９の剥がれ等が抑制されて、半導体装置の寿命を延ばすことができる。
【００５１】
また、Ｌｏｗ−ｋ膜２９に開口部２９ａを形成する際に、Ｌｏｗ−ｋ膜２９の下に位置するＳｉＯＮ膜１７がエッチングストッパとしての機能を果たし、開口部２９ａのうち配線溝となる部分に形成される銅配線２３の高さを所望の高さに設定することができる。さらに、ＳｉＣＯ膜２５とＳｉＯＮ膜１７との間に形成されるＬｏｗ−ｋ膜２７には、紫外線を含む光を照射する必要はなく、Ｌｏｗ−ｋ膜２７を弾性率の高い膜として形成することで、半導体装置の全体的な機械的強度を向上させることができる。
【００５２】
具体的には、Ｌｏｗ−ｋ膜２７のヤング率をＬｏｗ−ｋ膜２９のヤング率よりも高くすることが好ましい。この場合には、Ｌｏｗ−ｋ膜２７の誘電率はＬｏｗ−ｋ膜２９の誘電率よりも高くなり、Ｌｏｗ−ｋ膜２７の誘電率は約〜３程度になり、Ｌｏｗ−ｋ膜２９の誘電率は２〜２．７程度になる。
【００５３】
さらに、上述した半導体装置では、ブロッキング膜としてＳｉＣＯ膜２５が形成されていることで、Ｌｏｗ−ｋ膜に配線を形成するためのレジストパターンと酸塩基反応を起こしてしまうアミンが、そのＳｉＣＯ膜２５に捉えられることになる。これにより、レジストパターン（特に、ヴィアの直上に位置するレジストパターンの部分）とアミンとが反応（ポイゾニング）して、Ｌｏｗ−ｋ膜に配線が良好に形成されなくなるのを阻止することができる。なお、このアミン（Ｎ）は、ＳｉＣＮ膜１５を形成する際に、下地がアンモニアのプラズマの雰囲気に晒されてしまうことに起因すると考えられている。
【００５４】
ＳｉＣＮ膜１５およびＳｉＣＯ膜２５の積層膜によって、波長２００ｎｍの紫外線の約４０％程度を遮蔽するには、積層膜の厚さは５ｎｍ程度必要になる。一方、積層膜の膜厚が６０ｎｍを越えると、下層の銅配線１３と上層の銅配線２３との間の実効的な誘電率が上がることになる。このことから、ＳｉＣＮ膜１５およびＳｉＣＯ膜２５の積層膜の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。また、特に、ＳｉＣＯ膜２５を省いてもよく、この場合には、ＳｉＣＮ膜１５の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００５５】
さらに、ＳｉＯＮ膜１７の膜厚は、波長２００ｎｍの紫外線の約４０％程度を遮蔽するためと、銅配線を形成する際の研磨のばらつきを吸収するために、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００５６】
また、前述したように、ＳｉＯＮ膜１７等によって、より下層に位置するＬｏｗ−ｋ膜９に形成された銅配線１３のバリア膜１１にランプの光が照射されるのを阻止することができ、バリア膜１１の疎水性が保持されて、銅配線１３が腐食するのを防止することができる。前述したように、そのバリア膜１１としては、ＴｉＯ2膜の他に、たとえば、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）、ルテニウムナイトライド（ＲｕＮ）、チタン（Ｔｉ）等も適用が可能である。
【００５７】
実施の形態４
ここでは、ブロッキング膜として、ＳｉＯＮ膜、ＳｉＣＯ膜およびＳｉＣＮ膜の積層膜を備えた、さらに他の半導体装置の製造方法について説明する。まず、前述した図１に示す工程と同様の工程を経て、図２５に示すように、Ｌｏｗ−ｋ膜９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜９に照射される。
【００５８】
次に、プラズマＣＶＤ法により、Ｌｏｗ−ｋ膜９上にＳｉＯＮ膜１７（図２６参照）が形成される。次に、そのＳｉＯＮ膜の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、ＳｉＯＮ膜１７およびＬｏｗ−ｋ膜９にエッチングを施すことにより、図２６に示すように、開口部９ａが形成される。
【００５９】
次に、開口部９ａの内壁面を覆うようにＴｉＯ2からなるバリア膜１１（図２７参照）が形成される。次に、開口部９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、ＳｉＯＮ膜１７の上面上に位置する銅膜の部分およびバリア膜の部分と、ＳｉＯＮ膜１７の一部とが除去されて、図２７に示すように、開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。
【００６０】
次に、図２８に示すように、プラズマＣＶＤ法により、ＳｉＯＮ膜１７を覆うようにＳｉＣＮ膜１５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＮ膜１５上にＳｉＣＯ膜２５が形成される。次に、図２９に示すように、プラズマＣＶＤ法により、ＳｉＣＯ膜２５の上に誘電率の低いＬｏｗ−ｋ膜１９が形成される。次に、そのＬｏｗ−ｋ膜１９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜１９に照射される。
【００６１】
次に、プラズマＣＶＤ法により、Ｌｏｗ−ｋ膜１９の上にＳｉＯＮ膜３１（図３０参照）が形成される。次に、ＳｉＯＮ膜３１の上に、ヴィアをパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、ＳｉＯＮ膜３１等にエッチングが施される。次に、ＳｉＯＮ膜３１の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、ＳｉＯＮ膜３１等にエッチングが施される。そして、最後に、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分がエッチバックにより除去される。こうして、図３０に示すように、配線溝およびヴィアを含む開口部１９ａが形成される。
【００６２】
また、エッチング条件を適切に設定して、配線溝を形成する際のエッチングによって、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を同時に除去し、エッチバックの工程を省略するようにしてもよい。さらに、エッチバックにより、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を除去する際に、Ｌｏｗ−ｋ膜１９上に位置するＳｉＯＮ膜３１の部分も一部除去されることになる。
【００６３】
次に、開口部１９ａの内壁を覆うように、ＳｉＯＮ膜３１の上にＴｉＯ2からなるバリア膜２１（図３１参照）が形成される。次に、開口部１９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、ＳｉＯＮ膜３１の上面上に位置する銅膜の部分およびバリア膜の部分と、ＳｉＯＮ膜３１の一部とが除去されて、図３１に示すように、開口部１９ａ内にバリア膜２１および銅配線２３が形成される。こうして、半導体装置における配線構造の主要部分が形成される。
【００６４】
上述した半導体装置の製造方法では、紫外線を含む光を遮蔽するブロックキング膜としてＳｉＯＮ膜１７が形成されていることで、Ｌｏｗ−ｋ膜１９に光を照射（図２９参照）する際に、ランプから発せられる光のうち、４００〜６００ｎｍの波長域の光もＳｉＯＮ膜１７によって遮蔽されることになる。これにより、すでに光が照射されたＬｏｗ−ｋ膜９へ光が達するのを阻止することができ、より下層に位置するＬｏｗ−ｋ膜９に光が累積的に照射されるのを防止することができる。その結果、Ｌｏｗ−ｋ膜９に光が累積的に照射されることに起因する銅配線１３の断線やＬｏｗ−ｋ膜９の剥がれ等が抑制されて、半導体装置の寿命を延ばすことができる。
【００６５】
さらに、上述した半導体装置では、ブロッキング膜としてＳｉＣＯ膜２５が形成されていることで、Ｌｏｗ−ｋ膜に配線を形成するためのレジストパターンと酸塩基反応を起こしてしまうアミンが、そのＳｉＣＯ膜２５に捉えられることになる。これにより、レジストパターン（特に、ヴィアの直上に位置するレジストパターンの部分）とアミンとが反応（ポイゾニング）して、Ｌｏｗ−ｋ膜に配線が良好に形成されなくなるのを阻止することができる。なお、前述したように、このアミン（Ｎ）は、ＳｉＣＮ膜１５を形成する際に、下地がアンモニアのプラズマの雰囲気に晒されてしまうことに起因すると考えられている。
【００６６】
また、ＳｉＯＮ膜１７の上面上に位置する銅膜の部分およびバリア膜の部分と、ＳｉＯＮ膜１７の一部とが除去される化学的機械研磨処理では、ＳｉＯＮ膜１７がエッチングストッパとなる。Ｌｏｗ−ｋ膜９は比較的強度が低く、化学的機械研磨処理によってダメージを受けることもあるが、ＳｉＯＮ膜１７が形成されていることで、このダメージを抑制することができる。さらに、ＳｉＯＮ膜３１の上面上に位置する銅膜の部分およびバリア膜の部分と、ＳｉＯＮ膜３１の一部とが除去される化学的機械研磨処理では、ＳｉＯＮ膜３１がエッチングストッパとなる。Ｌｏｗ−ｋ膜１９も比較的強度が低く、化学的機械研磨処理によってダメージを受けることもあるが、ＳｉＯＮ膜３１が形成されていることで、このダメージを抑制することができる。
【００６７】
そのＳｉＯＮ膜１７の膜厚は、波長２００ｎｍの紫外線の約４０％程度を遮蔽するためと、銅配線を形成する際の研磨のばらつきを吸収するために、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００６８】
また、ＳｉＣＮ膜１５およびＳｉＣＯ膜２５の積層膜によって、波長２００ｎｍの紫外線の約４０％程度を遮蔽するには、積層膜の厚さは５ｎｍ程度必要になる。一方、積層膜の膜厚が６０ｎｍを越えると、下層の銅配線１３と上層の銅配線２３との間の実効的な誘電率が上がることになる。このことから、ＳｉＣＮ膜１５およびＳｉＣＯ膜２５の積層膜の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。また、特に、ＳｉＣＯ膜２５を省いてもよく、この場合には、ＳｉＣＮ膜１５の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００６９】
バリア膜１１としては、ＴｉＯ2膜を例に挙げて説明したが、この他に、たとえば、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）、ルテニウムナイトライド（ＲｕＮ）、チタン（Ｔｉ）等も適用が可能である。
【００７０】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７１】
本発明は、Ｌｏｗ−ｋ膜と銅配線を適用した半導体装置の製造方法に有効に利用される。
【符号の説明】
【００７２】
１ 半導体基板、３ ゲート電極部、５ 層間絶縁膜、５ａ 開口部、７ プラグ、９ Ｌｏｗ−ｋ膜、９ａ 開口部、１１ バリア膜、１３ 銅配線、１５ ＳｉＣＮ膜、１７ ＳｉＯＮ膜、１９ Ｌｏｗ−ｋ膜、１９ａ 開口部、２１ バリア膜、２３ 銅配線、２５ ＳｉＣＯ膜、２７ Ｌｏｗ−ｋ膜、２９ Ｌｏｗ−ｋ膜、２９ａ 開口部、３１ ＳｉＯＮ膜。
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、低誘電率の絶縁膜を適用した半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
銅配線を適用した半導体装置では、層間絶縁膜として、比較的誘電率の低い絶縁膜が適用される。このような絶縁膜はＬｏｗ−ｋ膜と称されている。Ｌｏｗ−ｋ膜は機械的強度が比較的低いために、半導体装置の製造プロセスにおいては、所定のランプから発せられる紫外線をＬｏｗ−ｋ膜に照射することによって、Ｌｏｗ−ｋ膜の機械的強度を上げることが行われている（特許文献１参照）。
【０００３】
銅配線が多層配線として形成される半導体装置では、積層されるＬｏｗ−ｋ膜に対応して紫外線の照射が行われることになる。このとき、上層に位置するＬｏｗ−ｋ膜に紫外線を照射する際に、下層に位置してすでに紫外線が照射されたＬｏｗ−ｋ膜にまでその紫外線が到達することがある。このため、下層に位置するＬｏｗ−ｋ膜ほど紫外線が累積的に照射されてＬｏｗ−ｋ膜が必要以上に収縮してしまう。その結果、銅配線の断線や膜剥がれの発生頻度が高くなることがある。
【０００４】
このような不具合を解消するために、たとえば、特許文献２，３では、下層のＬｏｗ−ｋ膜と上層のＬｏｗ−ｋ膜との間にＳｉＣ膜等を介在させて紫外線を遮蔽する手法が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２６８３５６号公報
【特許文献２】特開２００６−１６５５７３号公報
【特許文献３】特開２００８−２１８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の半導体装置では次のような問題点があった。上述した半導体装置では、紫外線を遮蔽するブロッキング膜として、ＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＮ膜が提案されている。これらのブロッキング膜では、光の波長が約４００ｎｍから短くなるにしたがって、徐々に光を吸収する性質が強くなる。
【０００７】
一方、Ｌｏｗ−ｋ膜の強度を上げるためにランプから発せられる光は、紫外線を含むブロードバンドの光であり、その波長域は約２００〜６００ｎｍとされる。このため、ＳｉＣ膜等のブロッキング膜では、ランプから発せられる光のうち比較的波長の長い光を遮蔽することができず、上層に位置するＬｏｗ−ｋ膜に光を照射する際に、すでに光が照射された下層のＬｏｗ−ｋ膜に光が累積的に照射されてしまうことがあった。その結果、銅配線が断線するなどの不良が発生することがあった。
【０００８】
本発明は上記問題点を解決するためになされたものであり、その目的は、誘電率の比較的低い誘電体膜に、紫外線を含む光が累積的に照射されることに起因する不良の発生が抑制される半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に、所定の誘電率を有する第１誘電体膜を形成する。第１誘電体膜に、紫外線を含む所定の波長域の光を照射する。第１誘電体膜に第１溝を形成し、その第１溝に第１銅配線を形成する。第１銅配線を覆うように、第１誘電体膜上に拡散防止膜を形成する。拡散防止膜上に、所定の誘電率を有する第２誘電体膜を形成する。第２誘電体膜に、所定の波長域の光を照射する。第１誘電体膜を形成する工程と第２誘電体膜を形成する工程との間に、シリコン酸窒化（ＳｉＯＮ）膜を形成する工程を備えている。
【発明の効果】
【００１０】
本発明に係る半導体装置の製造方法によれば、紫外線を含む所定の波長域の光が照射された第１誘電体膜の上にシリコン酸窒化膜が形成されていることで、第２誘電体膜に所定の波長域の光を照射する際に、その光がシリコン酸窒化膜により遮蔽される。これにより、すでに光が照射された第１誘電体膜に光が累積的に照射されるのを阻止することができる。その結果、第１誘電体膜に紫外線を含む光が累積的に照射されることに起因する銅配線の断線や膜剥がれ等の不良を抑制して半導体装置の寿命を延ばすことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】同実施の形態において、図１に示す工程の後に行われる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、ランプから発せされる紫外線を含む光の強度分布を示す図である。
【図９】同実施の形態において、ＳｉＣＯ膜、ＳｉＣＮ膜およびＳｉＯＮ膜のそれぞれの光消衰係数の波長依存性を示すグラフである。
【図１０】同実施の形態において、半導体装置の累積故障率とＬｏｗ−ｋ膜への光の照射との関係を示すグラフである。
【図１１】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す断面図である。
【図２６】同実施の形態において、図２５に示す工程の後に行われる工程を示す断面図である。
【図２７】同実施の形態において、図２６に示す工程の後に行われる工程を示す断面図である。
【図２８】同実施の形態において、図２７に示す工程の後に行われる工程を示す断面図である。
【図２９】同実施の形態において、図２８に示す工程の後に行われる工程を示す断面図である。
【図３０】同実施の形態において、図２９に示す工程の後に行われる工程を示す断面図である。
【図３１】同実施の形態において、図３０に示す工程の後に行われる工程を示す断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１
ここでは、ブロッキング膜として、ＳｉＯＮ膜とＳｉＣＮ膜の積層膜を備えた半導体装置の製造方法について説明する。図１に示すように、半導体基板１の主表面における所定の領域にゲート電極３が形成される。そのゲート電極３を覆うように、半導体基板１上に層間絶縁膜５が形成される。その層間絶縁膜５にゲート電極３を露出する開口部５ａが形成される。その開口部５ａにプラグ７が形成される。
【００１３】
次に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、層間絶縁膜５上に誘電率の低いＬｏｗ−ｋ膜９が形成される。次に、そのＬｏｗ−ｋ膜９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜９に照射される。この処理はキュアと称される。
【００１４】
次に、そのＬｏｗ−ｋ膜９の上に、配線溝等をパターニングするための所定のレジストパターン（図示せず）が形成される。次に、そのレジストパターンをマスクとしてＬｏｗ−ｋ膜９にエッチングを施すことにより、図２に示すように、配線溝となる開口部９ａが形成される。次に、その開口部９ａの内壁を覆うように、Ｌｏｗ−ｋ膜９上にＴｉＯ2からなるバリア膜１１（図３参照）が形成される。
【００１５】
次に、開口部９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜９の一部とが除去されて、図３に示すように、開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。次に、図４に示すように、プラズマＣＶＤ法によりＬｏｗ−ｋ膜９上にＳｉＣＮ膜１５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＮ膜１５上にＳｉＯＮ膜１７が形成される。
【００１６】
次に、図５に示すように、プラズマＣＶＤ法により、ＳｉＯＮ膜１７の上に誘電率の低いＬｏｗ−ｋ膜１９が形成される。次に、そのＬｏｗ−ｋ膜１９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜１９に照射される。次に、Ｌｏｗ−ｋ膜１９の上に、ヴィアをパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜１９等にエッチングが施される。
【００１７】
次に、Ｌｏｗ−ｋ膜１９の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜１９等にエッチングが施される。そして、最後に、ヴィアの底に位置するＳｉＯＮ膜１７およびＳｉＣＮ膜１５の部分がエッチバックにより除去される。こうして、図６に示すように、配線溝およびヴィアを含む開口部１９ａが形成される。
【００１８】
なお、配線溝とヴィアのパターニングは、上述した順番と逆でもよい。また、ヴィアを形成した後に配線溝を形成する場合、エッチング条件を適切に設定して、配線溝を形成する際のエッチングによって、ヴィアの底に位置するＳｉＯＮ膜１７およびＳｉＣＮ膜１５の部分を同時に除去し、エッチバックの工程を省略するようにしてもよい。
【００１９】
次に、開口部１９ａの内壁を覆うように、Ｌｏｗ−ｋ膜１９上にＴｉＯ2からなるバリア膜２１（図７参照）が形成される。次に、開口部１９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜１９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜１９の一部とが除去されて、図７に示すように、開口部１９ａ内にバリア膜２１および銅配線２３が形成される。こうして、半導体装置における配線構造の主要部分が形成される。
【００２０】
上述した半導体装置の製造方法では、紫外線を含む光を遮蔽するブロックキング膜として、ＳｉＣＮ膜１５に加えてＳｉＯＮ膜１７が形成されていることで、より広い波長域にわたってその光を遮蔽することができる。このことについて説明する。
【００２１】
まず、ランプから発せられる光の強度分布（グラフ）を図８に示す。横軸は波長で、縦軸は相対強度である。図８に示すように、ランプから発せられる光の波長域は約２００〜６００ｎｍであり、４００ｎｍ以上の波長域の光が含まれている。
【００２２】
次に、ブロッキング膜による光の吸収について説明する。ブロッキング膜として、ＳｉＣＯ膜、ＳｉＣＮ膜およびＳｉＯＮ膜のそれぞれの光消衰係数の波長依存性のグラフを図９に示す。図９に示すように、ＳｉＣＯ膜（△印）とＳｉＣＮ膜（□印）は、４００ｎｍ以下の波長域の光を吸収する性質を有しているが、４００ｎｍ以上の波長域の光に対してはこれを吸収する性質を有していないことがわかる。一方、ＳｉＯＮ膜（○印）は、４００ｎｍ以下の波長域に加えて、６００ｎｍから４００ｍｎまでの波長域の光も吸収する性質を有していることがわかる。
【００２３】
次に、銅配線の断線等の不具合とＬｏｗ−ｋ膜への光の照射との関係について説明する。図１０は、発明者らによって評価された半導体装置の累積故障率とＬｏｗ−ｋ膜への光の照射との関係を示すグラフである。各グラフは、光を１回照射したＬｏｗ−ｋ膜と、光を３回照射したＬｏｗ−ｋ膜と、レファレンスとしての光を照射しないＬｏｗ−ｋ膜の３種類の試料についてそれぞれ評価された累積故障率を示す。横軸はライフタイムで配線の断線等の故障が発生するまでの時間に対応する。縦軸は累積故障率である。
【００２４】
図１０に示すように、Ｌｏｗ−ｋ膜に光を照射する回数が増えるにしたがって、より短い時間で配線が断線するなどして不良（故障）が発生していることがわかる。このことは、上層に位置するＬｏｗ−ｋ膜に光を照射する際に、すでに光が照射された下層のＬｏｗ−ｋ膜にも光が照射されてしまい、下層のＬｏｗ−ｋ膜に紫外線を含む光が累積的に照射されると、半導体装置の不良が発生しやすくなることを示す。
【００２５】
その不良の原因として以下のようなことが考えられている。すなわち、Ｌｏｗ−ｋ膜に紫外線を含む光が累積的に照射されると、Ｌｏｗ−ｋ膜が必要以上に収縮して、Ｌｏｗ−ｋ膜と銅配線の間で剥がれが生じ、Ｌｏｗ−ｋ膜に銅配線を閉じ込めておくことが困難になる。また、ＳｉＣＮ膜（および／またはＳｉＣＯ膜）も、紫外線を含む光を吸収して膜応力が変化する。これらの影響により、銅配線のマイグレーションが促進されて、銅配線が断線しやすくなると考えられる。
【００２６】
上述した半導体装置の製造方法では、ブロッキング膜として、ＳｉＣＮ膜１５に加えてＳｉＯＮ膜１７が形成される。上述したように、ＳｉＯＮ膜１７は、６００ｎｍから４００ｎｎの波長域の光も吸収する性質を有している。このため、Ｌｏｗ−ｋ膜１９に光を照射（図５参照）する際に、ランプから発せられる光のうち、ＳｉＣＮ膜１５では遮蔽することができなかった４００〜６００ｎｍの波長域の光がＳｉＯＮ膜１７によって遮蔽されることになる。これにより、すでに光が照射されたＬｏｗ−ｋ膜９へ光が達するのを阻止することができ、より下層に位置するＬｏｗ−ｋ膜９に光が累積的に照射されるのを防止することができる。その結果、銅配線１３の断線やＬｏｗ−ｋ膜９の剥がれ等の不良が抑制されて、半導体装置の寿命を延ばすことができる。
【００２７】
ＳｉＣＮ膜１５とＳｉＣＯ膜１７との積層膜によって、波長２００ｎｍの紫外線の約４０％程度を遮蔽するには、積層膜の厚さは５ｎｍ程度必要になる。一方、ＳｉＣＮ膜１５とＳｉＯＮ膜１７との積層膜の膜厚が６０ｎｍを越えると、下層の銅配線１３と上層の銅配線２３との間の実効的な誘電率が上がることになる。このことから、ＳｉＣＮ膜１５とＳｉＯＮ膜１７との積層膜の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００２８】
また、銅配線の銅の拡散を防ぐバリア膜１１として適用されているＴｉＯ2膜の性質として、ＴｉＯ2膜に紫外線が照射されると疎水性が親水性になることが知られている。バリア膜１１としてのＴｉＯ2膜が親水性になると、バリア膜に接触して形成される銅配線が腐食してしまうおそれがある。
【００２９】
上述した半導体装置では、ＳｉＣＮ膜１５とＳｉＯＮ膜１７によって、より下層に位置するＬｏｗ−ｋ膜９に形成された銅配線１３のバリア膜１１にランプの光が照射されるのを阻止することができる。これにより、バリア膜１１の疎水性が保持されて、銅配線１３が腐食するのを防止することができる。また、そのバリア膜１１としては、ＴｉＯ2膜の他に、たとえば、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）、ルテニウムナイトライド（ＲｕＮ）、チタン（Ｔｉ）等も適用が可能である。
【００３０】
また、半導体装置において、隣接する銅配線間の電圧が変化したときに、電子が一方の銅配線から他方の銅配線へ向かって流れることがある。ＳｉＣＮ膜１５は、この電子の流れを阻止して銅配線中の銅が染み出すのを抑制する機能も有している。
【００３１】
実施の形態２
ここでは、ブロッキング膜として、ＳｉＯＮ膜、ＳｉＣＯ膜およびＳｉＣＮ膜の積層膜を備えた半導体装置の製造方法について説明する。まず、前述した図１に示す工程と同様の工程を経て、図１１に示すように、Ｌｏｗ−ｋ膜９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜９に照射される。
【００３２】
次に、図１２に示すように、Ｌｏｗ−ｋ膜９に配線溝となる開口部９ａが形成される。次に、その開口部９ａの内壁を覆うように、Ｌｏｗ−ｋ膜９上にＴｉＯ2からなるバリア膜１１（図１３参照）が形成される。次に、開口部９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜９の一部とが除去されて、図１３に示すように、開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。
【００３３】
次に、図１４に示すように、プラズマＣＶＤ法によりＬｏｗ−ｋ膜９上にＳｉＣＮ膜１５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＮ膜１５上にＳｉＣＯ膜２５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＯ膜２５上にＳｉＯＮ膜１７が形成される。
【００３４】
次に、図１５に示すように、プラズマＣＶＤ法により、ＳｉＯＮ膜１７の上に誘電率の低いＬｏｗ−ｋ膜１９が形成される。次に、そのＬｏｗ−ｋ膜１９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜１９に照射される。次に、Ｌｏｗ−ｋ膜１９の上に、ヴィアをパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜１９等にエッチングが施される。
【００３５】
次に、Ｌｏｗ−ｋ膜１９の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜１９等にエッチングが施される。そして、最後に、ヴィアの底に位置するＳｉＯＮ膜１７、ＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分がエッチバックにより除去される。こうして、図１６に示すように、配線溝およびヴィアを含む開口部１９ａが形成される。
【００３６】
なお、エッチング条件を適切に設定して、配線溝を形成する際のエッチングによって、ヴィアの底に位置するＳｉＯＮ膜１７、ＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を同時に除去し、エッチバックの工程を省略するようにしてもよい。
【００３７】
次に、開口部１９ａの内壁を覆うように、Ｌｏｗ−ｋ膜１９上にＴｉＯ2からなるバリア膜２１（図１７参照）が形成される。次に、開口部１９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜１９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜１９の一部とが除去されて、図１７に示すように、開口部１９ａ内にバリア膜２１および銅配線２３が形成される。こうして、半導体装置における配線構造の主要部分が形成される。
【００３８】
上述した半導体装置の製造方法では、紫外線を含む光を遮蔽するブロックキング膜の一つにＳｉＯＮ膜１７が形成されていることで、Ｌｏｗ−ｋ膜１９に光を照射（図１５参照）する際に、ランプから発せられる光のうち、ＳｉＣＮ膜１５等では遮蔽することができなかった４００〜６００ｎｍの波長域の光がＳｉＯＮ膜１７によって遮蔽されることになる。これにより、すでに光が照射されたＬｏｗ−ｋ膜９へ光が達するのを阻止することができ、より下層に位置するＬｏｗ−ｋ膜９に光が累積的に照射されるのを防止することができる。その結果、Ｌｏｗ−ｋ膜９に光が累積的に照射されることに起因する銅配線１３の断線やＬｏｗ−ｋ膜９の剥がれ等が抑制されて、半導体装置の寿命を延ばすことができる。
【００３９】
ＳｉＣＮ膜１５、ＳｉＣＯ膜２５およびＳｉＯＮ膜１７の積層膜によって、波長２００ｎｍの紫外線の約４０％程度を遮蔽するには、積層膜の厚さは５ｎｍ程度必要になる。一方、積層膜の膜厚が６０ｎｍを越えると、下層の銅配線１３と上層の銅配線２３との間の実効的な誘電率が上がることになる。このことから、ＳｉＣＮ膜１５、ＳｉＣＯ膜２５およびＳｉＯＮ膜１７の積層膜の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００４０】
また、前述したように、そのＳｉＯＮ膜１７等によって、より下層に位置するＬｏｗ−ｋ膜９に形成された銅配線１３のバリア膜１１にランプの光が照射されるのを阻止することができる。これにより、バリア膜１１の疎水性が保持されて、銅配線１３が腐食するのを防止することができる。前述したように、そのバリア膜１１としては、ＴｉＯ2膜の他に、たとえば、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）、ルテニウムナイトライド（ＲｕＮ）、チタン（Ｔｉ）等も適用が可能である。
【００４１】
さらに、上述した半導体装置では、ブロッキング膜としてＳｉＣＯ膜２５が形成されていることで、Ｌｏｗ−ｋ膜に配線を形成するためのレジストパターンと酸塩基反応を起こしてしまうアミンが、そのＳｉＣＯ膜２５に捉えられることになる。これにより、レジストパターン（特に、ヴィアの直上に位置するレジストパターンの部分）とアミンとが反応（ポイゾニング）して、Ｌｏｗ−ｋ膜に配線が良好に形成されなくなるのを阻止することができる。なお、このアミン（Ｎ）は、ＳｉＣＮ膜１５を形成する際に、下地がアンモニアのプラズマの雰囲気に晒されてしまうことに起因すると考えられている。
【００４２】
また、前述したように、ブロッキング膜としてＳｉＣＮ膜１５が形成されていることで、隣接する配線間の電子の流れを阻止して銅配線中の銅が染み出すのを抑制することができる。
【００４３】
実施の形態３
ここでは、ブロッキング膜として、ＳｉＯＮ膜、ＳｉＣＯ膜およびＳｉＣＮ膜の積層膜を備えた他の半導体装置の製造方法について説明する。まず、前述した図１に示す工程と同様の工程を経て、図１８に示すように、Ｌｏｗ−ｋ膜９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜９に照射される。
【００４４】
次に、図１９に示すように、Ｌｏｗ−ｋ膜９に配線溝となる開口部９ａが形成される。次に、その開口部９ａの内壁を覆うように、Ｌｏｗ−ｋ膜９上にＴｉＯ2からなるバリア膜１１（図２０参照）が形成される。次に、開口部９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜９の一部とが除去されて、図２０に示すように、開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。
【００４５】
次に、図２１に示すように、プラズマＣＶＤ法によりＬｏｗ−ｋ膜９上にＳｉＣＮ膜１５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＮ膜１５上にＳｉＣＯ膜２５が形成される。次に、図２２に示すように、プラズマＣＶＤ法により、ＳｉＣＯ膜２５上に誘電率の低いＬｏｗ−ｋ膜２７が形成される。次に、プラズマＣＶＤ法により、Ｌｏｗ−ｋ膜２７上にＳｉＯＮ膜１７が形成される。このＬｏｗ−ｋ膜２７に対しては、特に、紫外線を含む光を照射する必要はない。
【００４６】
次に、プラズマＣＶＤ法により、ＳｉＯＮ膜１７の上に誘電率の低いＬｏｗ−ｋ膜２９が形成される。次に、そのＬｏｗ−ｋ膜２９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜２９に照射される。
【００４７】
次に、Ｌｏｗ−ｋ膜２９の上に、ヴィアをパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜２９等にエッチングが施される。次に、Ｌｏｗ−ｋ膜２９の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、Ｌｏｗ−ｋ膜２９等にエッチングが施される。そして、最後に、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分がエッチバックにより除去される。こうして、図２３に示すように、配線溝およびヴィアを含む開口部２９ａが形成される。
【００４８】
このとき、ＳｉＯＮ膜１７はエッチングストッパとして用いられることによって配線溝が形成される。また、エッチング条件を適切に設定して、配線溝を形成する際のエッチングによって、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を同時に除去し、エッチバックの工程を省略するようにしてもよい。さらに、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を除去する際に、配線溝の底に位置するＳｉＯＮ膜１７の部分も、同時にエッチングにより全て除去するようにしてもよい。この場合、誘電率の比較的高いＳｉＯＮ膜１７が全て除去されることで、配線の実効誘電率を下げることができる。
【００４９】
次に、開口部２９ａの内壁を覆うように、Ｌｏｗ−ｋ膜２９上にＴｉＯ2からなるバリア膜２１（図２４参照）が形成される。次に、開口部２９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、Ｌｏｗ−ｋ膜２９の上面上に位置する銅膜の部分およびバリア膜の部分と、Ｌｏｗ−ｋ膜２９の一部とが除去されて、図２４に示すように、開口部２９ａ内にバリア膜２１および銅配線２３が形成される。こうして、半導体装置における配線構造の主要部分が形成される。
【００５０】
上述した半導体装置では、紫外線を含む光を遮蔽するブロックキング膜としてＳｉＯＮ膜１７が形成されていることで、Ｌｏｗ−ｋ膜２９に光を照射（図２２参照）する際に、ランプから発せられる光のうち、４００〜６００ｎｍの波長域の光もＳｉＯＮ膜１７によって遮蔽されることになる。これにより、すでに光が照射されたＬｏｗ−ｋ膜９へ光が達するのを阻止することができ、より下層に位置するＬｏｗ−ｋ膜９に光が累積的に照射されるのを防止することができる。その結果、Ｌｏｗ−ｋ膜９に光が累積的に照射されることに起因する銅配線１３の断線やＬｏｗ−ｋ膜９の剥がれ等が抑制されて、半導体装置の寿命を延ばすことができる。
【００５１】
また、Ｌｏｗ−ｋ膜２９に開口部２９ａを形成する際に、Ｌｏｗ−ｋ膜２９の下に位置するＳｉＯＮ膜１７がエッチングストッパとしての機能を果たし、開口部２９ａのうち配線溝となる部分に形成される銅配線２３の高さを所望の高さに設定することができる。さらに、ＳｉＣＯ膜２５とＳｉＯＮ膜１７との間に形成されるＬｏｗ−ｋ膜２７には、紫外線を含む光を照射する必要はなく、Ｌｏｗ−ｋ膜２７を弾性率の高い膜として形成することで、半導体装置の全体的な機械的強度を向上させることができる。
【００５２】
具体的には、Ｌｏｗ−ｋ膜２７のヤング率をＬｏｗ−ｋ膜２９のヤング率よりも高くすることが好ましい。この場合には、Ｌｏｗ−ｋ膜２７の誘電率はＬｏｗ−ｋ膜２９の誘電率よりも高くなり、Ｌｏｗ−ｋ膜２７の誘電率は約〜３程度になり、Ｌｏｗ−ｋ膜２９の誘電率は２〜２．７程度になる。
【００５３】
さらに、上述した半導体装置では、ブロッキング膜としてＳｉＣＯ膜２５が形成されていることで、Ｌｏｗ−ｋ膜に配線を形成するためのレジストパターンと酸塩基反応を起こしてしまうアミンが、そのＳｉＣＯ膜２５に捉えられることになる。これにより、レジストパターン（特に、ヴィアの直上に位置するレジストパターンの部分）とアミンとが反応（ポイゾニング）して、Ｌｏｗ−ｋ膜に配線が良好に形成されなくなるのを阻止することができる。なお、このアミン（Ｎ）は、ＳｉＣＮ膜１５を形成する際に、下地がアンモニアのプラズマの雰囲気に晒されてしまうことに起因すると考えられている。
【００５４】
ＳｉＣＮ膜１５およびＳｉＣＯ膜２５の積層膜によって、波長２００ｎｍの紫外線の約４０％程度を遮蔽するには、積層膜の厚さは５ｎｍ程度必要になる。一方、積層膜の膜厚が６０ｎｍを越えると、下層の銅配線１３と上層の銅配線２３との間の実効的な誘電率が上がることになる。このことから、ＳｉＣＮ膜１５およびＳｉＣＯ膜２５の積層膜の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。また、特に、ＳｉＣＯ膜２５を省いてもよく、この場合には、ＳｉＣＮ膜１５の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００５５】
さらに、ＳｉＯＮ膜１７の膜厚は、波長２００ｎｍの紫外線の約４０％程度を遮蔽するためと、銅配線を形成する際の研磨のばらつきを吸収するために、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００５６】
また、前述したように、ＳｉＯＮ膜１７等によって、より下層に位置するＬｏｗ−ｋ膜９に形成された銅配線１３のバリア膜１１にランプの光が照射されるのを阻止することができ、バリア膜１１の疎水性が保持されて、銅配線１３が腐食するのを防止することができる。前述したように、そのバリア膜１１としては、ＴｉＯ2膜の他に、たとえば、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）、ルテニウムナイトライド（ＲｕＮ）、チタン（Ｔｉ）等も適用が可能である。
【００５７】
実施の形態４
ここでは、ブロッキング膜として、ＳｉＯＮ膜、ＳｉＣＯ膜およびＳｉＣＮ膜の積層膜を備えた、さらに他の半導体装置の製造方法について説明する。まず、前述した図１に示す工程と同様の工程を経て、図２５に示すように、Ｌｏｗ−ｋ膜９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜９に照射される。
【００５８】
次に、プラズマＣＶＤ法により、Ｌｏｗ−ｋ膜９上にＳｉＯＮ膜１７（図２６参照）が形成される。次に、そのＳｉＯＮ膜の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、ＳｉＯＮ膜１７およびＬｏｗ−ｋ膜９にエッチングを施すことにより、図２６に示すように、開口部９ａが形成される。
【００５９】
次に、開口部９ａの内壁面を覆うようにＴｉＯ2からなるバリア膜１１（図２７参照）が形成される。次に、開口部９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、ＳｉＯＮ膜１７の上面上に位置する銅膜の部分およびバリア膜の部分と、ＳｉＯＮ膜１７の一部とが除去されて、図２７に示すように、開口部９ａ内にＴｉＯ2からなるバリア膜１１と銅配線１３が形成される。
【００６０】
次に、図２８に示すように、プラズマＣＶＤ法により、ＳｉＯＮ膜１７を覆うようにＳｉＣＮ膜１５が形成される。次に、プラズマＣＶＤ法により、そのＳｉＣＮ膜１５上にＳｉＣＯ膜２５が形成される。次に、図２９に示すように、プラズマＣＶＤ法により、ＳｉＣＯ膜２５の上に誘電率の低いＬｏｗ−ｋ膜１９が形成される。次に、そのＬｏｗ−ｋ膜１９の機械的強度を上げるために、所定のランプ（図示せず）から発せられる紫外線を含む光（矢印参照）がＬｏｗ−ｋ膜１９に照射される。
【００６１】
次に、プラズマＣＶＤ法により、Ｌｏｗ−ｋ膜１９の上にＳｉＯＮ膜３１（図３０参照）が形成される。次に、ＳｉＯＮ膜３１の上に、ヴィアをパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、ＳｉＯＮ膜３１等にエッチングが施される。次に、ＳｉＯＮ膜３１の上に、配線溝をパターニングするための所定のレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、ＳｉＯＮ膜３１等にエッチングが施される。そして、最後に、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分がエッチバックにより除去される。こうして、図３０に示すように、配線溝およびヴィアを含む開口部１９ａが形成される。
【００６２】
また、エッチング条件を適切に設定して、配線溝を形成する際のエッチングによって、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を同時に除去し、エッチバックの工程を省略するようにしてもよい。さらに、エッチバックにより、ヴィアの底に位置するＳｉＣＯ膜２５およびＳｉＣＮ膜１５の部分を除去する際に、Ｌｏｗ−ｋ膜１９上に位置するＳｉＯＮ膜３１の部分も一部除去されることになる。
【００６３】
次に、開口部１９ａの内壁を覆うように、ＳｉＯＮ膜３１の上にＴｉＯ2からなるバリア膜２１（図３１参照）が形成される。次に、開口部１９ａを充填するようにめっき法により銅膜が形成される。次に、化学的機械研磨処理を施すことにより、ＳｉＯＮ膜３１の上面上に位置する銅膜の部分およびバリア膜の部分と、ＳｉＯＮ膜３１の一部とが除去されて、図３１に示すように、開口部１９ａ内にバリア膜２１および銅配線２３が形成される。こうして、半導体装置における配線構造の主要部分が形成される。
【００６４】
上述した半導体装置の製造方法では、紫外線を含む光を遮蔽するブロックキング膜としてＳｉＯＮ膜１７が形成されていることで、Ｌｏｗ−ｋ膜１９に光を照射（図２９参照）する際に、ランプから発せられる光のうち、４００〜６００ｎｍの波長域の光もＳｉＯＮ膜１７によって遮蔽されることになる。これにより、すでに光が照射されたＬｏｗ−ｋ膜９へ光が達するのを阻止することができ、より下層に位置するＬｏｗ−ｋ膜９に光が累積的に照射されるのを防止することができる。その結果、Ｌｏｗ−ｋ膜９に光が累積的に照射されることに起因する銅配線１３の断線やＬｏｗ−ｋ膜９の剥がれ等が抑制されて、半導体装置の寿命を延ばすことができる。
【００６５】
さらに、上述した半導体装置では、ブロッキング膜としてＳｉＣＯ膜２５が形成されていることで、Ｌｏｗ−ｋ膜に配線を形成するためのレジストパターンと酸塩基反応を起こしてしまうアミンが、そのＳｉＣＯ膜２５に捉えられることになる。これにより、レジストパターン（特に、ヴィアの直上に位置するレジストパターンの部分）とアミンとが反応（ポイゾニング）して、Ｌｏｗ−ｋ膜に配線が良好に形成されなくなるのを阻止することができる。なお、前述したように、このアミン（Ｎ）は、ＳｉＣＮ膜１５を形成する際に、下地がアンモニアのプラズマの雰囲気に晒されてしまうことに起因すると考えられている。
【００６６】
また、ＳｉＯＮ膜１７の上面上に位置する銅膜の部分およびバリア膜の部分と、ＳｉＯＮ膜１７の一部とが除去される化学的機械研磨処理では、ＳｉＯＮ膜１７がエッチングストッパとなる。Ｌｏｗ−ｋ膜９は比較的強度が低く、化学的機械研磨処理によってダメージを受けることもあるが、ＳｉＯＮ膜１７が形成されていることで、このダメージを抑制することができる。さらに、ＳｉＯＮ膜３１の上面上に位置する銅膜の部分およびバリア膜の部分と、ＳｉＯＮ膜３１の一部とが除去される化学的機械研磨処理では、ＳｉＯＮ膜３１がエッチングストッパとなる。Ｌｏｗ−ｋ膜１９も比較的強度が低く、化学的機械研磨処理によってダメージを受けることもあるが、ＳｉＯＮ膜３１が形成されていることで、このダメージを抑制することができる。
【００６７】
そのＳｉＯＮ膜１７の膜厚は、波長２００ｎｍの紫外線の約４０％程度を遮蔽するためと、銅配線を形成する際の研磨のばらつきを吸収するために、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００６８】
また、ＳｉＣＮ膜１５およびＳｉＣＯ膜２５の積層膜によって、波長２００ｎｍの紫外線の約４０％程度を遮蔽するには、積層膜の厚さは５ｎｍ程度必要になる。一方、積層膜の膜厚が６０ｎｍを越えると、下層の銅配線１３と上層の銅配線２３との間の実効的な誘電率が上がることになる。このことから、ＳｉＣＮ膜１５およびＳｉＣＯ膜２５の積層膜の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。また、特に、ＳｉＣＯ膜２５を省いてもよく、この場合には、ＳｉＣＮ膜１５の膜厚は、約５ｎｍ以上で約６０ｎｍ以下であることが好ましい。
【００６９】
バリア膜１１としては、ＴｉＯ2膜を例に挙げて説明したが、この他に、たとえば、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、ルテニウム（Ｒｕ）、ルテニウムナイトライド（ＲｕＮ）、チタン（Ｔｉ）等も適用が可能である。
【００７０】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７１】
本発明は、Ｌｏｗ−ｋ膜と銅配線を適用した半導体装置の製造方法に有効に利用される。
【符号の説明】
【００７２】
１ 半導体基板、３ ゲート電極部、５ 層間絶縁膜、５ａ 開口部、７ プラグ、９ Ｌｏｗ−ｋ膜、９ａ 開口部、１１ バリア膜、１３ 銅配線、１５ ＳｉＣＮ膜、１７ ＳｉＯＮ膜、１９ Ｌｏｗ−ｋ膜、１９ａ 開口部、２１ バリア膜、２３ 銅配線、２５ ＳｉＣＯ膜、２７ Ｌｏｗ−ｋ膜、２９ Ｌｏｗ−ｋ膜、２９ａ 開口部、３１ ＳｉＯＮ膜。
【特許請求の範囲】
【請求項１】
半導体基板の主表面上に、所定の誘電率を有する第１誘電体膜を形成する工程と、
前記第１誘電体膜に、紫外線を含む所定の波長域の光を照射する工程と、
前記第１誘電体膜に第１溝を形成し、前記第１溝に第１銅配線を形成する工程と、
前記第１銅配線を覆うように、前記第１誘電体膜上に拡散防止膜を形成する工程と、
前記拡散防止膜上に、所定の誘電率を有する第２誘電体膜を形成する工程と、
前記第２誘電体膜に、所定の波長域の前記光を照射する工程と
を有し、
前記第１誘電体膜を形成する工程と前記第２誘電体膜を形成する工程との間に、シリコン酸窒化（ＳｉＯＮ）膜を形成する工程を備えた、半導体装置の製造方法。
【請求項２】
前記拡散防止膜は、シリコン炭化（ＳｉＣ）膜、シリコン窒化炭化（ＳｉＣＮ）膜およびシリコン窒化（ＳｉＮ）膜からなる群から選ばれるいずれかの膜である、請求項１記載の半導体装置の製造方法。
【請求項３】
前記光の波長域は２００〜６００ｎｍである、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記シリコン酸窒化（ＳｉＯＮ）膜は前記拡散防止膜上に形成され、
前記第２誘電体膜は前記シリコン酸窒化（ＳｉＯＮ）膜上に形成される、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記拡散防止膜を形成する工程と前記第２誘電体膜を形成する工程との間に、前記拡散防止膜の上に、所定の誘電率を有するとともに、前記第２誘電体膜のヤング率よりも高いヤング率を有する第３誘電体膜を形成する工程を備え、
前記シリコン酸窒化（ＳｉＯＮ）膜は前記第３誘電体膜上に形成され、
前記第２誘電体膜に所定の波長域の前記光を照射した後に、
前記シリコン酸窒化（ＳｉＯＮ）膜、前記第３誘電体膜を貫通して前記拡散防止膜を露出するヴィアを形成する工程と、
前記シリコン酸窒化（ＳｉＯＮ）膜をエッチングストッパ膜として、前記第２誘電体膜に前記ヴィアに連通する配線溝を形成する工程と、
前記ヴィアの底に位置する前記拡散防止膜の部分を除去して前記第１銅配線を露出する工程と、
前記ヴィアおよび前記配線溝に銅膜を埋め込むことにより第２銅配線を形成する工程と
を備えた、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記シリコン酸窒化（ＳｉＯＮ）膜は前記第１誘電体膜上に形成され、
前記第１溝は、前記シリコン酸窒化（ＳｉＯＮ）膜を貫通する態様で形成される、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第１銅配線を形成する工程は、
前記第１溝内に酸化チタン（ＴｉＯ2）からなるバリア金属膜を形成する工程と、
前記バリア金属膜上に銅膜を形成する工程と
を含む、請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記配線溝を形成する工程と、前記第１銅配線を露出する工程とは同時に行われる、請求項５記載の半導体装置の製造方法。
【請求項１】
半導体基板の主表面上に、所定の誘電率を有する第１誘電体膜を形成する工程と、
前記第１誘電体膜に、紫外線を含む所定の波長域の光を照射する工程と、
前記第１誘電体膜に第１溝を形成し、前記第１溝に第１銅配線を形成する工程と、
前記第１銅配線を覆うように、前記第１誘電体膜上に拡散防止膜を形成する工程と、
前記拡散防止膜上に、所定の誘電率を有する第２誘電体膜を形成する工程と、
前記第２誘電体膜に、所定の波長域の前記光を照射する工程と
を有し、
前記第１誘電体膜を形成する工程と前記第２誘電体膜を形成する工程との間に、シリコン酸窒化（ＳｉＯＮ）膜を形成する工程を備えた、半導体装置の製造方法。
【請求項２】
前記拡散防止膜は、シリコン炭化（ＳｉＣ）膜、シリコン窒化炭化（ＳｉＣＮ）膜およびシリコン窒化（ＳｉＮ）膜からなる群から選ばれるいずれかの膜である、請求項１記載の半導体装置の製造方法。
【請求項３】
前記光の波長域は２００〜６００ｎｍである、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記シリコン酸窒化（ＳｉＯＮ）膜は前記拡散防止膜上に形成され、
前記第２誘電体膜は前記シリコン酸窒化（ＳｉＯＮ）膜上に形成される、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記拡散防止膜を形成する工程と前記第２誘電体膜を形成する工程との間に、前記拡散防止膜の上に、所定の誘電率を有するとともに、前記第２誘電体膜のヤング率よりも高いヤング率を有する第３誘電体膜を形成する工程を備え、
前記シリコン酸窒化（ＳｉＯＮ）膜は前記第３誘電体膜上に形成され、
前記第２誘電体膜に所定の波長域の前記光を照射した後に、
前記シリコン酸窒化（ＳｉＯＮ）膜、前記第３誘電体膜を貫通して前記拡散防止膜を露出するヴィアを形成する工程と、
前記シリコン酸窒化（ＳｉＯＮ）膜をエッチングストッパ膜として、前記第２誘電体膜に前記ヴィアに連通する配線溝を形成する工程と、
前記ヴィアの底に位置する前記拡散防止膜の部分を除去して前記第１銅配線を露出する工程と、
前記ヴィアおよび前記配線溝に銅膜を埋め込むことにより第２銅配線を形成する工程と
を備えた、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記シリコン酸窒化（ＳｉＯＮ）膜は前記第１誘電体膜上に形成され、
前記第１溝は、前記シリコン酸窒化（ＳｉＯＮ）膜を貫通する態様で形成される、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第１銅配線を形成する工程は、
前記第１溝内に酸化チタン（ＴｉＯ2）からなるバリア金属膜を形成する工程と、
前記バリア金属膜上に銅膜を形成する工程と
を含む、請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記配線溝を形成する工程と、前記第１銅配線を露出する工程とは同時に行われる、請求項５記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【公開番号】特開２０１１−４０４６５（Ｐ２０１１−４０４６５Ａ）
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願番号】特願２００９−１８４４１０（Ｐ２００９−１８４４１０）
【出願日】平成２１年８月７日（２００９．８．７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願日】平成２１年８月７日（２００９．８．７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]