半導体装置の製造方法及び半導体装置
【課題】 電子回路領域の露光と、耐湿リング領域の露光とを、解像度の高い露光装置を用いて別々に行うと、露光装置の占有時間が長くなってしまう。
【解決手段】 半導体基板の上に絶縁膜を形成する。絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する。第１のレジストパターンをエッチングマスクとして、第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、絶縁膜をエッチングすることによって、開口に対応する第１の溝を形成する。レジストパターンを除去した後、絶縁膜及び堆積物の上に導電部材を堆積させるとともに、第１の溝内を導電部材で埋め込む。堆積物が露出するまで、導電部材を研磨する。
【解決手段】 半導体基板の上に絶縁膜を形成する。絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する。第１のレジストパターンをエッチングマスクとして、第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、絶縁膜をエッチングすることによって、開口に対応する第１の溝を形成する。レジストパターンを除去した後、絶縁膜及び堆積物の上に導電部材を堆積させるとともに、第１の溝内を導電部材で埋め込む。堆積物が露出するまで、導電部材を研磨する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜内に導電部材が埋め込まれた構造を有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体ウエハのスクライブライン領域と、電子回路形成領域との間に、耐湿リングが配置される。耐湿リングは、半導体ウエハを複数の半導体チップに分離した後に、端面から半導体装置内部への水分の侵入を防止する目的で形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２７０７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体プロセスの微細化が進むに従い、電子回路領域に形成されたパターンと、耐湿リングのパターンとの線幅の差が大きくなっている。電子回路領域に形成される微細なパターンと、耐湿リングのように連続した長いパターンとを、同一の露光条件で形成することは困難である。
【０００５】
また、半導体ウエハの分離時に、端部からチップ内部へのクラックの侵入を抑制するために、平面視において、耐湿リングを二重構造にすることが好ましい。耐湿リングを二重構造にするためには、一重構造の耐湿リングの形成に比べて、解像度の高い露光装置が必要になる。電子回路領域の露光と、耐湿リング領域の露光とを、解像度の高い露光装置を用いて別々に行うと、露光装置の占有時間が長くなってしまう。
【課題を解決するための手段】
【０００６】
本発明の一観点によると、
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをエッチングマスクとして、前記第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、前記絶縁膜をエッチングすることによって、該開口に対応する第１の溝を形成する工程と、
前記レジストパターンを除去した後、前記絶縁膜及び前記堆積物の上に導電部材を堆積させるとともに、前記第１の溝内を該導電部材で埋め込む工程と、
前記堆積物が露出するまで、前記導電部材を研磨する工程と
を有する半導体装置の製造方法が提供される。
【０００７】
本発明の他の観点によると、
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成され、一方向に長い平面パターン部を含む第１の溝と、
前記第１の溝の前記一方向に長い平面パターン部の幅方向の中央部に、該第１の溝の長さ方向に沿って形成され、前記絶縁膜とは異なる絶縁材料で形成された分離構造物と、
前記第１の溝内の、前記分離構造物の両側に埋め込まれた第１の導電部材と
を有する半導体装置が提供される。
【発明の効果】
【０００８】
第１の溝内の導電部材が、堆積物によって幅方向に分離される。分離された導電部材の各々の幅は、第１の開口の幅よりも狭い。このため、導電部材の目標とする幅に比べて、解像度の低い露光装置を用いることが可能である。
【図面の簡単な説明】
【０００９】
【図１−１】（１Ａ）は、実施例による半導体装置の平面レイアウトを示す図であり、（１Ｂ）は、（１Ａ）の一点鎖線１Ｂ−１Ｂにおける断面図である。
【図１−２】（１Ｃ）は、図１Ｂの一点鎖線１Ｃ−１Ｃにおける平断面図である。
【図２−１】（２Ａ）〜（２Ｃ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−２】（２Ｄ）〜（２Ｅ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−３】（２Ｆ）〜（２Ｇ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−４】（２Ｈ）〜（２Ｉ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−５】（２Ｊ）〜（２Ｋ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−６】（２Ｌ）〜（２Ｍ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−７】（２Ｎ）〜（２Ｏ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図３】実施例で用いるエッチング装置の断面図である。
【図４】実際に製造した配線構造に形成された堆積物の電子顕微鏡写真である。
【発明を実施するための形態】
【００１０】
図１Ａに、実施例による半導体装置の平面レイアウトを示す。半導体チップ１０の外周線よりやや内側に、外周線に沿って耐湿リング領域１１が画定されている。耐湿リング領域１１の内側に、電子回路が形成される回路形成領域１２が画定されている。
【００１１】
図１Ｂに、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図を示す。半導体基板２０の上に、素子分離絶縁膜２１が形成されている。素子分離絶縁膜２１は、回路形成領域１２（図１Ａ）内に活性領域を画定する。素子分離絶縁膜２１の上に、カバー膜２２及び１層目の層間絶縁膜２３が形成されている。カバー膜２２には、例えば窒化シリコンが用いられ、層間絶縁膜２３には、例えば酸化シリコンが用いられる。
【００１２】
層間絶縁膜２３及びカバー膜２２に、その上面から素子分離絶縁膜２１まで達する２本の溝２５が形成され、その溝２５内がビア層耐湿リング３０で埋め込まれている。ビア層耐湿リング３０は、図１Ａに示した耐湿リング領域１１内に配置され、回路形成領域１２を二重に取り囲んでいる。ビア層耐湿リング３０は、溝２５の側面及び底面を覆うバリアメタル膜と、溝内に充填されたタングステン部材とを含む。バリアメタル膜は、例えばＴｉ膜とＴｉＮ膜との２層を含む。
【００１３】
層間絶縁膜２３の上に、エッチング停止膜４０及び２層目の層間絶縁膜４１が形成されている。エッチング停止膜４０には、例えばＳｉＣが用いられ、層間絶縁膜４１には、例えば酸化シリコン、ＳｉＯＣ、ポーラスシリカ等が用いられる。層間絶縁膜４１の上面から、その下の層間絶縁膜２３の上面まで達する溝４２が形成されている。溝４２は、耐湿リング領域１１内に配置され、回路形成領域１２を取り囲む。溝４２は、正方形または長方形の半導体チップ１０の４本の辺の各々に対応した一方向に長い直線状の平面パターン部を含む。平面視において、溝４２は、２本のビア層耐湿リング３０を内包する。
【００１４】
溝４２の幅方向に関して、溝４２の底面のほぼ中央に、エッチング停止膜４０が残っている。溝４２の底面に残ったエッチング停止膜４０の上に、分離構造物４５が形成されている。分離構造物４５は、溝４２の長さ方向に延在し、平面視において、２本のビア層耐湿リング３０の間に配置されている。分離構造物４５は、層間絶縁膜４１をエッチングする際に堆積したものであり、層間絶縁膜４１とは異なる絶縁材料、例えばＳｉとＦとを含む絶縁材料で形成されている。
【００１５】
溝４２内の、分離構造物４５の両側に、配線層耐湿リング４３が充填されている。配線層耐湿リング４３は、溝４２の内面及び分離構造物４５の側面を覆うバリアメタル膜と、溝４２内を埋め尽くす導電部材とを含む。バリアメタル膜は、例えばＴｉ膜とＴｉＮ膜との２層を含む。導電部材には、例えば銅が用いられる。
【００１６】
図１Ｃに、図１Ｂの一点鎖線１Ｃ−１Ｃにおける平断面図を示す。図１Ｃの一点鎖線１Ｂ−１Ｂにおける断面が、図１Ｂに相当する。半導体基板の外周に沿って、二重の配線層耐湿リング４３が配置されている。配線層耐湿リング４３を構成する２本のリングの間に、分離構造物４５が配置されている。
【００１７】
図１Ｂに戻って説明を続ける。層間絶縁膜４１の上に、エッチング停止膜５０及び３層目の層間絶縁膜５１が形成されている。層間絶縁膜５１の上面から、その下の層間絶縁膜４１の上面まで達する溝５２が形成されている。溝５２は、その下の層間絶縁膜４１に形成された溝４２とほぼ重なるように配置される。
【００１８】
溝５２の幅方向に関して、溝５２の底面のほぼ中央に、エッチング停止膜５０が残っている。溝５２の底面に残ったエッチング停止膜５０の上に、分離構造物５５が形成されている。分離構造物５５は、その下の分離構造物４５とほぼ重なる平面形状を有する。分離構造物５５は、層間絶縁膜５１をエッチングする際に堆積したものであり、層間絶縁膜５１とは異なる絶縁材料、例えばＳｉとＦとを含む絶縁材料で形成されている。
【００１９】
溝５２内の、分離構造物５５の両側に、デュアルダマシン層耐湿リング５３が充填されている。デュアルダマシン層耐湿リング５３は、溝５２の内面及び分離構造物５５の側面を覆うバリアメタル膜と、溝４５内を埋め尽くす導電部材とを含む。バリアメタル膜は、例えばＴｉ膜とＴｉＮ膜との２層を含む。導電部材には、例えば銅が用いられる。
【００２０】
層間絶縁膜５１の上に、複数の配線層が形成されている。各配線層は、エッチング停止膜５０及び層間絶縁膜５１が配置された層と同様の構成を有する。これら複数の配線層にも、デュアルダマシン層耐湿リング５３と同じ構造の耐湿リングが形成されている。
【００２１】
複数の配線層の上に、エッチング停止膜６０及び最上層の層間絶縁膜６１が形成されている。層間絶縁膜６１の上面から、エッチング停止膜６０の底面まで達する２本の溝６２が形成されている。２本の溝６２は、１層目の２本の溝２５とほぼ重なるように配置される。溝６２内が、ビア層耐湿リング６５で埋め込まれている。ビア層耐湿リング６５は、溝６２の内面を覆うバリアメタル膜と、溝６２内を埋め尽くす導電部材を含む。バリアメタル膜は、例えばＴｉ膜とＴｉＮ膜との２層を含む。導電部材には、銅が用いられる。
【００２２】
層間絶縁膜６１の上に、パッド層耐湿リング７０が形成されている。パッド層耐湿リング７０は、例えばＴｉ膜、ＴｉＮ膜、Ａｌ膜、Ｔｉ膜、及びＴｉＮ膜がこの順番に積層された積層構造を有する。パッド層耐湿リング７０は、耐湿リング領域１１（図１Ａ）に沿って配置され、回路形成領域１２を取り囲んでいる。パッド層耐湿リング７０及び層間絶縁膜６１の上に、保護膜７１が形成されている。
【００２３】
図２Ａ〜図２Ｏを参照して、実施例による半導体装置の製造方法について説明する。図２Ａ〜図２Ｏにおいては、各々の図の左側に耐湿リング領域１１の断面図を示し、右側に、回路形成領域１２の断面図を示す。
【００２４】
図２Ａに示すように、半導体基板２０の表層部に、素子分離絶縁膜２１を形成する。素子分離絶縁膜２１は、回路形成領域１２内に複数の活性領域を画定する。素子分離絶縁膜２１の形成には、例えばシャロートレンチアイソレーション（ＳＴＩ）法が適用される。活性領域内に、ＭＯＳトランジスタ２４を形成する。
【００２５】
ＭＯＳトランジスタ２４を覆うように、半導体基板２０の上に、カバー膜２２を形成する。カバー膜２２には、例えば窒化シリコンが用いられる。カバー膜２２の上に、１層目の層間絶縁膜２３を形成する。層間絶縁膜２３には、例えば酸化シリコンが用いられる。層間絶縁膜２３を形成した後、その表面の平坦化を行う。
【００２６】
層間絶縁膜２３の表面を平坦化した後、その上面からカバー膜２２の底面まで達する複数のビアホール２６及び２本の溝２５を形成する。ビアホール２６は、例えばＭＯＳトランジスタ２４のソース及びドレインに対応する位置に配置される。２本の溝２５の各々は、図１Ａに示した耐湿リング１１に沿い、回路形成領域１２を二重に取り囲む。
【００２７】
ビアホール２６及び溝２５内に、それぞれ導電プラグ３２及びビア層耐湿リング３０を充填する。導電プラグ３２は、ビアホール２６の内面を覆うバリアメタル膜と、ビアホール２６内を埋め尽くすタングステン部材とを含む。ビア層耐湿リング３０は、溝２５の内面を覆うバリアメタル膜と、溝２５内を埋め尽くすタングステン部材とを含む。
【００２８】
図２Ｂに示すように、層間絶縁膜２３の上に、エッチング停止膜４０を形成する。エッチング停止膜４０には、例えばＳｉＣが用いられる。エッチング停止膜４０の上に、２層目の層間絶縁膜４１を形成する。層間絶縁膜４１には、例えば酸化シリコンが用いられる。
【００２９】
層間絶縁膜４１の上に、レジスト膜９０を形成する。レジスト膜９０を露光及び現像することにより、開口９０Ａを形成する。開口９０Ａは、回路形成領域１２内に形成される配線のパターンに対応する。レジスト膜９０の露光には、例えば波長１９３ｎｍのＡｒＦエキシマレーザ露光装置が用いられる。耐湿リング領域１１は、全面がレジスト膜９０で覆われている。
【００３０】
図２Ｃに示すように、レジスト膜９０をエッチングマスクとして、層間絶縁膜４１をエッチングすることにより、配線溝（凹部）４１Ａを形成する。層間絶縁膜４１のエッチングには、ドライエッチングが適用され、エッチングガスとして、例えばＣ４Ｆ６、Ａｒ、及びＯ２の混合ガスが用いられる。さらに、配線溝４１Ａの底面に露出したエッチング停止膜４０を除去する。これにより、配線溝４１Ａの底面に、導電プラグ３２の上面が露出する。配線溝４１Ａを形成した後、レジスト膜９０を除去する。
【００３１】
図３に、エッチング装置の断面図を示す。上方に開口部を有するチャンバ１００内に、ステージ１０１が装填されている。ステージ１０１の上面に静電チャック１０２が取り付けられている。真空チャック１０２の外側に、真空チャック１０２を取り囲むように、石英のシャドーリング１０３が配置されている。静電チャック１０２の外周近傍の上面、及びシャドーリング１０３の内周側の上面に、シリコンリング１０４が配置されている。静電チャック１０２の上に、処理対象の半導体ウエハ１２０が載置される。
【００３２】
チャンバ１００の上方の開口部が、アナダイズド電極１１０で塞がれる。チャンバ１００とアナダイズド電極１１０との間の隙間は、Ｏリングで気密性が保たれる。アナダイズド電極１１０の上に、蓋１１１が配置される。蓋１１１のほぼ中央に、厚さ方向に貫通する貫通孔が形成されている。蓋１１１に形成された貫通孔に、ガスライン１１５が連結されている。蓋１１１とアナダイズド電極１１０との間に、間隙が確保されている。この間隙は、両者の間に配置されたＯリングにより気密性が確保されている。
【００３３】
ガスライン１１５から、蓋１１１に形成された貫通孔を通して、蓋１１１とアナダイズド電極１１０との間の間隙内に、エッチングガスが供給される。このエッチングガスは、アナダイズド電極１１０に取り付けられたガスインジェクタ１１２から、チャンバ１００内に供給される。チャンバ１００内に供給されたエッチングガス、及び反応生成物が、排気口１０８から排気される。
【００３４】
チャンバ１００の側方に、チャンバ１００を取り囲むようにコイル１１８が配置されている。コイル１１８に磁場発生用の電流を流すことにより、チャンバ１００内に、プラズマ１１９を発生させることができる。高周波電源１０７が、キャパシタを介して、ステージ１０１に高周波バイアスを印加する。
【００３５】
層間絶縁膜４１のエッチング条件は、例えば下記の通りである。
・圧力 ３０Ｐａ
・プラズマ発生用高周波電力 ３０００Ｗ
・磁場電流 ２Ａ
・Ｃ４Ｆ６流量 ３０ｓｃｃｍ
・Ａｒ流量 ４００ｓｃｃｍ
・Ｏ２流量 ２０ｓｃｃｍ
図２Ｄに示すように、レジスト膜９０（図２Ｃ）を除去した後、層間絶縁膜４１の上に、他のレジスト膜９１を形成する。レジスト膜９１を露光及び現像することにより、開口９１Ａを形成する。開口９１Ａは、耐湿リング領域１１内に配置され、回路形成領域１２を取り囲む平面形状を有する。レジスト膜９１の露光には、図２Ｂに示したレジスト膜９０の露光に用いた露光装置よりも解像度の低いもの、例えばｉ線露光装置が用いられる。回路形成領域１２は、全面がレジスト膜９１で覆われている。
【００３６】
図２Ｅに示すように、レジスト膜９１をエッチングマスクとして、層間絶縁膜４１をエッチングすることにより、溝４２を形成する。層間絶縁膜４１のエッチングには、図３に示したエッチング装置が用いられる。エッチング条件は、例えば下記の通りである。
・圧力 ２．７〜２０Ｐａ（２０〜１５０ｍＴｏｒｒ）
・プラズマ発生用高周波電力 １５００〜４５００Ｗ
・磁場電流 ２Ａ
・Ｃ４Ｆ６流量 ４０〜３００ｓｃｃｍ
・Ａｒ流量 ５００〜１５００ｓｃｃｍ
・Ｏ２流量 ５０〜２５０ｓｃｃｍ
上述の条件でエッチングを行うと、溝４２の底面の、幅方向のほぼ中央に、堆積物４５が堆積する。堆積物４５は、ＳｉとＦとを含む。
【００３７】
堆積物４５が堆積する条件は、用いるエッチング装置によって異なるであろう。種々のエッチング条件でエッチングを行ったところ、Ｃ４Ｆ６の流量を増やすと、堆積物４５が堆積しやすいことがわかった。Ｃ４Ｆ６の流量を変えてエッチングを行うことにより、堆積物４５が形成されるエッチング条件を見出すことができる。一例として、溝４２を形成するときのＣ４Ｆ６の流量は、配線溝４１Ａを形成するときのＣ４Ｆ６の流量よりも多い。
【００３８】
図４に、堆積物が形成された凹部の電子顕微鏡写真を示す。図４の暗い領域は層間絶縁膜であり、明るい領域は、Ｃｕ部材である。図４の下側１／４の領域に、右端から左に向かって延びるＣｕ配線が観察される。このＣｕ配線の左端の上に、Ｃｕの埋込部材が観察される。Ｃｕの埋込部材と下層のＣｕ配線との界面から上方に向かって、二等辺三角形状のやや暗い領域が観察される。この領域が、凹部形成時に堆積した堆積物である。
【００３９】
図２Ｅに戻って説明を続ける。層間絶縁膜４１をエッチングした後、溝４２の底面に現れたエッチング停止膜４０を除去する。エッチング停止膜４０のエッチングは、例えば、下記の条件で行われる。
・圧力 １５Ｐａ
・プラズマ発生用高周波電力 ２００Ｗ
・磁場電流 ２Ａ
・ＣＨＦ３流量 ２０ｓｃｃｍ
・Ｎ２流量 ５０ｓｃｃｍ
・Ｏ２流量 １０ｓｃｃｍ
エッチング停止膜４０を除去することにより、溝４２の底面に、ビア層耐湿リング３０の上面が露出する。ビア層耐湿リング３０の上面を露出させた後、レジスト膜９１を除去する。
【００４０】
図２Ｆに示すように、配線溝４１Ａの内面、溝４２の内面、堆積物４５の表面、及び層間絶縁膜４１の上面を、バリアメタル膜４３Ａで覆う。バリアメタル膜４３Ａは、例えばＴｉ膜とＴｉＮ膜との２層を含む。バリアメタル膜４３Ａの上に、Ｃｕ等の導電膜４３Ｂを堆積させる。導電膜４３Ｂは、配線溝４１Ａ及び溝４２内を埋め尽くす。バリアメタル膜４３Ａの形成には、例えばスパッタリングまたは化学気相成長（ＣＶＤ）が適用される。導電膜４３Ｂの堆積には、例えば電解めっきが適用される。
【００４１】
図２Ｇに示すように、層間絶縁膜４１が露出するまで、導電膜４３Ｂ及びバリアメタル膜４３Ａに化学機械研磨（ＣＭＰ）を施す。この時点で、堆積物４５はまだ露出していない。
【００４２】
図２Ｈに示すように、堆積物４５の上端が露出するまで、層間絶縁膜４１、導電膜４３Ｂ、及びバリアメタル膜４３Ａに、さらにＣＭＰを施す。溝４２内に、バリアメタル膜４３Ａ及び導電膜４３Ｂを含む配線層耐湿リング４３が残る。配線溝４１Ａ内には、バリアメタル膜４３Ａ及び導電膜４３Ｂを含む配線４３Ｗが残る。溝４２内の配線層耐湿リング４３は、堆積物４５により幅方向に分離される。本明細書において、堆積物４５を、分離構造物４５という場合がある。
【００４３】
図２Ｉに示すように、層間絶縁膜４１の上に、エッチング停止膜５０を形成する。エッチング停止膜５０には、例えばＳｉＣが用いられる。エッチング停止膜５０の上に、層間絶縁膜５１を形成する。層間絶縁膜５１には、例えば酸化シリコン、または酸化シリコンよりも誘電率の低い所謂Ｌｏｗ−ｋ材料等が用いられる。
【００４４】
回路形成領域１２内の層間絶縁膜５１に、配線溝５１Ｂ及びビアホール５１Ａを形成する。配線溝５１Ｂは、層間絶縁膜５１の上層部分に形成され、ビアホール５１Ａは、配線溝５１Ｂの底面よりも下層の部分に形成される。配線溝５１Ｂ及びビアホール５１Ａの形成には、例えばデュアルダマシン法による凹部の形成方法が適用される。ビアホール５１Ａの底面に露出したエッチング停止膜５０を除去する。
【００４５】
図２Ｊに示すように、層間絶縁膜５１の上にレジスト膜９２を形成する。レジスト膜９２は、ビアホール５１Ａ及び配線溝５１Ｂ内に充填される。耐湿リング領域１１内のレジスト膜９２に、開口９２Ａを形成する。開口９２Ａは、層間絶縁膜４１に形成された溝４２にほぼ重なる。開口９２Ａを形成するときの露光装置は、回路形成領域１２内のビアホール５１Ａ及び配線溝５１Ｂを形成するときの露光装置よりも、解像度の低いものを用いる。
【００４６】
図２Ｋに示すように、レジスト膜９２をエッチングマスクとして層間絶縁膜５１をエッチングすることにより、溝５２を形成する。このとき、溝５２の底面の、幅方向の中央部に、堆積物５５が堆積する条件でエッチングを行う。エッチング条件として、例えば図２Ｅに示した溝４２を形成するときのエッチング条件を適用することができる。溝５２の底面のうち、堆積物５５が形成されない領域に、エッチング停止膜５０が露出する。
【００４７】
図２Ｌに示すように、溝５２の底面に露出しているエッチング停止膜５０を除去する。これにより、溝５２の底面に、配線層耐湿リング４３が露出する。
【００４８】
図２Ｍに示すように、ビアホール５１Ａ、配線溝５１Ｂ、及び溝５２の内面、堆積物５５の表面、及び層間絶縁膜５１の上面を、バリアメタル膜５３Ａで覆う。バリアメタル膜５３Ａの上に、Ｃｕからなる導電膜５３Ｂを堆積させる。導電膜５３Ｂは、ビアホール５１Ａ、配線溝５１Ｂ、及び溝５２内を埋め尽くす。バリアメタル膜５３Ａ及び導電膜５３Ｂは、それぞれ図２Ｆに示したバリアメタル膜４３Ａ及び導電膜４３Ｂと同じ方法で形成される。
【００４９】
図２Ｎに示すように、層間絶縁膜５１が露出するまで、導電膜５３Ｂ及びバリアメタル膜５３ＡにＣＭＰを施す。この時点では、堆積物５５は露出していない。
【００５０】
図２Ｏに示すように、堆積物５５が露出するまで、さらにＣＭＰを進める。溝５２内に、バリアメタル膜５３Ａと導電膜５３Ｂとを含むデュアルダマシン層耐湿リング５３が残る。デュアルダマシン層耐湿リング５３は、堆積物５５により、幅方向に２つに分離されている。ビアホール５１Ａ及び配線溝５１Ｂ内に、バリアメタル膜５３Ａ及び導電膜５３Ｂを含むデュアルダマシン構造の配線５３Ｗが残る。
【００５１】
回路形成領域１２内に形成された配線溝５１Ｂとビアホール５１Ａとからなる凹部は、厚さ方向の途中に段差を有する。これに対し、耐湿リング領域１１内に形成された凹部５２は、その上面から底面まで段差を持たない。
【００５２】
同様の工程（図２Ｉ〜図２Ｏ）を繰り返すことにより、図１Ｂに示した層間絶縁膜５１よりも上の多層配線層を形成する。
【００５３】
上記実施例では、図２Ｅ及び図２Ｋに示したように、層間絶縁膜４１、５１のエッチング時に、溝４２、５２内に、それぞれ堆積物４２、５２が形成される。これにより、図２Ｈ及び図２Ｏに示したように、配線層耐湿リング４３及びデュアルダマシン層耐湿リング５３を２重構造にすることができる。２重構造の耐湿リングを構成している各リングの幅は、１回の露光で解像されるパターン９１Ａ（図２Ｄ）、９２Ａ（図２Ｊ）よりも細い。従って各リングの幅を、露光装置の解像限界よりも細くすることができる。言い換えると、耐湿リングの形成に、解像度の低い露光装置を適用することが可能になる。
【００５４】
回路形成領域１２内の微細なパターンの形成に、例えば、相対的に解像度の高いＡｒＦエキシマレーザ露光装置等を用いる場合に、耐湿リングの形成には、解像度が相対的に低いｉ線露光装置等を用いることができる。これにより、耐湿リング形成時の露光と、回路形成領域１２内の微細パターン形成時の露光とを別々に行うことにより生じる製造コストの上昇を抑制することができる。
【００５５】
上記実施例による耐湿リングの形成は、図２Ｂ〜図２Ｈに示したシングルダマシン法によって配線を形成する層４１、及び図２Ｉ〜図２Ｏに示したデュアルダマシン法によって配線を形成する層５１のいずれにも適用することができる。
【００５６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５７】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
【００５８】
（付記１）
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをエッチングマスクとして、前記第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、前記絶縁膜をエッチングすることによって、該開口に対応する第１の溝を形成する工程と、
前記レジストパターンを除去した後、前記絶縁膜及び前記堆積物の上に導電部材を堆積させるとともに、前記第１の溝内を該導電部材で埋め込む工程と、
前記堆積物が露出するまで、前記導電部材を研磨する工程と
を有する半導体装置の製造方法。
【００５９】
（付記２）
前記半導体基板の表面に、電子回路が形成された電子回路形成領域と、該電子回路形成領域を取り囲む耐湿リング領域とが画定されており、
前記第１の開口は、前記耐湿リング領域に配置されており、
前記第１の溝内に充填された前記導電部材が、耐湿リングとなる付記１に記載の半導体装置の製造方法。
【００６０】
（付記３）
前記導電部材を堆積させる前に、さらに、
前記絶縁膜の上に、前記電気回路形成領域内に開口を有する第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをエッチングマスクとして、前記絶縁膜をエッチングすることにより、凹部を形成する工程と、
前記第２のレジストパターンを除去する工程と
を含み、
前記第２のレジストパターンを形成する工程が、第１の露光装置を用いて第２のレジスト膜を露光する工程を含み、
前記第１のレジストパターンを形成する工程が、前記第１の露光装置よりも解像度の低い第２の露光装置を用いて第１のレジスト膜を露光する工程を含み、
前記導電部材を堆積させる工程において、前記凹部内も前記導電部材で埋め込む付記２に記載の半導体装置の製造方法。
【００６１】
（付記４）
前記第１の溝を形成する工程において、Ｃ４Ｆ６及びＯ２を含むガスを用いて前記絶縁膜をドライエッチングする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００６２】
（付記５）
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成され、一方向に長い平面パターン部を含む第１の溝と、
前記第１の溝の前記一方向に長い平面パターン部の幅方向の中央部に、該第１の溝の長さ方向に沿って形成され、前記絶縁膜とは異なる絶縁材料で形成された分離構造物と、
前記第１の溝内の、前記分離構造物の両側に埋め込まれた第１の導電部材と
を有する半導体装置。
【００６３】
（付記６）
前記半導体基板の表面に、トランジスタを含む電子回路が形成されており、前記第１の溝は、前記電子回路が形成された電子回路形成領域を取り囲む平面パターンを有する付記５に記載の半導体装置。
【００６４】
（付記７）
前記絶縁膜の、前記電子回路形成領域内に凹部が形成されており、
前記凹部内は、前記第１の導電部材と同じ導電材料からなる第２の導電部材で埋め込まれている付記６に記載の半導体装置。
【００６５】
（付記８）
前記凹部は、前記絶縁膜の上層部分に形成された配線溝と、該配線溝よりも下層の部分に形成されたビアホールとを含み、前記第２の導電部材は、前記配線溝と前記ビアホール内とが同一の成膜工程で形成されたデュアルダマシン構造を有し、
前記第１の溝は、前記絶縁膜の上面から底面まで段差を持たない形状を有している付記７に記載の半導体装置。
【００６６】
（付記９）
前記分離構造物は、Ｓｉ及びＦを含む付記５乃至８のいずれか１項に記載の半導体装置。
【符号の説明】
【００６７】
２０ 半導体基板
２１ 素子分離絶縁膜
２２ カバー膜
２３ 層間絶縁膜
２４ ＭＯＳトランジスタ
２５ 溝
２６ ビアホール
３０ ビア層耐湿リング
３２ 導電プラグ
４０ エッチング停止膜
４１ 層間絶縁膜
４１Ａ 配線溝（凹部）
４２ 溝
４３ 配線層耐湿リング
４３Ａ バリアメタル膜
４３Ｂ 導電部材
４３Ｗ 配線
４５ 分離構造物（堆積物）
５０ エッチング停止膜
５１ 層間絶縁膜
５１Ａ ビアホール
５１Ｂ 配線溝
５２ 溝
５３ デュアルダマシン層耐湿リング
５３Ａ バリアメタル膜
５３Ｂ 導電膜
５５ 分離構造物（堆積物）
６０ エッチング停止膜
６１ 層間絶縁膜
６２ 溝
７０ パッド層耐湿リング
７１ 保護膜
９０ レジスト膜
９０Ａ 開口
９１ レジスト膜
９１Ａ 開口
９２ レジスト膜
９２Ａ 開口
【技術分野】
【０００１】
本発明は、絶縁膜内に導電部材が埋め込まれた構造を有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体ウエハのスクライブライン領域と、電子回路形成領域との間に、耐湿リングが配置される。耐湿リングは、半導体ウエハを複数の半導体チップに分離した後に、端面から半導体装置内部への水分の侵入を防止する目的で形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２７０７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体プロセスの微細化が進むに従い、電子回路領域に形成されたパターンと、耐湿リングのパターンとの線幅の差が大きくなっている。電子回路領域に形成される微細なパターンと、耐湿リングのように連続した長いパターンとを、同一の露光条件で形成することは困難である。
【０００５】
また、半導体ウエハの分離時に、端部からチップ内部へのクラックの侵入を抑制するために、平面視において、耐湿リングを二重構造にすることが好ましい。耐湿リングを二重構造にするためには、一重構造の耐湿リングの形成に比べて、解像度の高い露光装置が必要になる。電子回路領域の露光と、耐湿リング領域の露光とを、解像度の高い露光装置を用いて別々に行うと、露光装置の占有時間が長くなってしまう。
【課題を解決するための手段】
【０００６】
本発明の一観点によると、
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをエッチングマスクとして、前記第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、前記絶縁膜をエッチングすることによって、該開口に対応する第１の溝を形成する工程と、
前記レジストパターンを除去した後、前記絶縁膜及び前記堆積物の上に導電部材を堆積させるとともに、前記第１の溝内を該導電部材で埋め込む工程と、
前記堆積物が露出するまで、前記導電部材を研磨する工程と
を有する半導体装置の製造方法が提供される。
【０００７】
本発明の他の観点によると、
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成され、一方向に長い平面パターン部を含む第１の溝と、
前記第１の溝の前記一方向に長い平面パターン部の幅方向の中央部に、該第１の溝の長さ方向に沿って形成され、前記絶縁膜とは異なる絶縁材料で形成された分離構造物と、
前記第１の溝内の、前記分離構造物の両側に埋め込まれた第１の導電部材と
を有する半導体装置が提供される。
【発明の効果】
【０００８】
第１の溝内の導電部材が、堆積物によって幅方向に分離される。分離された導電部材の各々の幅は、第１の開口の幅よりも狭い。このため、導電部材の目標とする幅に比べて、解像度の低い露光装置を用いることが可能である。
【図面の簡単な説明】
【０００９】
【図１−１】（１Ａ）は、実施例による半導体装置の平面レイアウトを示す図であり、（１Ｂ）は、（１Ａ）の一点鎖線１Ｂ−１Ｂにおける断面図である。
【図１−２】（１Ｃ）は、図１Ｂの一点鎖線１Ｃ−１Ｃにおける平断面図である。
【図２−１】（２Ａ）〜（２Ｃ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−２】（２Ｄ）〜（２Ｅ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−３】（２Ｆ）〜（２Ｇ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−４】（２Ｈ）〜（２Ｉ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−５】（２Ｊ）〜（２Ｋ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−６】（２Ｌ）〜（２Ｍ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図２−７】（２Ｎ）〜（２Ｏ）は、実施例による半導体装置の製造方法の製造途中段階における装置の断面図である。
【図３】実施例で用いるエッチング装置の断面図である。
【図４】実際に製造した配線構造に形成された堆積物の電子顕微鏡写真である。
【発明を実施するための形態】
【００１０】
図１Ａに、実施例による半導体装置の平面レイアウトを示す。半導体チップ１０の外周線よりやや内側に、外周線に沿って耐湿リング領域１１が画定されている。耐湿リング領域１１の内側に、電子回路が形成される回路形成領域１２が画定されている。
【００１１】
図１Ｂに、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図を示す。半導体基板２０の上に、素子分離絶縁膜２１が形成されている。素子分離絶縁膜２１は、回路形成領域１２（図１Ａ）内に活性領域を画定する。素子分離絶縁膜２１の上に、カバー膜２２及び１層目の層間絶縁膜２３が形成されている。カバー膜２２には、例えば窒化シリコンが用いられ、層間絶縁膜２３には、例えば酸化シリコンが用いられる。
【００１２】
層間絶縁膜２３及びカバー膜２２に、その上面から素子分離絶縁膜２１まで達する２本の溝２５が形成され、その溝２５内がビア層耐湿リング３０で埋め込まれている。ビア層耐湿リング３０は、図１Ａに示した耐湿リング領域１１内に配置され、回路形成領域１２を二重に取り囲んでいる。ビア層耐湿リング３０は、溝２５の側面及び底面を覆うバリアメタル膜と、溝内に充填されたタングステン部材とを含む。バリアメタル膜は、例えばＴｉ膜とＴｉＮ膜との２層を含む。
【００１３】
層間絶縁膜２３の上に、エッチング停止膜４０及び２層目の層間絶縁膜４１が形成されている。エッチング停止膜４０には、例えばＳｉＣが用いられ、層間絶縁膜４１には、例えば酸化シリコン、ＳｉＯＣ、ポーラスシリカ等が用いられる。層間絶縁膜４１の上面から、その下の層間絶縁膜２３の上面まで達する溝４２が形成されている。溝４２は、耐湿リング領域１１内に配置され、回路形成領域１２を取り囲む。溝４２は、正方形または長方形の半導体チップ１０の４本の辺の各々に対応した一方向に長い直線状の平面パターン部を含む。平面視において、溝４２は、２本のビア層耐湿リング３０を内包する。
【００１４】
溝４２の幅方向に関して、溝４２の底面のほぼ中央に、エッチング停止膜４０が残っている。溝４２の底面に残ったエッチング停止膜４０の上に、分離構造物４５が形成されている。分離構造物４５は、溝４２の長さ方向に延在し、平面視において、２本のビア層耐湿リング３０の間に配置されている。分離構造物４５は、層間絶縁膜４１をエッチングする際に堆積したものであり、層間絶縁膜４１とは異なる絶縁材料、例えばＳｉとＦとを含む絶縁材料で形成されている。
【００１５】
溝４２内の、分離構造物４５の両側に、配線層耐湿リング４３が充填されている。配線層耐湿リング４３は、溝４２の内面及び分離構造物４５の側面を覆うバリアメタル膜と、溝４２内を埋め尽くす導電部材とを含む。バリアメタル膜は、例えばＴｉ膜とＴｉＮ膜との２層を含む。導電部材には、例えば銅が用いられる。
【００１６】
図１Ｃに、図１Ｂの一点鎖線１Ｃ−１Ｃにおける平断面図を示す。図１Ｃの一点鎖線１Ｂ−１Ｂにおける断面が、図１Ｂに相当する。半導体基板の外周に沿って、二重の配線層耐湿リング４３が配置されている。配線層耐湿リング４３を構成する２本のリングの間に、分離構造物４５が配置されている。
【００１７】
図１Ｂに戻って説明を続ける。層間絶縁膜４１の上に、エッチング停止膜５０及び３層目の層間絶縁膜５１が形成されている。層間絶縁膜５１の上面から、その下の層間絶縁膜４１の上面まで達する溝５２が形成されている。溝５２は、その下の層間絶縁膜４１に形成された溝４２とほぼ重なるように配置される。
【００１８】
溝５２の幅方向に関して、溝５２の底面のほぼ中央に、エッチング停止膜５０が残っている。溝５２の底面に残ったエッチング停止膜５０の上に、分離構造物５５が形成されている。分離構造物５５は、その下の分離構造物４５とほぼ重なる平面形状を有する。分離構造物５５は、層間絶縁膜５１をエッチングする際に堆積したものであり、層間絶縁膜５１とは異なる絶縁材料、例えばＳｉとＦとを含む絶縁材料で形成されている。
【００１９】
溝５２内の、分離構造物５５の両側に、デュアルダマシン層耐湿リング５３が充填されている。デュアルダマシン層耐湿リング５３は、溝５２の内面及び分離構造物５５の側面を覆うバリアメタル膜と、溝４５内を埋め尽くす導電部材とを含む。バリアメタル膜は、例えばＴｉ膜とＴｉＮ膜との２層を含む。導電部材には、例えば銅が用いられる。
【００２０】
層間絶縁膜５１の上に、複数の配線層が形成されている。各配線層は、エッチング停止膜５０及び層間絶縁膜５１が配置された層と同様の構成を有する。これら複数の配線層にも、デュアルダマシン層耐湿リング５３と同じ構造の耐湿リングが形成されている。
【００２１】
複数の配線層の上に、エッチング停止膜６０及び最上層の層間絶縁膜６１が形成されている。層間絶縁膜６１の上面から、エッチング停止膜６０の底面まで達する２本の溝６２が形成されている。２本の溝６２は、１層目の２本の溝２５とほぼ重なるように配置される。溝６２内が、ビア層耐湿リング６５で埋め込まれている。ビア層耐湿リング６５は、溝６２の内面を覆うバリアメタル膜と、溝６２内を埋め尽くす導電部材を含む。バリアメタル膜は、例えばＴｉ膜とＴｉＮ膜との２層を含む。導電部材には、銅が用いられる。
【００２２】
層間絶縁膜６１の上に、パッド層耐湿リング７０が形成されている。パッド層耐湿リング７０は、例えばＴｉ膜、ＴｉＮ膜、Ａｌ膜、Ｔｉ膜、及びＴｉＮ膜がこの順番に積層された積層構造を有する。パッド層耐湿リング７０は、耐湿リング領域１１（図１Ａ）に沿って配置され、回路形成領域１２を取り囲んでいる。パッド層耐湿リング７０及び層間絶縁膜６１の上に、保護膜７１が形成されている。
【００２３】
図２Ａ〜図２Ｏを参照して、実施例による半導体装置の製造方法について説明する。図２Ａ〜図２Ｏにおいては、各々の図の左側に耐湿リング領域１１の断面図を示し、右側に、回路形成領域１２の断面図を示す。
【００２４】
図２Ａに示すように、半導体基板２０の表層部に、素子分離絶縁膜２１を形成する。素子分離絶縁膜２１は、回路形成領域１２内に複数の活性領域を画定する。素子分離絶縁膜２１の形成には、例えばシャロートレンチアイソレーション（ＳＴＩ）法が適用される。活性領域内に、ＭＯＳトランジスタ２４を形成する。
【００２５】
ＭＯＳトランジスタ２４を覆うように、半導体基板２０の上に、カバー膜２２を形成する。カバー膜２２には、例えば窒化シリコンが用いられる。カバー膜２２の上に、１層目の層間絶縁膜２３を形成する。層間絶縁膜２３には、例えば酸化シリコンが用いられる。層間絶縁膜２３を形成した後、その表面の平坦化を行う。
【００２６】
層間絶縁膜２３の表面を平坦化した後、その上面からカバー膜２２の底面まで達する複数のビアホール２６及び２本の溝２５を形成する。ビアホール２６は、例えばＭＯＳトランジスタ２４のソース及びドレインに対応する位置に配置される。２本の溝２５の各々は、図１Ａに示した耐湿リング１１に沿い、回路形成領域１２を二重に取り囲む。
【００２７】
ビアホール２６及び溝２５内に、それぞれ導電プラグ３２及びビア層耐湿リング３０を充填する。導電プラグ３２は、ビアホール２６の内面を覆うバリアメタル膜と、ビアホール２６内を埋め尽くすタングステン部材とを含む。ビア層耐湿リング３０は、溝２５の内面を覆うバリアメタル膜と、溝２５内を埋め尽くすタングステン部材とを含む。
【００２８】
図２Ｂに示すように、層間絶縁膜２３の上に、エッチング停止膜４０を形成する。エッチング停止膜４０には、例えばＳｉＣが用いられる。エッチング停止膜４０の上に、２層目の層間絶縁膜４１を形成する。層間絶縁膜４１には、例えば酸化シリコンが用いられる。
【００２９】
層間絶縁膜４１の上に、レジスト膜９０を形成する。レジスト膜９０を露光及び現像することにより、開口９０Ａを形成する。開口９０Ａは、回路形成領域１２内に形成される配線のパターンに対応する。レジスト膜９０の露光には、例えば波長１９３ｎｍのＡｒＦエキシマレーザ露光装置が用いられる。耐湿リング領域１１は、全面がレジスト膜９０で覆われている。
【００３０】
図２Ｃに示すように、レジスト膜９０をエッチングマスクとして、層間絶縁膜４１をエッチングすることにより、配線溝（凹部）４１Ａを形成する。層間絶縁膜４１のエッチングには、ドライエッチングが適用され、エッチングガスとして、例えばＣ４Ｆ６、Ａｒ、及びＯ２の混合ガスが用いられる。さらに、配線溝４１Ａの底面に露出したエッチング停止膜４０を除去する。これにより、配線溝４１Ａの底面に、導電プラグ３２の上面が露出する。配線溝４１Ａを形成した後、レジスト膜９０を除去する。
【００３１】
図３に、エッチング装置の断面図を示す。上方に開口部を有するチャンバ１００内に、ステージ１０１が装填されている。ステージ１０１の上面に静電チャック１０２が取り付けられている。真空チャック１０２の外側に、真空チャック１０２を取り囲むように、石英のシャドーリング１０３が配置されている。静電チャック１０２の外周近傍の上面、及びシャドーリング１０３の内周側の上面に、シリコンリング１０４が配置されている。静電チャック１０２の上に、処理対象の半導体ウエハ１２０が載置される。
【００３２】
チャンバ１００の上方の開口部が、アナダイズド電極１１０で塞がれる。チャンバ１００とアナダイズド電極１１０との間の隙間は、Ｏリングで気密性が保たれる。アナダイズド電極１１０の上に、蓋１１１が配置される。蓋１１１のほぼ中央に、厚さ方向に貫通する貫通孔が形成されている。蓋１１１に形成された貫通孔に、ガスライン１１５が連結されている。蓋１１１とアナダイズド電極１１０との間に、間隙が確保されている。この間隙は、両者の間に配置されたＯリングにより気密性が確保されている。
【００３３】
ガスライン１１５から、蓋１１１に形成された貫通孔を通して、蓋１１１とアナダイズド電極１１０との間の間隙内に、エッチングガスが供給される。このエッチングガスは、アナダイズド電極１１０に取り付けられたガスインジェクタ１１２から、チャンバ１００内に供給される。チャンバ１００内に供給されたエッチングガス、及び反応生成物が、排気口１０８から排気される。
【００３４】
チャンバ１００の側方に、チャンバ１００を取り囲むようにコイル１１８が配置されている。コイル１１８に磁場発生用の電流を流すことにより、チャンバ１００内に、プラズマ１１９を発生させることができる。高周波電源１０７が、キャパシタを介して、ステージ１０１に高周波バイアスを印加する。
【００３５】
層間絶縁膜４１のエッチング条件は、例えば下記の通りである。
・圧力 ３０Ｐａ
・プラズマ発生用高周波電力 ３０００Ｗ
・磁場電流 ２Ａ
・Ｃ４Ｆ６流量 ３０ｓｃｃｍ
・Ａｒ流量 ４００ｓｃｃｍ
・Ｏ２流量 ２０ｓｃｃｍ
図２Ｄに示すように、レジスト膜９０（図２Ｃ）を除去した後、層間絶縁膜４１の上に、他のレジスト膜９１を形成する。レジスト膜９１を露光及び現像することにより、開口９１Ａを形成する。開口９１Ａは、耐湿リング領域１１内に配置され、回路形成領域１２を取り囲む平面形状を有する。レジスト膜９１の露光には、図２Ｂに示したレジスト膜９０の露光に用いた露光装置よりも解像度の低いもの、例えばｉ線露光装置が用いられる。回路形成領域１２は、全面がレジスト膜９１で覆われている。
【００３６】
図２Ｅに示すように、レジスト膜９１をエッチングマスクとして、層間絶縁膜４１をエッチングすることにより、溝４２を形成する。層間絶縁膜４１のエッチングには、図３に示したエッチング装置が用いられる。エッチング条件は、例えば下記の通りである。
・圧力 ２．７〜２０Ｐａ（２０〜１５０ｍＴｏｒｒ）
・プラズマ発生用高周波電力 １５００〜４５００Ｗ
・磁場電流 ２Ａ
・Ｃ４Ｆ６流量 ４０〜３００ｓｃｃｍ
・Ａｒ流量 ５００〜１５００ｓｃｃｍ
・Ｏ２流量 ５０〜２５０ｓｃｃｍ
上述の条件でエッチングを行うと、溝４２の底面の、幅方向のほぼ中央に、堆積物４５が堆積する。堆積物４５は、ＳｉとＦとを含む。
【００３７】
堆積物４５が堆積する条件は、用いるエッチング装置によって異なるであろう。種々のエッチング条件でエッチングを行ったところ、Ｃ４Ｆ６の流量を増やすと、堆積物４５が堆積しやすいことがわかった。Ｃ４Ｆ６の流量を変えてエッチングを行うことにより、堆積物４５が形成されるエッチング条件を見出すことができる。一例として、溝４２を形成するときのＣ４Ｆ６の流量は、配線溝４１Ａを形成するときのＣ４Ｆ６の流量よりも多い。
【００３８】
図４に、堆積物が形成された凹部の電子顕微鏡写真を示す。図４の暗い領域は層間絶縁膜であり、明るい領域は、Ｃｕ部材である。図４の下側１／４の領域に、右端から左に向かって延びるＣｕ配線が観察される。このＣｕ配線の左端の上に、Ｃｕの埋込部材が観察される。Ｃｕの埋込部材と下層のＣｕ配線との界面から上方に向かって、二等辺三角形状のやや暗い領域が観察される。この領域が、凹部形成時に堆積した堆積物である。
【００３９】
図２Ｅに戻って説明を続ける。層間絶縁膜４１をエッチングした後、溝４２の底面に現れたエッチング停止膜４０を除去する。エッチング停止膜４０のエッチングは、例えば、下記の条件で行われる。
・圧力 １５Ｐａ
・プラズマ発生用高周波電力 ２００Ｗ
・磁場電流 ２Ａ
・ＣＨＦ３流量 ２０ｓｃｃｍ
・Ｎ２流量 ５０ｓｃｃｍ
・Ｏ２流量 １０ｓｃｃｍ
エッチング停止膜４０を除去することにより、溝４２の底面に、ビア層耐湿リング３０の上面が露出する。ビア層耐湿リング３０の上面を露出させた後、レジスト膜９１を除去する。
【００４０】
図２Ｆに示すように、配線溝４１Ａの内面、溝４２の内面、堆積物４５の表面、及び層間絶縁膜４１の上面を、バリアメタル膜４３Ａで覆う。バリアメタル膜４３Ａは、例えばＴｉ膜とＴｉＮ膜との２層を含む。バリアメタル膜４３Ａの上に、Ｃｕ等の導電膜４３Ｂを堆積させる。導電膜４３Ｂは、配線溝４１Ａ及び溝４２内を埋め尽くす。バリアメタル膜４３Ａの形成には、例えばスパッタリングまたは化学気相成長（ＣＶＤ）が適用される。導電膜４３Ｂの堆積には、例えば電解めっきが適用される。
【００４１】
図２Ｇに示すように、層間絶縁膜４１が露出するまで、導電膜４３Ｂ及びバリアメタル膜４３Ａに化学機械研磨（ＣＭＰ）を施す。この時点で、堆積物４５はまだ露出していない。
【００４２】
図２Ｈに示すように、堆積物４５の上端が露出するまで、層間絶縁膜４１、導電膜４３Ｂ、及びバリアメタル膜４３Ａに、さらにＣＭＰを施す。溝４２内に、バリアメタル膜４３Ａ及び導電膜４３Ｂを含む配線層耐湿リング４３が残る。配線溝４１Ａ内には、バリアメタル膜４３Ａ及び導電膜４３Ｂを含む配線４３Ｗが残る。溝４２内の配線層耐湿リング４３は、堆積物４５により幅方向に分離される。本明細書において、堆積物４５を、分離構造物４５という場合がある。
【００４３】
図２Ｉに示すように、層間絶縁膜４１の上に、エッチング停止膜５０を形成する。エッチング停止膜５０には、例えばＳｉＣが用いられる。エッチング停止膜５０の上に、層間絶縁膜５１を形成する。層間絶縁膜５１には、例えば酸化シリコン、または酸化シリコンよりも誘電率の低い所謂Ｌｏｗ−ｋ材料等が用いられる。
【００４４】
回路形成領域１２内の層間絶縁膜５１に、配線溝５１Ｂ及びビアホール５１Ａを形成する。配線溝５１Ｂは、層間絶縁膜５１の上層部分に形成され、ビアホール５１Ａは、配線溝５１Ｂの底面よりも下層の部分に形成される。配線溝５１Ｂ及びビアホール５１Ａの形成には、例えばデュアルダマシン法による凹部の形成方法が適用される。ビアホール５１Ａの底面に露出したエッチング停止膜５０を除去する。
【００４５】
図２Ｊに示すように、層間絶縁膜５１の上にレジスト膜９２を形成する。レジスト膜９２は、ビアホール５１Ａ及び配線溝５１Ｂ内に充填される。耐湿リング領域１１内のレジスト膜９２に、開口９２Ａを形成する。開口９２Ａは、層間絶縁膜４１に形成された溝４２にほぼ重なる。開口９２Ａを形成するときの露光装置は、回路形成領域１２内のビアホール５１Ａ及び配線溝５１Ｂを形成するときの露光装置よりも、解像度の低いものを用いる。
【００４６】
図２Ｋに示すように、レジスト膜９２をエッチングマスクとして層間絶縁膜５１をエッチングすることにより、溝５２を形成する。このとき、溝５２の底面の、幅方向の中央部に、堆積物５５が堆積する条件でエッチングを行う。エッチング条件として、例えば図２Ｅに示した溝４２を形成するときのエッチング条件を適用することができる。溝５２の底面のうち、堆積物５５が形成されない領域に、エッチング停止膜５０が露出する。
【００４７】
図２Ｌに示すように、溝５２の底面に露出しているエッチング停止膜５０を除去する。これにより、溝５２の底面に、配線層耐湿リング４３が露出する。
【００４８】
図２Ｍに示すように、ビアホール５１Ａ、配線溝５１Ｂ、及び溝５２の内面、堆積物５５の表面、及び層間絶縁膜５１の上面を、バリアメタル膜５３Ａで覆う。バリアメタル膜５３Ａの上に、Ｃｕからなる導電膜５３Ｂを堆積させる。導電膜５３Ｂは、ビアホール５１Ａ、配線溝５１Ｂ、及び溝５２内を埋め尽くす。バリアメタル膜５３Ａ及び導電膜５３Ｂは、それぞれ図２Ｆに示したバリアメタル膜４３Ａ及び導電膜４３Ｂと同じ方法で形成される。
【００４９】
図２Ｎに示すように、層間絶縁膜５１が露出するまで、導電膜５３Ｂ及びバリアメタル膜５３ＡにＣＭＰを施す。この時点では、堆積物５５は露出していない。
【００５０】
図２Ｏに示すように、堆積物５５が露出するまで、さらにＣＭＰを進める。溝５２内に、バリアメタル膜５３Ａと導電膜５３Ｂとを含むデュアルダマシン層耐湿リング５３が残る。デュアルダマシン層耐湿リング５３は、堆積物５５により、幅方向に２つに分離されている。ビアホール５１Ａ及び配線溝５１Ｂ内に、バリアメタル膜５３Ａ及び導電膜５３Ｂを含むデュアルダマシン構造の配線５３Ｗが残る。
【００５１】
回路形成領域１２内に形成された配線溝５１Ｂとビアホール５１Ａとからなる凹部は、厚さ方向の途中に段差を有する。これに対し、耐湿リング領域１１内に形成された凹部５２は、その上面から底面まで段差を持たない。
【００５２】
同様の工程（図２Ｉ〜図２Ｏ）を繰り返すことにより、図１Ｂに示した層間絶縁膜５１よりも上の多層配線層を形成する。
【００５３】
上記実施例では、図２Ｅ及び図２Ｋに示したように、層間絶縁膜４１、５１のエッチング時に、溝４２、５２内に、それぞれ堆積物４２、５２が形成される。これにより、図２Ｈ及び図２Ｏに示したように、配線層耐湿リング４３及びデュアルダマシン層耐湿リング５３を２重構造にすることができる。２重構造の耐湿リングを構成している各リングの幅は、１回の露光で解像されるパターン９１Ａ（図２Ｄ）、９２Ａ（図２Ｊ）よりも細い。従って各リングの幅を、露光装置の解像限界よりも細くすることができる。言い換えると、耐湿リングの形成に、解像度の低い露光装置を適用することが可能になる。
【００５４】
回路形成領域１２内の微細なパターンの形成に、例えば、相対的に解像度の高いＡｒＦエキシマレーザ露光装置等を用いる場合に、耐湿リングの形成には、解像度が相対的に低いｉ線露光装置等を用いることができる。これにより、耐湿リング形成時の露光と、回路形成領域１２内の微細パターン形成時の露光とを別々に行うことにより生じる製造コストの上昇を抑制することができる。
【００５５】
上記実施例による耐湿リングの形成は、図２Ｂ〜図２Ｈに示したシングルダマシン法によって配線を形成する層４１、及び図２Ｉ〜図２Ｏに示したデュアルダマシン法によって配線を形成する層５１のいずれにも適用することができる。
【００５６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５７】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
【００５８】
（付記１）
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをエッチングマスクとして、前記第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、前記絶縁膜をエッチングすることによって、該開口に対応する第１の溝を形成する工程と、
前記レジストパターンを除去した後、前記絶縁膜及び前記堆積物の上に導電部材を堆積させるとともに、前記第１の溝内を該導電部材で埋め込む工程と、
前記堆積物が露出するまで、前記導電部材を研磨する工程と
を有する半導体装置の製造方法。
【００５９】
（付記２）
前記半導体基板の表面に、電子回路が形成された電子回路形成領域と、該電子回路形成領域を取り囲む耐湿リング領域とが画定されており、
前記第１の開口は、前記耐湿リング領域に配置されており、
前記第１の溝内に充填された前記導電部材が、耐湿リングとなる付記１に記載の半導体装置の製造方法。
【００６０】
（付記３）
前記導電部材を堆積させる前に、さらに、
前記絶縁膜の上に、前記電気回路形成領域内に開口を有する第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをエッチングマスクとして、前記絶縁膜をエッチングすることにより、凹部を形成する工程と、
前記第２のレジストパターンを除去する工程と
を含み、
前記第２のレジストパターンを形成する工程が、第１の露光装置を用いて第２のレジスト膜を露光する工程を含み、
前記第１のレジストパターンを形成する工程が、前記第１の露光装置よりも解像度の低い第２の露光装置を用いて第１のレジスト膜を露光する工程を含み、
前記導電部材を堆積させる工程において、前記凹部内も前記導電部材で埋め込む付記２に記載の半導体装置の製造方法。
【００６１】
（付記４）
前記第１の溝を形成する工程において、Ｃ４Ｆ６及びＯ２を含むガスを用いて前記絶縁膜をドライエッチングする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００６２】
（付記５）
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成され、一方向に長い平面パターン部を含む第１の溝と、
前記第１の溝の前記一方向に長い平面パターン部の幅方向の中央部に、該第１の溝の長さ方向に沿って形成され、前記絶縁膜とは異なる絶縁材料で形成された分離構造物と、
前記第１の溝内の、前記分離構造物の両側に埋め込まれた第１の導電部材と
を有する半導体装置。
【００６３】
（付記６）
前記半導体基板の表面に、トランジスタを含む電子回路が形成されており、前記第１の溝は、前記電子回路が形成された電子回路形成領域を取り囲む平面パターンを有する付記５に記載の半導体装置。
【００６４】
（付記７）
前記絶縁膜の、前記電子回路形成領域内に凹部が形成されており、
前記凹部内は、前記第１の導電部材と同じ導電材料からなる第２の導電部材で埋め込まれている付記６に記載の半導体装置。
【００６５】
（付記８）
前記凹部は、前記絶縁膜の上層部分に形成された配線溝と、該配線溝よりも下層の部分に形成されたビアホールとを含み、前記第２の導電部材は、前記配線溝と前記ビアホール内とが同一の成膜工程で形成されたデュアルダマシン構造を有し、
前記第１の溝は、前記絶縁膜の上面から底面まで段差を持たない形状を有している付記７に記載の半導体装置。
【００６６】
（付記９）
前記分離構造物は、Ｓｉ及びＦを含む付記５乃至８のいずれか１項に記載の半導体装置。
【符号の説明】
【００６７】
２０ 半導体基板
２１ 素子分離絶縁膜
２２ カバー膜
２３ 層間絶縁膜
２４ ＭＯＳトランジスタ
２５ 溝
２６ ビアホール
３０ ビア層耐湿リング
３２ 導電プラグ
４０ エッチング停止膜
４１ 層間絶縁膜
４１Ａ 配線溝（凹部）
４２ 溝
４３ 配線層耐湿リング
４３Ａ バリアメタル膜
４３Ｂ 導電部材
４３Ｗ 配線
４５ 分離構造物（堆積物）
５０ エッチング停止膜
５１ 層間絶縁膜
５１Ａ ビアホール
５１Ｂ 配線溝
５２ 溝
５３ デュアルダマシン層耐湿リング
５３Ａ バリアメタル膜
５３Ｂ 導電膜
５５ 分離構造物（堆積物）
６０ エッチング停止膜
６１ 層間絶縁膜
６２ 溝
７０ パッド層耐湿リング
７１ 保護膜
９０ レジスト膜
９０Ａ 開口
９１ レジスト膜
９１Ａ 開口
９２ レジスト膜
９２Ａ 開口
【特許請求の範囲】
【請求項１】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをエッチングマスクとして、前記第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、前記絶縁膜をエッチングすることによって、該開口に対応する第１の溝を形成する工程と、
前記レジストパターンを除去した後、前記絶縁膜及び前記堆積物の上に導電部材を堆積させるとともに、前記第１の溝内を該導電部材で埋め込む工程と、
前記堆積物が露出するまで、前記導電部材を研磨する工程と
を有する半導体装置の製造方法。
【請求項２】
前記半導体基板の表面に、電子回路が形成された電子回路形成領域と、該電子回路形成領域を取り囲む耐湿リング領域とが画定されており、
前記第１の開口は、前記耐湿リング領域に配置されており、
前記第１の溝内に充填された前記導電部材が、耐湿リングとなる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記導電部材を堆積させる前に、さらに、
前記絶縁膜の上に、前記電気回路形成領域内に開口を有する第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをエッチングマスクとして、前記絶縁膜をエッチングすることにより、凹部を形成する工程と、
前記第２のレジストパターンを除去する工程と
を含み、
前記第２のレジストパターンを形成する工程が、第１の露光装置を用いて第２のレジスト膜を露光する工程を含み、
前記第１のレジストパターンを形成する工程が、前記第１の露光装置よりも解像度の低い第２の露光装置を用いて第１のレジスト膜を露光する工程を含み、
前記導電部材を堆積させる工程において、前記凹部内も前記導電部材で埋め込む請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の溝を形成する工程において、Ｃ４Ｆ６及びＯ２を含むガスを用いて前記絶縁膜をドライエッチングする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成され、一方向に長い平面パターン部を含む第１の溝と、
前記第１の溝の前記一方向に長い平面パターン部の幅方向の中央部に、該第１の溝の長さ方向に沿って形成され、前記絶縁膜とは異なる絶縁材料で形成された分離構造物と、
前記第１の溝内の、前記分離構造物の両側に埋め込まれた第１の導電部材と
を有する半導体装置。
【請求項１】
半導体基板の上に絶縁膜を形成する工程と、
前記絶縁膜の上に、一方向に長い平面パターン部を含む第１の開口が形成された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをエッチングマスクとして、前記第１の開口の一方向に長い平面パターン部の幅方向の中央部に、堆積物が堆積する条件で、前記絶縁膜をエッチングすることによって、該開口に対応する第１の溝を形成する工程と、
前記レジストパターンを除去した後、前記絶縁膜及び前記堆積物の上に導電部材を堆積させるとともに、前記第１の溝内を該導電部材で埋め込む工程と、
前記堆積物が露出するまで、前記導電部材を研磨する工程と
を有する半導体装置の製造方法。
【請求項２】
前記半導体基板の表面に、電子回路が形成された電子回路形成領域と、該電子回路形成領域を取り囲む耐湿リング領域とが画定されており、
前記第１の開口は、前記耐湿リング領域に配置されており、
前記第１の溝内に充填された前記導電部材が、耐湿リングとなる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記導電部材を堆積させる前に、さらに、
前記絶縁膜の上に、前記電気回路形成領域内に開口を有する第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをエッチングマスクとして、前記絶縁膜をエッチングすることにより、凹部を形成する工程と、
前記第２のレジストパターンを除去する工程と
を含み、
前記第２のレジストパターンを形成する工程が、第１の露光装置を用いて第２のレジスト膜を露光する工程を含み、
前記第１のレジストパターンを形成する工程が、前記第１の露光装置よりも解像度の低い第２の露光装置を用いて第１のレジスト膜を露光する工程を含み、
前記導電部材を堆積させる工程において、前記凹部内も前記導電部材で埋め込む請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の溝を形成する工程において、Ｃ４Ｆ６及びＯ２を含むガスを用いて前記絶縁膜をドライエッチングする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成され、一方向に長い平面パターン部を含む第１の溝と、
前記第１の溝の前記一方向に長い平面パターン部の幅方向の中央部に、該第１の溝の長さ方向に沿って形成され、前記絶縁膜とは異なる絶縁材料で形成された分離構造物と、
前記第１の溝内の、前記分離構造物の両側に埋め込まれた第１の導電部材と
を有する半導体装置。
【図１−１】
【図１−２】
【図２−１】
【図２−２】
【図２−３】
【図２−４】
【図２−５】
【図２−６】
【図２−７】
【図３】
【図４】
【図１−２】
【図２−１】
【図２−２】
【図２−３】
【図２−４】
【図２−５】
【図２−６】
【図２−７】
【図３】
【図４】
【公開番号】特開２０１１−４９２１４（Ｐ２０１１−４９２１４Ａ）
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願番号】特願２００９−１９４１３３（Ｐ２００９−１９４１３３）
【出願日】平成２１年８月２５日（２００９．８．２５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願日】平成２１年８月２５日（２００９．８．２５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]