【課題】比誘電率の低い層間絶縁膜を用いた半導体装置において、プラズマ処理時の層間絶縁膜へのダメージを軽減でき、ダメージ層を除去する際に形成されるアンダーカットを抑制する。
【解決手段】基板上に比誘電率の低い材料からなる絶縁膜４を形成する。次に、前記絶縁膜上にチャンバ内でＳｉＯＣＨ膜５を形成し、前記チャンバ内にプラズマを発生させた状態で徐々に膜中のカーボン濃度を減らし、前記ＳｉＯＣＨ膜上に連続的にＳｉＯ_２膜６を形成する。前記ＳｉＯＣＨ膜と前記ＳｉＯ_２膜をハードマスクに用いて前記絶縁膜をプラズマ処理し、前記絶縁膜に溝７，８を形成する。その後、前記絶縁膜に形成した溝のエッチング表面をウェットエッチングし、プラズマ処理によるダメージ層と加工残渣物を除去する。 （もっと読む）

【課題】工程数の増加を抑えながら、ビア間の耐圧の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】配線２上に低誘電率膜５及び６を形成した後、低誘電率膜５及び６上にハードマスク７、８及び９を形成する。ハードマスク７〜９上にレジストマスクを形成する。レジストマスクを用いて低誘電率膜５及び６にビアホール１１を形成する。レジストマスクをアッシングする。このとき、レジストマスクから生じる飛散物をビアホール１１の少なくとも側面に付着させて保護膜１２を形成する。その後、ビアホール１１を配線２まで到達させ、ビアホール１１内に導電材を埋め込む。 （もっと読む）

【課題】 銅配線上に銅ワイヤがワイヤボンディングされて構成される半導体装置において、配線剥がれや銅ワイヤ下の絶縁膜にクラックが入るといった不具合を抑止する。
【解決手段】 本発明の半導体装置は、半導体基板１上に形成された銅配線８と、前記銅配線８の表面及び側面を覆うように形成されたメッキ層１０と、前記メッキ層１０を介して前記銅配線８上にワイヤボンディングされた銅ワイヤ１１とを具備することを特徴とする。 （もっと読む）

【課題】相異なる膜質領域を有する層間絶縁膜において、膜界面における膜剥れや隣接配線間リークの発生を抑制する。
【解決手段】単層構造の層間絶縁膜である第３の絶縁膜１０７は複数の空孔１２０を有している。第３の絶縁膜１０７における単位体積当たりの空孔占有率は膜厚方向に変化している。 （もっと読む）

【課題】
メタルゲートを有するｐチャネルＭＩＳトランジスタとメタルゲートを有するｎチャネルＭＩＳトランジスタとを、少ない工程数で形成する。
【解決手段】
半導体装置は、シリコン層を有する半導体基板と、半導体基板に画定されたｎ型活性領域とｐ型活性領域と、ｎ型活性領域の上方に形成され、酸化シリコンより高い誘電率を有し、表面にＡｌを含有する第１高誘電率ゲート絶縁膜と、ｐ型活性領域の上方に形成され、酸化シリコンより高い誘電率を有する第２高誘電率ゲート絶縁膜と、第１高誘電率ゲート絶縁膜および第２高誘電率ゲート絶縁膜の各々の上に形成され、ｎチャネルトランジスタに適した仕事関数を有する金属又は金属化合物を含む材料で形成された、第１ゲート電極および第２ゲート電極と、を有することを特徴とする。 （もっと読む）

【課題】幅の狭い溝状領域への層間絶縁膜の形成にポリシラザンを用いた場合のシリコン酸化膜への改質が良好に行われる半導体装置及びその製造方法を提供する。
【解決手段】上面及び側面をキャップ絶縁膜１０７及びサイドウォール絶縁膜１０８で覆われた複数のビット線１０６間に形成された溝状領域１０９と、Ｎ（窒素）よりもＯ（酸素）を多く含み溝状領域１０９の内表面を連続的に覆うＳｉＯＮ膜１０と、ＳｉＯＮ膜１０を介して溝状領域１０９内に埋め込まれ、ポリシラザンを改質することによって形成されたシリコン酸化膜１１とを備える。 （もっと読む）

【課題】コンタクト抵抗を低くし、かつ半導体装置が大型化することを抑制する。
【解決手段】能動素子は、第１電極２１０（ゲート電極）及び第２電極２２０（拡散層領域）を有している。ゲート電極２１０の表面には第１金属化合物層２１２（シリサイド層）が形成されており、拡散層領域２２０の表面には第２金属化合物層２２２（シリサイド層）が形成されている。ゲート電極２１０には第１コンタクト３１０が接続しており、拡散層領域２２０には第２コンタクト３２０が接続している。第１コンタクト３１０は、基板２００に平行な方向の断面形状が長方形又は楕円であり、かつ下端が第１金属化合物層２１２に入り込んでいるが、突き抜けていない。第２コンタクト３２０は、基板２００に平行な方向の断面形状が円である。 （もっと読む）

半導体構造体は、基板（１２）と、基板を覆うシード層（１３）と、シード層上に配置されるシリコン層（２２）と、シリコン層中のトランジスタデバイス（２７）と、シード層上に配置されるＩＩＩ−Ｖ族デバイスと、複数の電気コンタクトと、を備え、それぞれの電気コンタクトは、ＴｉＮまたはＴａＮの層（３２）と、ＴａＮまたはＴｉＮの層上の銅またはアルミニウムの層（３４）と、を備え、電気コンタクトの１つは、トランジスタ（２７）に電気的に接続され、電気コンタクトの別の１つは、ＩＩＩ−Ｖ族デバイスに電気的に接続される。 （もっと読む）

【課題】ゲート電極とコンタクト配線のショート不良を防止できる半導体装置の製造方法を提供する。
【解決手段】半導体基板３２上にゲートハードマスク、ゲート電極３４及びゲート絶縁膜３３を形成する。ゲートハードマスクの線幅をゲート電極よりも狭くした後、Ｓ／Ｄエクステンション３６を形成する。全面にシリコン酸化膜を堆積形成し、エッチバックしてゲート電極の側壁から上面の一部上に渡って連続的に残存させた絶縁部材３７を形成する。ゲートハードマスクを除去した後、ゲート電極と絶縁部材をマスクにしてコンタクトジャンクション３８を形成する。金属シリサイド膜を形成後、シリコン窒化膜４０と層間絶縁膜４１を順次堆積形成する。層間絶縁膜にコンタクトホールを形成し、続いてシリコン酸化膜との選択比が高い異方性エッチングによってシリコン窒化膜を除去することでコンタクトホールを開孔し、コンタクト配線４３を形成する。 （もっと読む）

【課題】例えばエアギャップ構造の形成に好適な、半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に第１の絶縁膜を形成する工程と、第１の絶縁膜に溝を形成する工程と、第１の絶縁膜上面及び溝の内面を覆うように、Ｒｕを含む第１の金属層を形成する工程と、第１の金属層上に、銅を含む第２の金属層を形成する工程と、第１の絶縁膜上の第２の金属層及び第１の金属層を研磨し除去して、第１の絶縁膜を露出させ、溝内に形成された第１の金属層及び第２の金属層を残す工程と、研磨によって露出した第１の絶縁膜を上面から少なくとも一部除去する工程と、第１の絶縁膜の上方に、第１及び第２の金属層の少なくとも上面を覆う第２の絶縁膜を形成する工程とを有する。 （もっと読む）

【課題】平坦性に優れ、リーク電流低減効果の高いコバルトシリサイドを提供する。
【解決手段】半導体基板上のトランジスタの拡散層上にコバルトシリサイドを形成する工程を含む半導体装置の製造方法であって、少なくとも拡散層上に基板加熱を行うことなく第１のコバルト膜９をスパッタ成膜した後、２００〜３５０℃で第２のコバルト膜１０を積層し、シリサイド化を行う。 （もっと読む）

【課題】 シリコン貫通ビアを有する半導体デバイスを提供する。
【解決手段】 回路面と前記回路面とは逆の背面を有する半導体基板、前記半導体基板を穿通して延伸するシリコン貫通ビア、及び前記シリコン貫通ビアと前記半導体基板の間に設置され、前記半導体基板の前記背面の表面の少なくとも一部の上に延伸する誘電体層を含む半導体デバイス。 （もっと読む）

【目的】、配線層とその下層のプラグ層との配線抵抗を抑えながら下層のプラグの埋め込み性を向上させることが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、Ｃｕ配線１０と、Ｃｕ配線１０の下層側でＣｕ配線１０と接触して接続されるＣｕプラグ２０と、Ｃｕプラグ２０の底面側及び側面側に配置された、Ｃｕに対してバリア性を有するＢＭ膜２４０と、Ｃｕ配線１０とＣｕプラグ２０との内Ｃｕプラグ２０側に選択的に、かつＣｕプラグ２０とＢＭ膜２４０との間に介在するように配置された、ＢＭ膜２４０よりも前記導電性材料に対して濡れ性が高いＲｕ膜２４２と、Ｃｕ配線１０とＣｕプラグ２０とが接触する箇所を少なくとも除くＣｕ配線１０の底面側と、Ｃｕ配線１０の側面側とに配置された、Ｃｕに対してバリア性を有するＢＭ膜２４４と、を備えたことを特徴とする。 （もっと読む）

【課題】多層配線構造において、下層金属配線への接続用スルーホール内にボイドが発生することを防止する半導体装置の製造方法を提供する。
【解決手段】半導体基板上に金属配線３を形成し、全面に層間絶縁膜４を形成する。絶縁膜内にスルーホールを形成する。スパッタエッチングにより、スルーホール開口部に傾斜部を設け断面を大きくするとともに金属配線の表面の酸化Ａｌを除去する。半導体基板を冷却し、基板温度２０℃〜４０℃で、スルーホールの内面を含む全面に第１のチタン膜６、窒化チタン膜７、第２のチタン膜８、第１のＡｌ層９ａを形成する。続いて基板を加熱して第２のＡｌ層９ｂをリフローしながら形成した後、第３のＡｌ層９ｃを形成する。 （もっと読む）

【課題】ダマシン配線構造を有する半導体装置に形成される配線表面の酸化物部を選択的に除去する。
【解決手段】ダマシン配線構造を有する半導体装置を製造するに際し、配線表面を、Ｘｅのプラズマで逆スパッタリングする。本発明によれば、Ｘｅのプラズマガスで逆スパッタリングすることにより、配線表面の酸化物部等を選択的に効率よく除去でき、ダマシン配線構造において、上下配線間のコンタクト抵抗の増大を回避できる。また、配線の上に形成されたＣＦなどの絶縁膜へのダメージを抑制でき、絶縁膜の誘電率変動も抑制できる。 （もっと読む）

【課題】配線材料の拡散を抑えながら、金属配線の微細化を図ることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程（ａ）と、層間絶縁膜に配線を形成する工程（ｂ）と、配線の上面及び層間絶縁膜の上面に有機溶液を塗布する工程（ｃ）と、工程（ｃ）の後に、配線の上面及び層間絶縁膜の上面にシリル化溶液を塗布する工程（ｄ）と、工程（ｄ）の後に、基板を加熱する工程（ｅ）と、少なくとも配線の上面上に第１のライナー絶縁膜を形成する工程（ｆ）とを備えている。 （もっと読む）

【課題】電気フューズでの切り離しが不十分となるような不具合が生じるのを抑制する。
【解決手段】第１配線（２）と、層間膜（６）を介して第１配線（２）の上に設けられた第２配線（３）と、層間膜（６）を貫通して第１配線（２）と第２配線（３）とを接続し、第２配線（３）から供給される電力に応答して第１配線（２）と第２配線（３）との接続を遮断するフューズ素子（１）とを具備する半導体集積回路を構成する。そして、フューズ素子（１）の本体部分（４）は、第１側面（１４）と、第１側面（１４）の反対の位置に対応する第２側面（１５）とを含むものとする。第１側面（１４）を含む面と下側界面との角度は、直角以上の第１角度（θ１）であり、第２側面（１５）を含む面と下側界面との角度は、第１角度（θ１）より大きい第２角度（θ２）であることが好ましい。 （もっと読む）

【課題】貫通孔(接続孔)内に形成された絶縁膜上に設けられる配線層と半導体基板との間の電気的絶縁性の不良の発生が低減された半導体装置の製造方法を提供する。
【解決手段】半導体基板１１の一方の面上に第１の絶縁層１２を介して位置する第１の配線層１３と、半導体基板の他方の面から第１の配線層に至る接続孔１９を形成する。接続孔の側面から他方の面に亘って半導体基板上に位置し、接続孔内で第１の配線層に接する第２の絶縁層１４を形成する。接続孔の側面上から他方の面上に亘って第２の絶縁層上に位置し、接続孔内で第１の配線層に接する第２の配線層１６を形成する。この形成において、第２の絶縁層を、膜質の異なる２種の絶縁膜１４ａ、１４ｂ又はそれ以上の絶縁膜の積層体から構成する。 （もっと読む）

【課題】柱状構造体の形成の際のリソグラフィの合わせずれの許容度を拡大し、デバイス特性の劣化を抑制する半導体装置及びその製造方法を提供する。
【解決手段】第１層と、前記第１層の主面の上に設けられた第２層と、前記主面を貫通し、前記第１層と前記第２層とに延在する導電性の柱状構造体と、前記主面の前記第２層の側において前記柱状構造体の側壁に付設された側部と、を備えたことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】ゲルマニウムを高濃度に含む界面を形成することができ、従来に比べてコンタクト抵抗を低下させることのできる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ｐ型拡散層５が形成されたシリコン基板１上に層間絶縁膜７を形成する。次に、層間絶縁膜７に、シリコン基板１のｐ型拡散層５が形成された部位に達するコンタクトホール１０を形成する。次に、コンタクトホール１０の底部にあるシリコン基板１に、ホウ素とゲルマニウムを含むクラスターイオンビーム２０を照射して、シリコン基板１中にホウ素とゲルマニウムとを含むシリコン層１１を形成する。次に、ホウ素とゲルマニウムを含むクラスターイオンビームを照射２０して、ホウ素とゲルマニウムを含む層１２をシリコン基板１の表面よりも上に形成する。 （もっと読む）