【課題】貫通孔(接続孔)内に形成された絶縁膜上に設けられる配線層と半導体基板との間の電気的絶縁性の不良の発生が低減された半導体装置の製造方法を提供する。
【解決手段】半導体基板１１の一方の面上に第１の絶縁層１２を介して位置する第１の配線層１３と、半導体基板の他方の面から第１の配線層に至る接続孔１９を形成する。接続孔の側面から他方の面に亘って半導体基板上に位置し、接続孔内で第１の配線層に接する第２の絶縁層１４を形成する。接続孔の側面上から他方の面上に亘って第２の絶縁層上に位置し、接続孔内で第１の配線層に接する第２の配線層１６を形成する。この形成において、第２の絶縁層を、膜質の異なる２種の絶縁膜１４ａ、１４ｂ又はそれ以上の絶縁膜の積層体から構成する。 （もっと読む）

【課題】 スカロップ状側壁を有するシリコン貫通ビアを提供する。
【解決手段】 基板、前記基板を覆う、１つ以上の誘電体層、及び前記基板を穿通して延伸し、スカロップ状の表面の側壁を有し、前記側壁に沿ったスカロップは約０.０１μｍより大きい深さを有するシリコン貫通ビア（ＴＳＶ）を含む半導体デバイス。 （もっと読む）

【課題】 エレクトロマイグレーション耐性を有するビア・ライン間相互接続構造体及びその製造方法を提供する。
【解決手段】 導電性ビアの上層金属ライナと、下方の金属ラインの下層金属ライナとの間に、ライナ・ライナ間接触を形成する。ライナ・ライナ間接触は、急激なエレクトロマイグレーションによる故障を抑制し、金属相互接続構造体のエレクトロマイグレーション耐性を強化する。少なくとも１つの誘電体材料部分は、上層金属ライナと下層金属ライナの間の直接接触を保証するように配置された複数の誘電体材料部分を含むことができる。代替的に、少なくとも１つの誘電体材料部分は、リソグラフィ・オーバーレイ変動の許容範囲内でライナ・ライナ間直接接触が形成されるのを保証するのに十分な、導電性ビア領域との横方向の重なりを有する領域の単一の誘電体部分を含むことができる。 （もっと読む）

【課題】前記従来のエアーギャップを有するＭＩＳトランジスタ及びその製造方法では、ゲート電極の周囲にエアーギャップを設けるため、ゲート電極に近接して応力絶縁膜を形成することができない。
【解決手段】半導体装置は、ゲート絶縁膜１３と、ゲート電極１４と、ソースドレイン領域１９と、コンタクトプラグ２２と、応力絶縁膜２３とを備えている。ゲート電極１４の側方のうちゲート電極１４とコンタクトプラグ２２との間に位置する領域のみに空洞２４が形成されており、応力絶縁膜２３は半導体基板１０上にゲート電極１４を覆うように形成されており、半導体基板１０におけるゲート電極１４の直下に位置するチャネル領域に対して応力を生じさせる。 （もっと読む）

【課題】 貫通電極内部に導電層を形成する方法及び半導体装置において、貫通孔内の均一なメッキ付き周り性を向上させ、タクトタイムの短い導電層形成方法及び半導体装置を提供する。
【解決手段】 前記貫通孔の内部に第一のメッキ層を形成する第一のメッキ工程と、
前記第一のメッキ工程の後、前記貫通孔の開口部に前記第一のメッキ層とは異なる材料から成るメッキ抑制層を形成するメッキ抑制層形成工程と
前記メッキ抑制層形成工程の後、前記貫通孔の内部にメッキにより第二のメッキ層を形成する第二のメッキ工程を有する。 （もっと読む）

【課題】タングステン等のＣＭＰ（化学機械研磨）後、エロージョン量をモニタリングできるパターンを提示する。
【解決手段】ホールアレイサイズスプリットａと配列間スペースの長さスプリットｂを一定に規定したモニタリングパターンを利用して、プラグＣＭＰ時に発生するエロージョンレベルを評価する。前記ホールアレイサイズによる影響はホールアレイサイズに応じて増加するため、エロージョン量は特定のサイズにおいて飽和になるのかをモニタリングする。また前記配列の間で影響を受けるスペースの長さをモニタリングする。 （もっと読む）

【課題】車載用等の半導体集積回路装置においては、一般に、実装上の都合で、金線等によるワイヤ・ボンディングによって半導体チップ上のアルミニウム・パッドと外部とが相互接続されることがある。しかし、これらの半導体集積回路装置は、比較的高温（摂氏１５０度前後）で長時間使用されるため、アルミニウムと金の相互作用によって、接続不良が発生する。
【解決手段】本願発明は、半導体集積回路装置（半導体装置または電子回路装置）の一部である半導体チップ上のアルミニウム系ボンディング・パッド上に、バリア・メタル膜を介して、電解金メッキ表面膜（金系金属メッキ膜）を設け、それと配線基板等（配線基体）の上に設けられた外部リード間を金ボンディング・ワイヤ（金系ボンディング・ワイヤ）で相互接続したものである。 （もっと読む）

【課題】配線に含まれる金属の拡散を効果的に抑制することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、半導体基板上に形成された絶縁層と、前記絶縁層中に形成された金属を含む配線と、前記配線の上面に接し、前記配線の上面の幅とほぼ等しい幅を有する第１の領域と、前記第１の領域上に位置する前記第１の領域の幅よりも広い幅を有する第２の領域を含む第１のバリアメタルと、前記配線の下面および側面、前記第１の領域の側面、ならびに前記第２の領域の下面に接する第２のバリアメタルと、を有する。 （もっと読む）

【課題】低抵抗の導電部を備える、信頼性の高い半導体装置を提供する。
【解決手段】ビアホール３６ａ内及び配線溝３６ｂ内に、バリア層３７を介して、ＣｎＭｎを含有する第１導電層３８、及びＣｕを主成分とする第２導電層３９を形成し、清浄化後、低温酸化を行い、第１，第２導電層３８，３９表面にＣｕ酸化物層４０を形成する。その後、キャップ層の形成を行い、その状態で高温条件の熱処理を行うことで、第１，第２導電層３８，３９内のＭｎをＣｕ酸化物層４０に拡散させ、キャップ層との界面に、Ｃｕ酸化物層４０にＭｎが含有された化合物層を形成する。これにより、第１，第２導電層３８，３９内のＭｎを減少させることが可能になり、さらに、キャップ層の密着性を向上させることが可能になる。 （もっと読む）

【課題】ＣＭＰ（化学機会研磨）による、酸化膜界面の界面準位発生による画質低下を低減する。
【解決手段】層間絶縁膜３０を貫通する窓に埋め込まれて化学機械研磨により平坦化されたプラグ層５０と、前記層間絶縁膜３０上から前記プラグ層５０上に延在するように堆積されたＴｉ（チタン）膜と、前記Ｔｉ膜上に堆積されたＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層７０と、前記層間絶縁膜３０と前記Ｔｉ膜との間に形成され、水素を透過しない下敷膜５５とを備えることを特徴とする。 （もっと読む）

【課題】酸素ガスを主に含有したガスでエッチングを行う必要がある金属材料を用いてピラー型電極を形成する際に、ピラー型電極のアスペクト比が高くなると製造が困難になるという課題があった。
【解決手段】層間絶縁膜上に第１〜第６の絶縁膜を積層した後、第１のフォトレジスト膜を形成する工程と、前記第１のフォトレジスト膜をマスクとして第１の溝部を形成する工程と、前記第１の溝部を充填するように電極材料を堆積する工程と、前記第４の絶縁膜上に第７〜第９の絶縁膜を形成した後、第２のフォトレジスト膜を形成する工程と、前記第２のフォトレジスト膜をマスクとして第２の溝部を形成すると共に、前記電極材料をピラー型に残存させる工程と、前記第８、前記第７、前記第４および前記第２の絶縁膜を除去して、前記電極材料からなるピラー型電極を露出する工程と、を有する半導体装置１０１の製造方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】化学機械研磨（ＣＭＰ）を用いて過剰なバリアと導電材料を除去して、これにより堆積における不均一性を補償するより広いプロセスウインドウを形成する半導体デバイスの製造方法を提供する。
【解決手段】基板１の表面上に、誘電体材料のトップ層２を堆積する工程と、第１開口部７をエッチングし、第１導電性材料８を用いて第１開口部を充填し、第１ＣＭＰ工程を行って、第１導電性構造３を形成する工程と、１つの第２開口部１３をエッチングし、第２導電性材料１０を用いて第２開口部を充填し、第２ＣＭＰ工程を行って、第２導電性構造４を形成する工程と、を含み、第１開口部をエッチングし充填する工程の前に、誘電体トップ層の上に共通のＣＭＰストップ層５を堆積して、第１開口部の充填後のＣＭＰプロセスと第２開口部の充填後のＣＭＰプロセスとを停止するために使用する工程とを含む。 （もっと読む）

【解決手段】
半導体デバイスのメタライゼーションシステムにおいて、対応するエッチングシーケンスを修正することによって、増大された程度の先細りを伴う遷移ビアを設けることができる。例えば、ビア開口を形成するためのレジストマスクが、対応するマスク開口の横方向サイズを増大するために、１回又は数回侵食されてよい。明白な程度の先細りにより、ビア開口及びそれに接続される幅広の溝を共通的に充填するための後続の電気化学的堆積プロセスの間、強化された堆積条件が達成され得る。 （もっと読む）

【課題】絶縁膜の寄生容量を低減させて、配線の微細化させた半導体装置を効率よく製造できる方法を提供する。
【解決手段】有機材料からなる低誘電率絶縁膜３を形成した後、電子ビームを照射して低誘電率絶縁膜３の表面側にメチル基の濃度が相対的に低く、親水性を有する改質層３１を形成する。さらに、エッチングによって低誘電率絶縁膜３に配線やコンタクトホールなどの溝パターン６を形成し、Cuからなるめっき層１０を析出させる。ＣＭＰ法による研磨で改質層３１の少なくとも一部を研磨し、Cuからなる配線や導電性プラグといった導電性パターン１１を形成する。 （もっと読む）

【課題】レジストポイズニングによる微細パターンの解像不良を低減して高品質な半導体装置を歩留まり良く提供することである。
【解決手段】 下層絶縁層を設ける工程と、前記下層絶縁層上に上層絶縁層を設ける工程と、前記上層絶縁層上にレジスト層を設ける工程と、前記レジスト層を所定パターンに形成し、該所定パターンのレジスト層を用いて絶縁層を所定パターンに形成する工程とを有する半導体装置の製造方法において、
前記下層絶縁層と前記上層絶縁層との境界領域に、Ｎ−Ｈ結合を有する物質とＣ−Ｈ結合を有する物質とを共に有することは無い中間層が形成される工程を有する。 （もっと読む）

【課題】キャパシタ誘電体膜の劣化を防止しながら、金属配線間を絶縁膜で所望に埋め込むことができる半導体装置の製造方法を提供すること。
【解決手段】シリコン基板（半導体基板）１の上方に下地絶縁膜９を形成する工程と、キャパシタQ1、Q2を下地絶縁膜９の上に形成する工程と、キャパシタQ1、Q2を覆う第１層間絶縁膜６８を形成する工程と、第１、第２配線溝３０、３３と、該配線溝３０、３３の底部から下に延びる第１、第２コンタクトホール３１、３４とを第１層間絶縁膜６８に形成する工程と、第１、第２配線溝３０、３３と第１、第２コンタクトホール３１、３４とに第１拡散防止膜３５と第１銅膜３６（第１導電体）とを埋め込む工程と、水素を含まない還元性ガス中において第１銅膜３６をアニールする工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】層間絶縁膜を表面研磨する工程を経て形成される半導体装置の信頼性を向上させる。
【解決手段】シリコン基板１の主面ｓ１上に、高耐圧ゲート絶縁膜ＩＧ１および高耐圧ゲート電極ＥＧ１からなる高耐圧ゲートＧ１を形成した後、サリサイドブロック膜ＳＡＢ、層間絶縁膜ＩＬを順に形成し、その層間絶縁膜ＩＬをＣＭＰにより研磨する。サリサイドブロック膜ＳＡＢは、下層から順に酸化シリコンを主体とする絶縁膜である保護酸化膜ｔ１と、窒化シリコンを主体とする絶縁膜である保護窒化膜ｔ２とによって形成する。また、層間絶縁膜ＩＬの研磨は、高耐圧ゲートＧ１上面のサリサイドブロック膜ＳＡＢに達するまで研磨する。 （もっと読む）

【課題】抵抗率が低く、表面粗度が低く反射率が高いタングステンを、ＣＶＤ法により基板上の間隙または凹状特徴部分に充填する方法を提供する。
【解決手段】基板に設けられた凹状部分を部分的に充填するタングステンバルクを堆積した後で、堆積されたタングステンの上部分を除去する。上部分の除去は、活性化されたフッ素種に基板を暴露することによって行われる。堆積されたタングステン粒子のうち急峻で突出している突起の頂点を選択的に除去することによって、除去処理は、凹状部分の側壁に沿ってタングステンを研磨することになる。堆積−除去のサイクルを複数回実行して、凹状部分を埋める。このようにして凹状部分が充填されると、ＣＭＰにおいてコアリング（ｃｏｒｉｎｇ）が発生しにくくなる。 （もっと読む）

【課題】 相互接続構造内にガウジング・フィーチャを導入することなくエレクトロマイグレーション耐性を向上させる相互接続構造を提供する。
【解決手段】 この構造は、バイア開口の底部に存在する金属界面層（または金属合金層）を含む。バイア開口は、第１の導電材料が埋め込まれた第１の誘電材料の上に位置する第２の誘電材料内に位置する。バイア開口の底部に存在する金属界面層（または金属合金層）は、第１の誘電体内に埋め込まれた下にある第１の導電材料と第２の誘電材料内に埋め込まれた第２の導電材料との間に位置する。また、エレクトロマイグレーション耐性が向上した相互接続構造を製造する方法も提供する。 （もっと読む）

【課題】端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる電子装置、電子装置の製造方法、電子機器を提供する。
【解決手段】本発明の半導体装置１は、半導体基板１０と、半導体基板１０に形成された貫通孔７内に設けられるとともに半導体基板１０の能動面１０Ａ側に部分的に突出する貫通電極５と、を有し、貫通電極５は、樹脂コア９と、樹脂コア９の少なくとも一部を覆う導電膜１５と、を有する。 （もっと読む）