【課題】 ＭＩＭ(Metal Insulator Metal)構造を有するキャパシタの信頼性、製造歩留まりを向上させる。
【解決手段】 キャパシタ（Ｃ）は、層間絶縁膜２８の電極溝２９内に形成された下部電極３３と、下部電極３３上に形成された誘電膜３５と、誘電膜３５上に形成された上部電極３６とからなるＭＩＭ構造を有している。さらに、上部電極３６および誘電膜３５は、下部電極３３よりも大きい面積で形成され、下部電極３３の全体が上部電極３６および誘電膜３５の内側に配置されるようになっている。 （もっと読む）

【課題】 バンク上に着弾した機能液の残渣を残さず、該機能液をパターン形成領域に確実に流し込ませ、信頼性の高い膜パターンを得る、膜パターンの形成方法、この形成方法により得られた膜パターン、この膜パターンを備えたデバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液Ｘ１を基板Ｐ上に配置して膜パターンを形成する方法である。まず、基板Ｐ上に膜パターンの形成領域３４に対応したバンクＢを形成する。そして、バンクＢによって区画されたパターン形成領域３４に機能液Ｘ１を配置する。そして、機能液Ｘ１を硬化処理して膜パターンとする。このとき、機能液Ｘ１の配置を、バンクＢ上面に対する機能液Ｘ１の前進接触角と後退接触角との差が１０°以上、かつ後退接触角が１３°以上となる条件の下で行う。 （もっと読む）

【課題】信頼性の高い表示装置を低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】一導電型の不純物領域を含む半導体層と、半導体層上にゲート絶縁層と、ゲート電極層と、一導電型の不純物領域と接する配線層と、ゲート絶縁層上に設けられ、配線層と接する導電層と、導電層と接する第１の電極層と、第１の電極層上に電界発光層と、第２の電極層とを有し、配線層は導電層を介して第１の電極層と電気的に接続している。 （もっと読む）

【課題】
ＤＲＡＭに用いられる王冠型構造のキャパシタにおいて、厚い絶縁膜に形成された深孔の内壁に下部電極を形成した後、下部電極外壁周囲の絶縁膜を溶液エッチングすると、機械的強度が減少するため、下部電極が倒壊しペアビット不良が発生する問題を回避する。
【解決手段】
王冠型もしくは円柱状からなる内側下部電極と王冠型の外側下部電極とからなる２重下部電極構造とし、導電プラグが形成された層間絶縁膜上に窒化シリコン膜を設け、内側の電極底部は窒化シリコン膜を貫通して導電プラグと接続し、外側の電極底部は窒化シリコン膜の表面に張出すように形成する。これにより下部電極自身が窒化シリコンの側壁に加えて窒化シリコンの上面にも接している構造となるので横方向に加わる力に対して機械的強度を向上させることができ、倒壊を防止することができる。 （もっと読む）

【課題】 製造工程における機械的強度を強くするとともに、配線間絶縁膜を低誘電率化する。
【解決手段】 本発明の半導体装置の製造方法は、以下の手順を含む。まず高密度絶縁膜を形成する（Ｓ１０２）。つづいて、高密度絶縁膜にビアホールおよび配線溝を形成する（Ｓ１０４）。次いで、ビアホールおよび配線溝を埋め込むように、配線およびビア金属膜を形成する（Ｓ１０６）。その後、ＣＭＰにより、配線溝外部に露出した金属膜を除去する（Ｓ１０８）。つづいて、Ｈｅプラズマ照射またはエネルギー線照射により、高密度絶縁膜表面を低密度化する（Ｓ１１０）。その後、低密度化された絶縁膜上にエッチングストッパ膜（またはキャップ膜）を形成する（Ｓ１１２）。 （もっと読む）

【課題】 異なる回路に対する異なる後工程（ＢＥＯＬ）配線を同一の半導体デバイス、即ちウェハ又はチップの上に形成する方法を開示する。
【解決手段】 １つの実施形態において、この方法は、第１誘電体層（１１０）内のデュアル・ダマシン構造体（１２４）を用いて第１回路（１０２）の上のＢＥＯＬ配線と、第１誘電体層（１１０）内のシングル・ダマシン・ビア構造体（１２６）を用いて第２回路（１０４）の上のＢＥＯＬ配線とを同時に形成するステップを含む。次に、この方法は、第２誘電体層（１５０）内のデュアル・ダマシン構造体（２２０）を用いて第１回路（１０２）の上のＢＥＯＬ配線と、第２誘電体層（１５０）内のシングル・ダマシン・ライン配線構造体（１６０）を用いて第２回路（１０４）の上のＢＥＯＬ配線とを同時に形成するステップを含む。シングル・ダマシン・ビア構造体は、デュアル・ダマシン構造体のビア部分の約２倍の幅を有し、シングル・ダマシン・ライン配線構造体は、デュアル・ダマシン構造体のライン配線部分の約２倍の幅を有する。異なる回路に対する異なる幅のＢＥＯＬ配線を有する半導体デバイスもまた開示される。 （もっと読む）

本発明は、ビット線構造およびその製造方法に関する。この方法では、分離トレンチ（Ｔ）は、導電性レンチ充填層（５）によって、第２コンタクト部（ＫＳ）と第２コンタクト部（ＫＳ）に隣接する第１コンタクト部（ＫＤ）との少なくとも付近が充填されている。上記導電性レンチ充填層（５）は、埋め込み接触バイパス線を得るために、第２コンタクト部（ＫＳ）に隣接する第１不純物領域（Ｄ）を相互連結している。
（もっと読む）

本発明は、多層配線構造を有する半導体装置において、半導体装置の層間絶縁膜の破損や剥離などを防止し、動作速度が高速であり、かつ安定な構造の半導体装置を実現することを目的としている。 本発明によれば、多層配線構造を有する半導体装置において、破壊靭性値の大きい絶縁膜を用いた配線構造を、多層配線構造中に形成することで、破壊靭性値の大きい絶縁膜によって、半導体装置にかかる応力の影響を緩和し、層間絶縁膜の破損や剥離を防止して安定な多層配線構造を形成することを可能とする。
（もっと読む）

【課題】良好な抵抗値を示すコンタクトプラグを備えた半導体装置の製造方法を提供する
こと。
【解決手段】
コンタクトプラグを備えた半導体装置の製造方法であって、半導体シリコン基板表面に設けられた高濃度Ｎ導電型拡散層の表面部分および層間絶縁層により形成されたコンタクトホールを通じて、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、注入量を１．０×１０^１３〜５．０×１０^１４／ｃｍ^２の範囲としてインジウムイオンを注入するこにより、前記コンタクトホール下部の前記高濃度Ｎ導電型拡散層の表面部分にインジウム含有層を形成することを特徴とする半導体装置の製造方法。 （もっと読む）

高密度のモノリシックな三次元メモリアレイにおける使用に適したメモリセルを説明する。メモリセルの好ましい実施形態において、比較的低い温度で結晶化させることができるゲルマニウムまたはゲルマニウム合金で形成された半導体接合ダイオードが、導体間に配置されて形成される。低温度材料の使用により、導体を銅またはアルミニウムで形成することが可能になり、銅およびアルミニウムは両方とも、非常に小さいフィーチャサイズで十分な電流を提供する、非常に密なスタックアレイを見越した、低抵抗率材料である。
（もっと読む）

下部電極（１５）、強誘電体膜（１６）及び上部電極（１７）を備えた強誘電体キャパシタが層間絶縁膜（１８）により覆われている。下部電極（１５）の一端は櫛歯状に加工されており、その残存部に整合するようにして、層間絶縁膜（１８）に複数のコンタクトホール（２１）が形成されている。即ち、複数のコンタクトホール（２１）のうちの少なくとも２個のコンタクトホールの下端間において、下部電極（１５）に隙間（切り欠き）が設けられている。そして、コンタクトホール（２１）を介して下部電極（１５）に接続された配線（２５）が層間絶縁膜（１８）上に形成されている。
（もっと読む）

相互接続構造において導電性バリヤ層又は他のライナ層を堆積させるための製造法、プロダクトストラクチュア、製造法、及びスパッタリングターゲット。バリヤ層（８２）は、アモルファスであってもよいがそうである必要がない、耐火性貴金属合金、例えば、ルテニウム/タンタル合金の導電性金属を含む。バリヤ層は、同様の組成のターゲット（９０）からスパッタすることができる。バリヤとターゲットの組成は、耐火性金属と白金族金属の組合わせ、例えば、ＲｕＴａから選ばれてもよい。銅貴金属シード層（１１２）は、誘電体（６６）の上のバリヤ層（７０）と接触させた銅とルテニウムの合金から形成することができる。 （もっと読む）

【課題】 第１導電型領域とよりも第２導電型領域とのほうが低いコンタクト抵抗率となる金属材料を用いて第１導電型領域の接点を形成することができる半導体装置およびその製造方法を提供する。
【解決手段】 周辺半導体領域５の不純物の濃度値よりも高い濃度値のｐ型不純物を含むｐ型領域５と、周辺半導体領域５の不純物の濃度値よりも高い濃度値のｎ型不純物を含み、ｐ型領域１と重複するように位置するｎ型領域２と、少なくともｎ型領域２上に位置する金属層３とを備える。 （もっと読む）

接地線抵抗とビット線容量が低いフラッシュメモリ半導体装置を提供する。 半導体装置は、複数の半導体素子を形成した半導体基板構造体上方に形成され、平坦な表面を有する第１絶縁層と、第１絶縁層の全厚さを貫通して形成された複数の柱状導電性プラグと、第１絶縁層の全厚さを貫通して形成され、延在する複数の壁状導電性プラグと、柱状導電性プラグと壁状導電性プラグとを覆って、第１絶縁層上に形成され、平坦な表面を有する第２絶縁層と、第２絶縁層の全厚さを貫通して形成され、柱状導電性プラグの少なくとも１つと接続される第１部分と、第２絶縁層の中間までの深さに形成され、壁状導電性プラグの少なくとも１つと離間しつつ交差する第２部分とをそれぞれ有するデュアルダマシン構造の複数の第１配線と、を有する。
（もっと読む）

複数のアクティブエリア（１２、１４、１６）が電界領域（１８）によってそれぞれ分離された集積回路（１０、２５０）と、その集積回路（１０、２５０）の製造方法である。第１アクティブエリア（１２）と電界領域（１８）上に第１ポリシリコンフィンガー（２０）が形成され、第２アクティブエリア（１６）と電界領域（１８）上に第２ポリシリコンフィンガー（２２）が形成される。第１アクティブエリア（１２）と電界領域（１８）上に第１絶縁層（１６８）が形成され、第２アクティブエリア（１６）と電界領域（１８）上の第１絶縁層（１６８）の一部上に第２絶縁層（１７０）が形成される。第１の電気相互接続（１７５）は、第１ポリシリコンフィンガー（２０）上に第１ポリシリコンフィンガーから誘電的に絶縁されて形成され、第２電気相互接続（１７７）は第２アクティブエリア（１６）上に第２アクティブエリアから誘電的に絶縁されて形成される。第１電気相互接続（１７７）は第２ポリシリコンフィンガー（２２）に電気的に結合される。
（もっと読む）

【課題】 ＬＯＣＯＳオフセット構造を採らなくても、トランジスタの耐圧が高い半導体装置の提供を提供する。
【解決手段】 ＭＯＳトランジスタ１００のゲート電極１１とドレインプラグ１７との間のシリコン基板１上に、絶縁膜７を介して電界集中緩和用のスポットプラグ１９が設けられており、このスポットプラグ１９は、ゲート電極２１の上方まで延ばされたソース電極２１に接続している。このような構成であれば、ゲート電極１１下とドレイン領域５との境界部分は、スポットプラグの影響を受けて電界集中が緩和され、その勾配が緩やかになる。 （もっと読む）

【課題】 良好な特性を有するＭＩＭ型キャパシタを半導体基板上に形成し、特別な製造工程を追加せずに製造する半導体装置及びその製造方法を提供する。
【解決手段】
下層層間絶縁膜３上に形成されたＭＩＭ型キャパシタ１１（下部電極膜８ａ、キャパシタ絶縁膜９ａ、上部電極膜１０ａからなる）は、下層配線６と上層配線１４ｃを接続するプラグ１４ａと同じ高さに形成することにより、上部電極用接続孔を必要としない。 （もっと読む）

【課題】接続層の形成が完了した下部構造物の上に形成される金属配線のステップカバレッジ特性を改善して信頼性を向上可能な半導体素子の製造方法を提供すること。
【解決手段】接触口（２３）に沿って層間絶縁膜（２２）上にＴｉＮバリア金属膜（４４）を形成するステップと、ＴｉＮバリア金属膜上にタングステン膜を形成するステップと、タングステン膜に対して過度エッチングを伴う第１エッチングを行い、接触口の内部に埋め込まれるタングステンプラグ（４５Ａ）を形成するステップと、露出したＴｉＮバリア金属膜に対して第２エッチングを行い、第１エッチング時に生成された接触口のトップ部の側壁の垂直プロファイルをスローププロファイル（４５Ｄ）に緩和させるステップと、全面にアルミニウム膜を形成するステップと、該アルミニウム膜を選択的にパターニングし、アルミニウム金属配線を形成するステップとを含む。 （もっと読む）

【課題】 半導体装置の性能を向上させる。
【解決手段】 不揮発性メモリセルのメモリトランジスタのゲート絶縁膜２５ａ用のＯＮＯ膜を形成し、その上にメモリトランジスタのゲート電極２０ａを形成し、ゲート電極２０ａの側面を急速熱酸化により酸化して絶縁膜２３を形成する。制御用トランジスタおよび高耐圧用のＭＩＳＦＥＴのゲート絶縁膜２５ｂ，２５ｄ用の酸化シリコン膜を熱酸化と該熱酸化後のＣＶＤにより形成してから、この酸化シリコン膜をＭＩＳＦＥＴ形成領域１Ｂで除去し、その後、熱酸化処理によりＭＩＳＦＥＴ形成領域１Ｂにゲート絶縁膜２５ｃ用の酸化シリコン膜を形成する。ゲート絶縁膜２５ｂ，２５ｄの膜厚は、ゲート絶縁膜２５ｃよりも厚い。 （もっと読む）

【課題】非接触でデータの送受信が可能な半導体装置は、鉄道乗車カードや電子マネーカードなどの一部では普及しているが、さらなる普及のためには、安価な半導体装置を提供することが急務の課題であった。上記の実情を鑑み、単純な構造のメモリを含む半導体装置を提供して、安価な半導体装置及びその作製方法の提供を課題とする。
【解決手段】有機化合物を含む層を有するメモリとし、メモリ素子部に設けるＴＦＴのソース電極またはドレイン電極をエッチングにより加工し、メモリのビット線を構成する導電層とする。 （もっと読む）