【課題】 チップ面積の増加を抑制しながら、周縁部における剥離を防止して高い耐湿性を確保することができる半導体装置及びその製造方法、並びにその半導体装置を製造する際に用いることができる位相シフトマスクを提供する。
【解決手段】 集積回路部１を取り囲むようにして主壁部２が設けられている。主壁部の各隅部と集積回路部との間に副壁部３が設けられている。副壁部の互いに直交する部位は、夫々主壁部の互いに直交する部位と平行に延びている。副壁部の中では、その屈曲部が主壁部の屈曲部に最も近く位置している。熱処理等により応力が集中したとしても、この応力が主壁部及び副壁部に分散されるため、層間の剥離及びクラックが生じにくくなる。また、例えクラック等が隅部に生じたとしても、主壁部及び副壁部が互いに連結されている場合には、外部からの水分は集積回路部には極めて到達しにくい。このため、極めて高い耐湿性を確保することができる。 （もっと読む）

【課題】 相変化メモリを有する半導体装置の製造歩留まりを向上させる。
【解決手段】 半導体装置の相変化メモリ領域１０Ａに、相変化膜４５と相変化膜４５に電気的に接続されたＭＩＳＦＥＴＱｎ１とにより、相変化メモリのメモリセルが形成され、半導体装置の周辺回路領域１０ＢにＭＩＳＦＥＴＱｎ２が形成される。相変化膜４５は、第２層配線である配線５４とＭＩＳＦＥＴＱｎ１のドレインであるｎ^＋型半導体領域２０ａとの間に形成され、相変化膜４５の下面側がプラグ４３を介してｎ^＋型半導体領域２０ａに電気的に接続され、相変化膜４５上の電極４６がプラグ５３を介して配線５４と電気的に接続されている。第１層配線である配線３４は、プラグ３３を介して、ｎ^＋型半導体領域１９ａ，１９ｂ，２０ｂに電気的に接続されている。 （もっと読む）

【課題】製造工程数を大幅に増加させることなく、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴとで異なる仕事関数を有する金属ゲート電極を形成する。
【解決手段】Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタとが形成された半導体装置であって、Ｎ型ＭＯＳトランジスタのゲート電極１０７ｎは、ゲート絶縁膜１０４に接するタングステン膜１０５ｎを具備し、Ｐ型ＭＯＳトランジスタのゲート電極１０７ｐは、ゲート絶縁膜１０４に接するタングステン膜１０５ｐを具備し、タングステン膜１０５ｎに含有される炭素の濃度が、タングステン膜１０５ｐに含有される炭素の濃度よりも低いことを特徴とする。 （もっと読む）

ヒ化ガリウム基板のような化合物半導体基板は、共融して金属基板（４００）に接着されている。半導体基板は状況に応じて薄くされる、そして、ビアまたはトレンチ（６０１）が、整合した相互接続を容易にするために、前面から金属基板（４００）まで形成される。金属基板（４００）によって与えられる機械的支持により、ビアまたはトレンチ（６０１）がどんな形であることも可能になる。トレンチ（６０１）は、熱隔離または熱拡散を与える、または（金属エア・ブリッジと組み合わせて）電磁遮蔽を可能にするために、特定の回路素子を取り囲むことができる。トレンチ構造物（６０１）は、また、標準的なビア・ホールと比較して、超短波で低いインピーダンスの接地接続を可能にする。金属基板（６００）を、接地面として、またはヒート・シンクとして使用することができる。
（もっと読む）

【課題】 塗布絶縁膜からの脱ガス反応を押さえ、塗布絶縁膜の変形やクラック等を回避して半導体装置としての信頼性向上をはかる。
【解決手段】 ヒューズ素子の側壁部もしくはそれを覆う絶縁談をテーパ形状に加工することにより、ヒューズ素子の近隣に存在する塗布絶縁膜との距離を大きくすることで塗布絶縁膜へ加わる熱ストレスを緩和し、塗布絶縁談からの脱ガス反応を押さえ塗布絶縁談の変形やクラック等を避ける。また、ヒューズ素子の側壁部もしくはそれを覆う絶縁膜にサイドスペーサを形成し、あるいはヒューズ素子の側壁部とさらにそれを覆う絶縁談にもサイドスペーサを形成することにより、一層、ヒューズ素子の近隣に存在する塗布絶縁膜との距離を大きくする。 （もっと読む）

【課題】被処理基板に残留する酸化物およびフッ化物を良好に除去することが可能で、かつ絶縁窓からの不純物汚染を抑制することが可能なプラズマ処理装置を提供する。
【解決手段】被処理基板が収納され、電磁波が透過される絶縁窓を有する真空チャンバと、この真空チャンバに水素を含むガスを供給するためのガス供給管と、真空チャンバ内に前記絶縁窓を通して電磁波を導入し、そのチャンバ内にプラズマを発生させるための電磁波導入手段とを具備し、前記絶縁窓は、前記真空チャンバ側の内面に電気伝導性材料膜が形成されていることを特徴とする。 （もっと読む）

【課題】上層の薄膜トランジスタ（ＴＦＴ）と下層のトランジスタの配線の接続を、歩留まり良く形成された多層構造の半導体集積回路を提供する。
【解決手段】第１及び第２のトランジスタ上に第１及び第２のＴＦＴを有し、第１のトランジスタのゲイト配線と第２のトランジスタのドレインは前記第１のＴＦＴのゲイト配線を介して電気的に接続され、第２のトランジスタのゲイト配線と第１のトランジスタのドレインは第２のＴＦＴのゲイト配線を介して電気的に接続され、第１のＴＦＴのドレインと第２のＴＦＴのゲイト配線は第１の配線を介して電気的に接続され、第２のＴＦＴのドレインと第１のＴＦＴのゲイト配線は第２の配線を介して電気的に接続される。 （もっと読む）

【課題】ＬＤＤ領域を有する微細ＴＦＴを、工程数の少ないプロセスで作製し、各回路に応じた構造のＴＦＴを作り分けることを課題とする。また、ＬＤＤ領域を有する微細ＴＦＴであってもオン電流を確保することを課題とする。
【解決手段】ゲート電極を２層とし、下層のゲート電極のゲート長を上層のゲート電極のゲート長よりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型のゲート電極を形成する。また、配線と半導体膜のコンタクト部をシリサイド化し、コンタクト抵抗を下げる。 （もっと読む）

【課題】超小型電子相互接続構造の多層キャップ障壁を提供すること。
【解決手段】本明細書には、少なくとも１つの低ｋサブレイヤと少なくとも１つの空気障壁サブレイヤとを有する低ｋ多層誘電拡散障壁層を有する構造が記載される。多層誘電拡散障壁層は金属の拡散に対する障壁であり、かつ空気の透過に対する障壁である。この構造の生成に関連した方法および組成物も記載される。これらの低ｋ多層誘電拡散障壁層を利用する利点は、導電性金属フィーチャ間のキャパシタンスの低下によるチップ性能の増大、および多層誘電拡散障壁層が空気を通さず金属拡散を防ぐことによる信頼性の増大である。
（もっと読む）

【課題】電界集中及び物理的なストレスにより配線及びビアプラグが損傷することを防止して、寿命が長く且つ信頼性が高い半導体装置を実現できるようにする。
【解決手段】半導体基板の上に、下層配線１３が形成され、下層配線１３の上には、絶縁膜１０が形成されている。絶縁膜１０の上部に設けられた配線溝の底面には絶縁膜１０を貫通し下層配線１３を露出するビアホールが設けられている。配線溝の底面及び側面並びにビアホール１７ａの底面及び側面にはタンタルからなるバリア膜１５が形成されている。ビアホールの底面は下層配線１３と絶縁膜１０との界面よりも下側に設けられており、バリア膜１５は、ビアホールの側面の下層配線１３と絶縁膜１０との界面における膜厚Ｔ₅が、ビアホールの底面における膜厚Ｔ₄よりも厚い。 （もっと読む）

【課題】 埋込配線の形成方法に関し、比誘電率の増加をもたらすことなくエッチング残渣を除去するとともに、金属の浸食をもたらすことなく配線露出表面の清浄化を行う。
【解決手段】 下層の配線１を露出させるための開口を伴う配線溝孔エッチング後に、プラズマ励起により配線上の残渣５を剥離処理したのち、大気中に晒すことなく、気体状態の有機系ガス６により配線の露出部表面の清浄化処理を行う。 （もっと読む）

【課題】半導体装置及びその製造方法における信頼性の向上を図る。
【解決手段】本発明の半導体装置は、半導体基板１上に第１の絶縁層２を介して形成されたパッド電極３と、前記半導体基板１の裏面から前記パッド電極３の表面に到達するように形成されたビアホール８とを有するものにおいて、前記ビアホール８が、前記半導体基板１の裏面に近い部分よりも前記パッド電極３に近い部分の開口径が広くなるように形成された第１の開口部７Ａと、前記第１の開口部７Ａに連なり、前記半導体基板１の表面に近い部分よりも前記パッド電極３の表面に近い部分の開口径が狭くなるように前記第１の絶縁層２に形成された第２の開口部７Ｂとから成ることを特徴とする。 （もっと読む）

【課題】 水分の侵入に伴う劣化を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】 強誘電体キャパシタを形成した後、この強誘電体キャパシタに接続されたＡｌ配線３０（導電パッド）を形成する。次に、Ａｌ配線３０の周囲にシリコン酸化膜３２及びシリコン窒化膜３３を形成する。そして、シリコン酸化膜３２への水分の侵入を抑制する侵入抑制膜としてＡｌ₂Ｏ₃膜３５を形成する。 （もっと読む）

【課題】配線材料となるＣｕの拡散を防止し、配線間リークが少なく、又、凹凸が少なく、それだけ信頼性が高く、更には配線プロセスが簡略化され、コストがそれだけ低廉なものになる半導体装置を提供することである。
【解決手段】基板１と、前記基板１上に設けられたＣｕ配線層８，１９と、前記Ｃｕ配線層８，１９上に設けられた層間絶縁層９，２０とを具備する半導体装置であって、前記層間絶縁層９、２０がＣｕ拡散防止機能を有する塗布型絶縁膜である。 （もっと読む）

【課題】 バリア層を形成する前にビアホール底部に形成された酸化Ｃｕ層を除去する際に、ダメージ等の問題がなく、大口径の基板であっても均一に除去できる半導体装置の製造方法および製造装置を提供する。
【解決手段】 ビアホール底部に形成された酸化Ｃｕ層を有機酸洗浄により還元処理する還元処理工程Ｓ１０１と、前記還元処理工程Ｓ１０１後にスパッタリングによりバリア層を形成するバリア層形成工程Ｓ１０６と、前記バリア層形成後にスパッタリングによりＣｕシード層を形成するＣｕシード層形成工程Ｓ１０７とを有し、前記還元処理工程Ｓ１０１と前記バリア層形成工程Ｓ１０６と前記Ｃｕシード層形成工程Ｓ１０７とを同一の製造装置内で連続して行う。これにより、低比誘電率材料からなる層間絶縁膜を劣化させることなく、かつ半導体基板面内にわたって均一に、下層配線Ｃｕとバリア層との間に良好なコンタクトを形成することが可能となる。 （もっと読む）

【課題】熱膨張差に起因する応力歪みを樹脂ポストにおいて効果的に吸収・緩和させることができるとともに、高密度な配線設計が可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】電極９を有する半導体基板１上の所定位置に形成された突起状の樹脂ポスト３と、前記樹脂ポスト３上に形成され一端部が前記電極９に電気的に接続された金属配線層４と、前記金属配線層４上に形成され前記樹脂ポスト３の頂部に整合する領域に前記金属配線層４を露出する開口部５ｂを備えた絶縁性の封止層６と、前記開口部の金属配線層上に形成された金属パッド７と、前記金属パッド７上に載置されたはんだバンプ８とを備えてなる半導体装置。 （もっと読む）

【課題】 周辺回路領域の電気的構成要素を形成する際に、設計マージンの減少を極力抑制できるようにする。
【解決手段】 周辺回路領域Ｐにおいて、シリコン窒化膜１８が孔部１９の内側壁面で且つ接続配線層１７の外側壁面に形成されているため、隣接するコンタクト形成領域ＣＰおよびＣＰ間の平面的な最短距離が従来に比較して短くなったとしても形成位置およびその形成領域を極力調整することができ、周辺回路領域Ｐにおける設計マージンの減少を極力抑制できるようになる。 （もっと読む）

【課題】 断線等の不具合の発生を抑制し、ＣＭＰ工程に要する時間を適正な範囲に抑え、めっき工程終了時点及びＣＭＰ工程で十分な平坦化ができ、余剰な金属を余すことなく除去でき、シード層、バリア層、絶縁層等の間に剥離を生じることなく、且つディシングやエロージョンを生じることもないような金属めっき膜を電解めっきにより基板に形成して基板配線を形成する基板配線形成方法、装置，及びめっき抑制物質転写スタンプを提供すること。
【解決手段】 基板１０に形成された配線溝やコンタクトホール等の凹部１１を電解めっきにより銅１３で埋め込み配線を形成する基板配線形成方法において、基板の凹部１１内表面を除く該基板１０の最表面にめっきを抑制するめっき抑制物質（インク４）を付着させる工程、電解めっきを行う工程、めっき抑制物質（インク４）を離脱させる工程、さらに電解めっきを行う工程を備えた。 （もっと読む）

【課題】 強誘電体キャパシタのダメージを防止しながら、安定した特性を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】 配線より厚いＡｌ₂Ｏ₃膜４１を保護膜として形成した後、ＣＭＰにより、導電性バリア膜１８が露出するまでＡｌ₂Ｏ₃膜４１を研磨する。つまり、Ａｌ₂Ｏ₃膜４１に対して、導電性バリア膜１８をストッパ膜としてＣＭＰを行う。次に、例えば高密度プラズマ法によりシリコン酸化膜１９を全面に形成し、その表面を平坦化する。次いで、シリコン酸化膜１９上に、水素及び水分の侵入を防止する保護膜としてＡｌ₂Ｏ₃膜２０を形成する。更に、Ａｌ₂Ｏ₃膜２０上に、例えば高密度プラズマ法によりシリコン酸化膜２３を形成する。その後、シリコン酸化膜２３、Ａｌ₂Ｏ₃膜２０及びシリコン酸化膜１９に、導電性バリア膜１８まで到達するビアホールを形成し、その内部にＷプラグ２４を埋め込む。 （もっと読む）

【課題】 半導体装置の製造に際し、より効率的な清浄化処理を行う方法を提供することである。
【解決手段】 絶縁性表面の一部に、金属からなる導電領域が露出した基板を、処理チャンバ内に搬入する。処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、基板を清浄化する。有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、処理チャンバ内に導入して、基板上に薄膜を形成する。 （もっと読む）