【課題】各種装置が設置されたフレキシブルな基板に対する外力の変化によって、装置の作動あるいは非作動を選択する機能を各種装置に付加し、さらにフレキシブルな基板に設置された複数の回路素子の機能の中から、基板に対する外力を変化させることで使用者が必要な機能を選択して作動させることを可能とする半導体装置及び半導体装置の作製方法を提供する。
【解決手段】半導体装置１１０は、基板１０上に形成された複数の回路素子と、複数の前記回路素子上に形成された絶縁膜と、前記絶縁膜上に形成された前記回路素子同士を接続する複数の配線とを有し、前記絶縁膜は、前記配線を分断する開口部８１を有し、前記基板を曲げたとき、分断された前記配線７７、７８同士が接触して複数の前記回路素子のうち少なくとも２つの前記回路素子が電気的に接続するような接続部を有している。 （もっと読む）

【課題】デュアルダマシン法により配線層を形成するに際し、微細なビアホール及び配線トレンチへの配線材の埋め込みを容易にしうる半導体装置及びその製造方法を提供する。
【解決手段】 ビアホール形成領域以外の領域を覆うマスク２０と、配線トレンチ形成領域以外の領域を覆うマスク２２とをマスクとして絶縁膜１６，１８にビアホール２６及び配線トレンチ３２を形成するに際し、ビアホール形成領域の周辺部に絶縁膜１８の上面が露出し周辺部を除く配線トレンチ形成領域内のマスク２０が残存するようにマスク２０を等方性エッチングした後、マスク２０及び絶縁膜１８，１６を異方性エッチングすることにより、上部に幅広部３４を有するビアホール２６と、ビアホール２６の幅広部２６に接続された配線トレンチ３２とを形成する。 （もっと読む）

【課題】 コンタクトホールやビアホールのホール接続部に関し、パターンの疎密にかかわらず、抵抗の上昇を抑制し、抵抗ばらつきのないより安定した構成を有する半導体装置及びその製造方法を提供する。
【解決手段】 絶縁層１１下の任意の接続領域１０に到達するホール１２が形成されている。配線部材１３は、ホール１２に埋め込まれると共に、絶縁層１１上に延在する。ホール１２上方を含んで配線部材１３上に配線部材１４が形成されている。配線部材１４は配線部材１３と共に絶縁層１１上の配線パターン１６を構成している。ホール１２上部の配線部材１３は、例えばＷで、リセスができないよう絶縁層１１上に所定厚さ保持されている。従って、ホールパターンの疎密に関係なく、ホール１２上部はリセスが極めてでき難い構造になる。 （もっと読む）

銅含有金属で満たされるトレンチ（１０４）の３つの側壁（１０５５）に補強層（１０５）を設けることによって、少なくとも或る程度まで、低ｋ誘電体材料（１０２）が熱機械的に閉じ込める度合いが弱いことを補償することができ、それによりエレクトロマイグレーション効果を低減し、それゆえ、銅に基づく金属線と共に低ｋ誘電体材料（１０２）を含むメタライゼーション層を有する複雑な半導体デバイスの寿命を延ばすことができる。
（もっと読む）

【課題】 半導体装置に熱処理を施したとしてもコンタクトプラグの周囲に形成された窒化膜に生じる熱変形を抑え、半導体装置の電気的特性を維持することができる半導体装置の製造方法を提供する。
【解決手段】 工程１４では、シリコン基板１２上の層間絶縁膜１４にコンタクトホール１５ａを形成する。工程１５では、シリコン基板１２におけるコンタクトホール１５ａの下側に不純物３１を導入する。工程１６では、導入した不純物３１を、例えば、８００℃の温度の熱処理によって拡散してドレイン電極２３の領域を広げる。工程１７及び１８では、コンタクトホール１５ａの内面にチタン膜２８及び窒化チタン膜２９を形成する。工程１９では、半導体装置１１に、例えば、５２０℃の温度の熱処理を施して、シリコン基板１２におけるバリアメタル２６とシリコン基板１２との間にシリサイド膜１６を形成する。 （もっと読む）

【課題】ゲート抵抗およびゲート間の干渉を減らすことが可能なタングステンゲート電極を有する半導体素子の製造方法を提供する。
【解決手段】半導体基板上にゲート酸化膜１１とポリシリコン膜１２，１４と窒化膜を形成し、これらをパターニングしてポリゲートを形成する。前記ポリゲートの側面にスペーサ１８を形成する。全表面上に犠牲窒化膜１９を形成し、全面に層間絶縁膜２０を形成する。前記窒化膜が露出するように、前記層間絶縁膜２０と前記ポリゲート上に形成された犠牲窒化膜１９を平坦除去する。前記窒化膜を除去すると同時に、前記犠牲窒化膜１９の上部を除去する。前記窒化膜の除去により露出した側面に絶縁膜スペーサ２２を形成し、前記犠牲窒化膜が除去された部分２１に絶縁膜を充填する。前記窒化膜が除去された部分にタングステンゲート２３を形成する。 （もっと読む）

【課題】 デバイスを形成する領域における半導体膜の電位を基板電位と同じにするか、別にするかのレイアウトの自由度を増加させることができる半導体装置を得る。
【解決手段】 半導体基板と、半導体基板上に形成された埋め込み絶縁膜と、埋め込み絶縁膜上に形成された半導体膜と、半導体膜の一部の領域を囲うように形成されたトレンチ分離と、トレンチ分離で囲まれた領域内に形成され、半導体膜及び埋め込み絶縁膜を貫通して半導体基板に接続された基板電位コンタクトとを有する。 （もっと読む）

【課題】 水素によるキャパシタ誘電体膜の劣化を防止することが可能な半導体装置の製造方法を提供すること。
【解決手段】 シリコン（半導体）基板１の上に下地絶縁膜１０を形成する工程と、下地絶縁膜１０の上に、下部電極１１ａ、キャパシタ誘電体膜１２ａ、及び上部電極１３ａを順に形成してなるキャパシタQを形成する工程と、キャパシタQを覆う第１層間絶縁膜１５を形成する工程と、第１層間絶縁膜１５の上に、シリコン基板１にバイアス電圧を印加しないプラズマCVD法により第１保護絶縁膜１６を形成する工程と、を有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】デュアルダマシン構造を形成する際、合わせずれが生じた場合の下層の配線間絶縁膜への接続孔の掘り込みを抑制し、接続孔を加工制御性よく形成する半導体装置の製造方法を提供する。
【解決手段】基板1上にエッチング阻止膜7、第１絶縁膜8、第２絶縁膜9、第１、第２、第３マスク形成層を順次成膜し、第３マスク形成層をパターンニングして、配線溝パターンを有する第３マスク12'を形成し、第３マスク12'から第２絶縁膜9までをエッチングし、接続孔13を開口する。第3マスク12’上から第２マスク形成層をエッチングして配線溝パターンを有する第2マスク21’を形成し、第１絶縁膜8の途中まで接続孔13を掘り下げる。第３マスク12’上から第１マスク形成層をエッチングして配線溝パターンを有する第１マスク10'を形成し、エッチング阻止膜7の途中まで接続孔13を掘り下げる。第２マスク21'上から第２絶縁膜9をエッチングして第２配線溝14を形成し、エッチング阻止膜7を除去した後、第２マスク21'を除去する。 （もっと読む）

【課題】 ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 ＣＭＩＳＦＥＴを構成するｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１は、ゲート絶縁膜１４，１５が酸窒化シリコン膜からなり、ゲート電極２３，２４が、ゲート絶縁膜１４，１５上に位置するシリコン膜を含んでいる。ゲート電極２３，２４とゲート絶縁膜１４，１５との界面近傍に、１×１０^１３〜５×１０^１４原子／ｃｍ^２の面密度でＨｆのような金属元素が導入されている。ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 （もっと読む）

集積回路に用いるための、小さく高密度に間隔をあけた孔もしくは支柱の配列を形成するための方法を開示する。高密度に充填された構成物を形成するために、様々なパターン転写ステップ、および、エッチングステップを、ピッチ減少化技術と組み合わせて用いることができる。一つの層に統合することができる、交差し引き伸ばされた構成物のピッチが減少しているパターンの重ね合わせたものを形成するために、従来のフォトリソグラフィーステップをピッチ減少化技術と組み合わせて用いることができる。 （もっと読む）

【課題】銅または銅合金からなる導電性のダマシン構造を含んだ集積回路構造のバリア層の形成方法を提供する。
【解決手段】導電構造（１６、２２）の側壁には、金属層、中間層が交互に積層され、少なくとも３つの層を含んだ積層構造（３２）が設けられている。積層構造（３２）の中に非常に薄い層があるにもかかわらず、外部電流を用いて銅を電解析出するために必要な導電率の高さに起因した銅の拡散に対する、高い障壁作用が得られる。 （もっと読む）

【課題】 膜厚の異なるゲート絶縁膜を備えた構成の半導体装置で、ゲート絶縁膜剥離の工程の短縮を図りながら優れた特性を有する半導体装置の製造方法を提供する。
【解決手段】 ＮＡＮＤフラッシュメモリで、周辺回路の高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎと低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐについて、ゲート電極７の形成後に、不純物のイオン注入時に、リソグラフィ処理で同時にゲート絶縁膜６、８を除去し、イオン注入を行う。これにより、低電圧駆動トランジスタＬＶ−Ｐのシリコン基板１表面がシリコンガウジングを発生するが、特性に悪影響を与えることなくリソグラフィ工程を統合できる。 （もっと読む）

【課題】 低誘電率膜の機械的、熱的ストレス耐性を向上しつつ、プロセスチャージングダメージ耐性の向上を実現する。
【解決手段】 基板１上に下方より順に形成された第１から第５の絶縁膜２，４，５，１３，１４と、第３の絶縁膜５内に設けられた、第１の導電性材料からなる第１のダミービア１１と、第５の絶縁膜１４内に設けられた、第２の導電性材料からなる第２のダミービア１６とを備え、平面的に見て、第２のダミービア１６は第１のダミービア１１の直上上方に形成され、第１のダミービア１１と第２のダミービア１６は、第４の絶縁膜１３によって電気的に絶縁されている。 （もっと読む）

【課題】エレクトロマイグレーション劣化が生じにくく、高電流密度まで安定して通電可能な高信頼半導体集積回路配線構造を実現させること。
【解決手段】半導体基板上に堆積された下敷き絶縁膜層である酸化シリコン膜11の上に、Ｔｉ層12-1、Ｐｔ層12-2、Ａｕ層12-3、Ｐｔ層12-4、Ｔｉ層12-5を順次堆積してリフトオフすることによって、積層配線金属層12を形成し、酸化シリコン膜11と積層配線金属層12との上に、層間絶縁膜層である窒化シリコン膜13を堆積することによって半導体集積回路配線構造を構成する。 （もっと読む）

【課題】エレクトロマイグレーション耐性およびストレスマイグレーション耐性に優れた配線構造およびこの配線構造を少ない工程数で形成する形成方法を提供する。
【解決手段】第１絶縁層１０２が有する下層溝の内面に第１拡散防止膜１０４を介して埋め込み形成された下層配線１０５と、下層配線１０５上に形成された高融点金属または高融点金属化合物からなる層間拡散防止膜１０６と、第２絶縁層１０８および層間拡散防止膜１０６を貫通して下層配線１０５に達するビアホール１０９の内面に形成された導電性の第２拡散防止膜１１２と、この第２拡散防止膜１１２を介してビアホール内に埋め込み形成された導電体１１４とを備え、ビアホール底部における下層配線１０５の上面から第２絶縁層１０８の側面にわたって層間拡散防止膜１０６の構成材料からなる付着膜１０６ａが形成されたことを特徴とする配線構造。 （もっと読む）

【課題】低誘電率層間絶縁膜に導入されたダメージに起因する配線の性能の劣化を抑制した半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、配線溝若しくは接続孔の少なくとも一方が形成され、配線溝若しくは接続孔表面近傍の炭素濃度若しくは膜密度が内部の炭素濃度若しくは膜密度と同等若しくはそれより高い低誘電率絶縁膜と、前記配線溝若しくは接続孔内に形成された導電体層と、前記低誘電率絶縁膜と前記導電体層との間に設けられたバリアメタルと、前記バリアメタルと前記低誘電率絶縁膜との間に設けられた第２の絶縁膜とを具備する配線構造を具備する。 （もっと読む）

金がバックメタル層（１１８）から半田（１６４）に溶出するのを防止する半導体パッケージ（１００）、及び同パッケージを形成する方法が提供される。例示としての方法では、金属パッド（１１２）及び基板（１１６）を含む半導体ウェハ積層構造（１１０）を設ける。接着／メッキ層（１１５）を基板（１１６）の上に形成する。金層（１１８）をメッキにより接着／メッキ層（１１５）の表面に形成する。金層をダイシングストリート領域（１２４）でエッチングして、金層（１１８）及び接着／メッキ層（１１５）のエッジ部分（１２８）を露出させる。バリアメタル層（１３０）を堆積させてエッジシール（１２９）を露出エッジ部分（１２８）の周りに形成する。エッジシール（１２９）は、ウェハ積層構造（１１０）をリードフレーム（１６２）に半田付けするときに、金がバックメタル層（１１８）から半田（１６４）に溶出する現象を防止する。
（もっと読む）

【課題】
ギガビット級ＤＲＡＭ用キャパシタの誘電体に用いる酸化タンタルの高誘電率化のために結晶化すると、結晶粒界が膜厚方向に貫通してリーク電流のパスが生成され電荷保持特性が劣化する。リーク電流の増大を回避し、酸化タンタルを含む誘電体のＥＯＴが２ｎｍ以下となる、ＭＩＭ構造でスタックトレンチ型のキャパシタおよびその製造方法を提供する。
【解決手段】
酸化タンタルを原子層蒸着法で形成し、ポスト酸化アニールを不要とし、金属下部電極の酸化剥離を防止する。酸化タンタルの結晶化が容易な４〜４．８ｎｍの膜厚で形成し非酸化性雰囲気で結晶化する。その上に厚さ０．５〜１．５ｎｍの結晶分断層を形成し、さらに酸化タンタルおよび結晶分断層を積層して多層化する。これにより、酸化タンタル積層時のエピタキシャル成長を抑止して結晶粒界の膜方向貫通を防止する。 （もっと読む）

【課題】
ＤＲＡＭに用いられる王冠型構造のキャパシタにおいて、厚い絶縁膜に形成された深孔の内壁に下部電極を形成した後、下部電極外壁周囲の絶縁膜を溶液エッチングすると、機械的強度が減少するため、下部電極が倒壊しペアビット不良が発生する問題を回避する。
【解決手段】
王冠型もしくは円柱状からなる内側下部電極と王冠型の外側下部電極とからなる２重下部電極構造とし、導電プラグが形成された層間絶縁膜上に窒化シリコン膜を設け、内側の電極底部は窒化シリコン膜を貫通して導電プラグと接続し、外側の電極底部は窒化シリコン膜の表面に張出すように形成する。これにより下部電極自身が窒化シリコンの側壁に加えて窒化シリコンの上面にも接している構造となるので横方向に加わる力に対して機械的強度を向上させることができ、倒壊を防止することができる。 （もっと読む）