【課題】本発明は、銅合金配線とビアとの接続面に、窒素を含むバリヤメタル膜が形成されている構造を有する半導体装置であって、銅合金配線とビアとの間における電気抵抗の上昇を抑制することができる半導体装置等を提供する。
【解決手段】本発明に係る半導体装置では、第一の層間絶縁膜内に配設されており、主成分であるＣｕにＡｌを添加した第一の銅合金配線と、第一の層間絶縁膜上に形成される第二の層間絶縁膜と、第二の層間絶縁膜内に配設されており、主成分であるＣｕにＡｌを添加した第二の銅合金配線とを、備えている。そして、第二の銅合金配線のＡｌの濃度は、第一の銅合金配線の前記Ａｌの濃度未満である。 （もっと読む）

【課題】銅又は銅合金からなる配線との密着性が高いバリアメタル層を備え、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置では、半導体基板１００の上方に配置された絶縁膜１０６と、絶縁膜１０６中の溝に配置され、銅又は銅合金からなる配線１１５とを備え、絶縁膜１０６と配線１１５との間に、白金族元素、又は白金族元素の合金からなるバリアメタル層を有しており、バリアメタル層は、非晶質構造を有する第１のバリアメタル層１０９と第１のバリアメタル層１０９の上に配置された多結晶構造を有する第２のバリアメタル層１１０からなる積層構造であり、第２のバリアメタル層１１０には銅が含まれており、第２のバリアメタル層１１０中の金属に占める銅の割合は５０ａｔ％以下である。 （もっと読む）

【課題】微細なトレンチまたはホール等の凹部にボイドを発生させずに確実にＣｕを埋め込むことができ、かつ低抵抗のＣｕ配線を形成すること。
【解決手段】ウエハＷに形成されたトレンチ２０３を有する層間絶縁膜２０２において、トレンチ２０３の表面にバリア膜２０４を形成する工程と、バリア膜２０４の上にＲｕ膜２０５を形成する工程と、Ｒｕ膜２０５の上に、加熱しつつ、ＰＶＤによりＣｕがマイグレーションするようにＣｕ膜２０６を形成してトレンチ２０３を埋める工程とを有する。 （もっと読む）

【課題】めっき膜厚の制御を精度よく行う。
【解決手段】半導体基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電性材料で埋め込むめっき工程を含む半導体装置の製造方法において、めっき工程は、複数の凹部のうち所定幅以下の微細な凹部が導電性材料で埋め込まれる際に、所定の第１の基準電流密度を半導体基板全面における各複数の凹部の側壁の面積を含む第１の表面積Ｓ_１と各複数の凹部の側壁の面積を含まない第２の表面積Ｓ_２との表面積比Ｓｒ＝Ｓ_１／Ｓ_２に基づき補正した第１の電流密度でめっき処理を行う工程（Ｓ１０４）を含む。 （もっと読む）

【課題】非破壊かつオンラインで金属層の結晶粒径及び粒径分布を評価する方法を実現する。
【解決手段】結晶組織を有し特定の面方位においてＸ線に対して回折ピークを持つ金属層にＸ線を照射して得られる回折ピークを入手するステップＡ、回折ピークに基づいて面積平均コラム長及び体積平均コラム長を求めるステップＢ、面積平均コラム長及び体積平均コラム長から結晶粒径の対数正規分布を求めるステップＣを具備する。 （もっと読む）

【課題】配線及び絶縁膜へダメージを与えることなく、絶縁膜上の導電性の不純物によるめっきの異常成長を抑制することができる表面被覆方法、並びに該方法を用いて製造される半導体装置、及び実装回路基板の提供。
【解決手段】水溶性樹脂、有機溶剤、及び水を含有する表面被覆材料を、表面に露出した絶縁膜及び表面に露出したパターニングされた金属配線を有する積層体の少なくとも前記絶縁膜の表面を覆うように塗布し、前記絶縁膜の表面に被膜を形成する表面被覆方法である。 （もっと読む）

【課題】配線パターンを覆う絶縁層をできる限り薄くする。
【解決手段】配線パターン１は、第一の一対の端子３，４及び該第一の一対の端子３，４間を接続する複数の第一の引き回し部５を有する第一の配線２と、第二の一対の端子７，８及び該第二の一対の端子７，８間を接続する少なくとも一つの第二の引き回し部９を有する第二の配線６とを含む。 （もっと読む）

【課題】孤立パターンに銅の化合物が析出するのを抑制する半導体装置の製造方法と、半導体装置とを提供する。
【解決手段】半導体装置では、素子・基板層ＥＳＬの低誘電率膜ＬＯＷ１、ファイン層ＦＬの極低誘電率膜ＥＬＫ１等およびセミグローバル層ＳＧＬの低誘電率膜ＬＯＷ２等のそれぞれの開口部に形成されるアライメントマークＡＭおよび重ね合わせ検査マークＫＭが、半導体基板ＳＵＢに形成された所定の導電型の不純物領域ＩＲに電気的に接続されて、アライメントマークＡＭおよび重ね合わせ検査マークＫＭが接地電位に固定されている。 （もっと読む）

【課題】半導体装置の性能と信頼性を向上させる。
【解決手段】ｎチャネル型ＭＩＳＦＥＴＱｎ１，Ｑｎ２を覆うように半導体基板１上に引張応力膜としての窒化シリコン膜５を形成する。窒化シリコン膜５は窒化シリコン膜５ａ，５ｂ，５ｃの積層膜である。窒化シリコン膜５ａ，５ｂの膜厚の合計は、サイドウォールスペーサＳＷ１とサイドウォールスペーサＳＷ２との間の間隔の半分よりも小さく、窒化シリコン膜５ａ，５ｂは、成膜後に紫外線照射処理を行って引張応力を増大させる。窒化シリコン膜５ａ，５ｂ，５ｃの膜厚の合計は、サイドウォールスペーサＳＷ１とサイドウォールスペーサＳＷ２との間の間隔の半分以上であり、窒化シリコン膜５ｃに対しては紫外線照射処理を行わない。 （もっと読む）

【課題】より小さな径の基板貫通ヴィアが形成できるようにする。
【解決手段】基板１０１の回路が形成されている主表面１０１ａ側から所望の孔径の範囲で形成可能な深さに形成された第１孔部１０２と、基板１０１の裏面側から形成されて第１孔部１０２に接続する第２孔部１０３と、第１孔部１０２の内部に形成された第１孔部配線１０４と、第１孔部配線１０４に接続して基板１０１の主表面１０１ａ側に形成された表面配線層１０５と、第２孔部１０３の内部に第１孔部配線１０４に接続して形成された第２孔部配線１０６と、第２孔部配線１０６に接続して基板１０１の裏面側に形成された裏面配線層１０７とを備える。 （もっと読む）

【課題】特性の良好な半導体装置を製造する。また、スループットを向上させ、製造コストを低減する。
【解決手段】開口部ＯＡ１および絶縁膜（２１、２３）上に銅のＣｕシード層２７を形成する工程と、Ｃｕシード層上に、フォトレジスト膜を形成する工程と、Ｃｕシード層上に、メッキ成長により銅膜３１ａを形成する工程と、銅膜上に、Ｎｉ膜３１ｂを形成する工程と、により、再配線３１を形成する。この後、再配線３１上の開口部（ＯＡ２、パッド領域）にＡｕ膜３３ｂを形成した後、フォトレジスト膜を除去し、Ｎｉ膜３１ｂに不動態化処理を施す。この後、再配線３１の形成領域以外のＣｕシード層２７をエッチングする。かかる工程によれば、Ｎｉ膜３１ｂの表面に不動態化膜３５が形成され、上記エッチングによるＮｉ膜３１ｂの膜減りを低減できる。また、膜減りを考慮したＮｉ膜の厚膜化による基板の歪みによる不具合を低減できる。 （もっと読む）

【課題】封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置と、その製造方法を提供する。
【解決手段】本発明に係る半導体装置１は、導電性を有する剛体からなる基板２と、該基板の少なくとも一方の面に絶縁部３を介して配された導電部５と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルム６と、を備えている。前記基板２は、一方の面に開口する凹部及び／又は貫通孔２ａを備え、該凹部及び／又は該貫通孔はその内部が略全域にわたって、前記フィルム６により充填されている形態をなす。 （もっと読む）

【課題】さらなるＤＲＡＭの大記憶容量化を図る。
【解決手段】半導体記憶装置が、単結晶半導体材料を含む基板の一部を有する駆動回路と、当該駆動回路上に設けられる多層配線層と、当該多層配線層上に設けられるメモリセルアレイ層とを有する。すなわち、当該半導体記憶装置においては、駆動回路と、メモリセルアレイとが重畳して設けられる。したがって、単結晶半導体材料を含む基板に駆動回路及びメモリセルアレイを同一平面に設ける場合と比較して、当該半導体記憶装置の集積度を高めることが可能となる。 （もっと読む）

【課題】本発明は、光電変換膜が半導体基板上に積層された積層型の半導体装置に関する。
【解決手段】半導体基板と、半導体基板上に形成され、交互に積層された層間絶縁膜と配線層とからなる多層配線層と、多層配線層内において、半導体基板の周縁に沿って環状に形成されたシールリングとを備え、シールリングは、各配線層に形成された環状のシール配線と、各層間絶縁膜に少なくとも１つ形成された環状のシールビアとが積層された構造であり、シールビアを介して積層方向に隣接する少なくとも１組のシール配線では、下方のシール配線の外周面の位置が、上方のシール配線の外周面の位置よりも外側にあることを特徴とする半導体装置。 （もっと読む）

【課題】半導体装置の小型化、特に、狭ピッチ化に対する技術を提供する。
【解決手段】半導体チップ１Ｃ上に設けられたパッド２と、プローブ領域１０Ａおよび接続領域１０Ｂのパッド２上に開口部１１を有し、半導体チップ１Ｃ上に設けられたパッシベーション膜３と、接続領域１０Ｂのパッド２上に開口部１２を有し、パッド２上およびパッシベーション膜３上に設けられたパッシベーション膜５と、パッド２と電気的に接続され、接続領域１０Ｂ上およびパッシベーション膜５上に設けられた再配線７とを備える。接続領域１０Ｂより半導体チップ１Ｃの外周部側に設けられたプローブ領域１０Ａのパッド２にプローブ痕１００が存在し、接続領域１０Ｂから半導体チップ１Ｃの中央部側に延びて再配線７が存在している。 （もっと読む）

【課題】半導体装置の金属配線を高信頼性化する。
【解決手段】一つの実施形態によれば、半導体装置は、第１の配線材、開口部、及び電極端子部が設けられる。第１の配線材は、半導体基板上の第１の層間絶縁膜上に設けられ、配線層として用いられる。開口部は、第１の配線材上に設けられた第２の層間絶縁膜をエッチングして形成される。電極端子部は、開口部及び開口部周囲の第２の層間絶縁膜上に設けられ、第１の配線材に接するバリアメタル膜、シードメタル膜、及び第２の配線材が開口部を覆うように積層形成され、第２の配線材の上部及び側面に被覆メタル膜が形成される。 （もっと読む）

【課題】デュアルダマシン法による銅配線接続において、コンタクト抵抗の上昇を抑制する半導体装置の製造方法を提供する。
【解決手段】第１の配線２５上に積層された第１の拡散防止膜２７及び層間絶縁膜のうち、第１の層間絶縁膜２８をエッチングすることで第１のホールを形成する。第１の拡散防止膜がエッチングされにくい条件で、第１のホールの下方に位置する第１の層間絶縁膜をエッチングして第２のホールを形成する。第２のホールを埋め込むように、第１の層間絶縁膜よりもエッチング速度の速い第２の層間絶縁膜を形成する。第１の層間絶縁膜の上面が露出するまで第２の層間絶縁膜をエッチングすることで、第２のホールと一体とされた配線形成用溝を形成する。第２のホール内に残存する第２の層間絶縁膜を選択的に除去し、第２のホールの下方に位置する第１の拡散防止膜を選択的に除去する。 （もっと読む）

【課題】半導体用銅合金配線自体に自己拡散抑制機能を有せしめ、活性なＣｕの拡散による配線周囲の汚染を効果的に防止することができ、またエレクトロマイグレーション（ＥＭ）耐性、耐食性等を向上させ、バリア層が任意に形成可能かつ容易であり、さらに半導体用銅合金配線の成膜工程の簡素化が可能である半導体用銅合金配線及び同配線を形成するためのスパッタリングターゲット並びに半導体用銅合金配線の形成方法を提供する。
【解決手段】Ｍｎ０．０５〜５ｗｔ％を含有し、Ｓｂ，Ｚｒ，Ｔｉ，Ｃｒ，Ａｇ，Ａｕ，Ｃｄ，Ｉｎ，Ａｓから選択した１又は２以上の元素の総量が１０ｗｔｐｐｍ以下、残部Ｃｕである自己拡散抑制機能を備えた半導体用銅合金配線。 （もっと読む）

【課題】センサ基板と回路基板とを電極間で張り合わせてなる構成において電極間の接合面積を確保することが可能な３次元構造の固体撮像素子を提供する。
【解決手段】光電変換部２１が配列形成されたセンサ基板２と、光電変換部２１を駆動する回路が形成されセンサ基板２に対して積層された回路基板７と、センサ基板２における回路基板７側の界面に引き出されたセンサ側電極４５と、回路基板７におけるセンサ基板２側の界面に引き出された回路側電極６５とを備え、センサ側電極４５と回路側電極６５とは、凹型電極に凸型電極を嵌め合わせた状態で接合されていることを特徴とする固体撮像素子１である。 （もっと読む）

【課題】半導体装置のエッチングを精度良く行い、再生率を低減させる
【解決手段】基板にトランジスタを形成し、トランジスタを覆うように第１層間絶縁膜２２を形成する。さらに、第１層間絶縁膜２２の上方に形成したレジスト膜２７を用いて第１層間絶縁膜２２をエッチングし、トランジスタのソース／ドレイン領域に到達するコンタクトホール３１を形成する。この際、レジスト膜２７の開口部２７Ａの半径ｒと、開口部２７Ａが設計位置からずれている位置ずれ量ΔＸとを測定し、コンタクトホール３１に必要な半径Ｒｘと、コンタクトホール３１を形成可能な限界距離Ｓとから、ｒ＋ΔＸ−Ｓ＜ＥＳ＜ｒ−Ｒｘを満たす半径差ＥＳを決定し、半径差ＥＳからエッチング条件を決定する。 （もっと読む）