【課題】基板に定形された形態部の内部に、表面が平坦化された導電性材料を形成する方法を提供する。
【解決手段】平坦化表面を形成する方法であって、狭小形態部と幅広形態部が形成された基板上に、第１のプロセスでは電気めっき法により狭小形態部および幅広形態部の少なくとも一部を充填し、第１の層を形成し、第２のプロセスでは無電解めっき法により幅広形態部のに対応する第１の層中の孔および第１の層上に第２の層を充填形成し、表面が平坦な上層部１１０を形成する。 （もっと読む）

【課題】ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制する。
【解決手段】半導体装置は、電極パッド１０３を有する半導体チップと、電極パッド１０３にボンディングされたワイヤ（例えばＣｕワイヤ１０５）と、を有している。電極パッド１０３において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。 （もっと読む）

【課題】製造時間とコストの大幅な削減が可能な下地導電層付き基板および貫通電極基板の製造方法を提供する。
【解決手段】厚さ方向に複数の貫通孔２を有するガラス基板３の貫通孔２内に下地導電層４を有する基板の製造方法であって、前記ガラス基板３の貫通孔２内に、金属粒子と分散媒とを含有する流動性の導電性組成物（金属インク）の層を形成する工程と、この導電性組成物の層を加熱して、貫通孔２の内壁面に金属粒子の金属を主体とする下地導電層４を形成する工程とを備える方法である。貫通電極基板５の製造方法は、こうして形成された下地導電層４上に電解めっき等により導電性金属の層を形成して、貫通孔２内に充填された貫通電極６を形成する工程を有する。 （もっと読む）

【課題】配線抵抗を低減することのできる半導体装置を提供する。
【解決手段】一の実施の形態に係る半導体装置は、半導体基板と、半導体基板上にそれぞれ設けられた第１の領域及び第２の領域とを備える。第１の領域は、半導体基板上の第１配線層に形成され、所定の第１の幅を有する第１の金属配線と、第１配線層の上層の第２配線層に形成され第１の幅を有する第２の金属配線と、第１の金属配線と第２の金属配線とを接続し、第１の幅以下の第２の幅を有する第１のコンタクトとを有する。第２の領域は、第１配線層から第２配線層へと亘る膜厚を有し、所定の第３の幅を有する第３の金属配線を有する。 （もっと読む）

【課題】信頼性に優れた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、主面に複数の埋込導電部（埋込導電部１０６）が設けられたシリコンウエハ１０２と、シリコンウエハ１０２の主面に配置された、埋込導電部１０６に電気的に接続する複数の第１の半導体素子（半導体チップ１０８）と、を備える構造体を用意する工程と、半導体封止用樹脂組成物を用いて、シリコンウエハ１０２の主面上の複数の半導体チップ１０８を封止する封止材層１１０を形成する工程と、シリコンウエハ１０２の裏面を研削して、裏面に埋込導電部１０６を露出させて、貫通プラグ１０５とする工程と、を含む。 （もっと読む）

【課題】 ビア形成時のエッチングによる基板や配線への影響を抑制しつつ積層された半導体ウェハの回路どうしを接続する。
【解決手段】 半導体装置の製造方法は、第１基板と第１基板の一面と接するように形成された第１絶縁層を有する第１の半導体ウェハと、第２基板と第２基板の一面と接するように形成された第２絶縁層を有する第２の半導体ウェハを接合する工程と、第１基板の他面に第３絶縁層を形成する工程と、第３絶縁層、第１基板、及び第１絶縁層を貫通し第２絶縁層に形成された第２の配線上に第２絶縁層が残るようにエッチングを行い第１接続孔を形成する工程と、第１接続孔に絶縁膜を形成する工程と、第２の配線上の第２絶縁層及び絶縁膜のエッチングを行い第２接続孔を形成し第２の配線を露出させる工程と、第１及び第２接続孔の内部に形成され第２の配線と接続する第１のビアを形成する工程とを備え、第１基板の他面に形成された第１接続孔の径は第３絶縁層に形成された前記第１接続孔の径より大きい。 （もっと読む）

【課題】チッピング検出用配線が他の部材で覆われている状態であっても、ダイシングによって電子部品を形成した後に、チッピング検出用配線の導通状態を検出するための電圧を印加できる基板を提供する。
【解決手段】電子部品４０は、互いに平行を成す一方の主面４１ａと他方の主面４１ｂが矩形状の基体４１を有する。基体４１の一方の主面４１ａには、第一チッピング検出用配線４２が配されている。また、基体４１の他方の主面４１ｂには、第二チッピング検出用配線４４が配されている。第一チッピング検出用配線４２は貫通配線４３ａを介して第二チッピング検出用配線４４に電気的に接続される。 （もっと読む）

【課題】金属原子の拡散に起因する素子特性の劣化を抑制する。
【解決手段】半導体チップは、半導体基板１０と、半導体基板１０を貫通する貫通電極２０と、半導体基板１０を貫通する金属柱４０と、アライメントマーク４７と、絶縁性を有する筒状の絶縁膜５０とを有する。アライメントマーク４０は、半導体基板１０の外部に露出した金属柱４０の端部によって形成されている。筒状の絶縁膜５０は、半導体基板１０に形成されており、金属柱４０を取り囲んでいる。 （もっと読む）

【課題】とりわけ表面マークの下部に配線タングステンパッドがある場合でも、表面マークのコントラスト低下を抑制する。
【解決手段】メモリチップ３１は、配線タングステン階層ＷＴＬ、第１、第２、第３アルミニウム配線階層１ＡｌＬ，２ＡｌＬ，３ＡｌＬを備える多層配線構造を備える。各配線層の間には、第１、第２、第３層間絶縁膜３１５，３１６，３１７がそれぞれ形成され、第３アルミニウム配線階層３ＡｌＬとポリイミド膜ＰＩとの間には、第４層間絶縁膜３１８が形成されている。第１のダミーパターンＤＰ１は、第１アルミニウム配線階層１ＡｌＬに形成され、第２層間絶縁膜３１６に覆われている。第２のダミーパターンＤＰ２は、第２アルミニウム配線階層２ＡｌＬに形成され、第３層間絶縁膜３１７に覆われている。第２ダミーパターンＤＰ２は、第１ダミーパターンＤＰ１よりも幅が長い。 （もっと読む）

【課題】本発明は、絶縁膜を金属に密着させることができる半導体装置の製造方法と半導体装置を提供することを目的とする。
【解決手段】本願の発明に係る半導体装置の製造方法は、基板上に多結晶の金属を形成する工程と、該金属の表面粗さＲａが０．０５１μｍより大きくなり、かつ該金属の表面に１〜１０μｍ径のランダムな方向に伸びる複数の穴が形成されるように、該金属の表面を１．０μｍ／ｍｉｎ未満のエッチングレートでウェットエッチする工程と、該金属の表面に絶縁膜を形成する工程と、を備えたことを特徴とする。 （もっと読む）

【課題】貫通ビア電極を形成する際に処理温度が高くなく且つ低コストで、バリア層を均一に、且つ高い密着強度で製造する。
【解決手段】シリコン基板１０の厚さ方向に形成された高アスペクト比の、貫通ビア電極形成用の孔１２の内周面に、自己組織化単分子膜２４を形成し、これに、金属ナノ粒子１４を、高密度で吸着させて、この金属ナノ粒子１４を触媒として、バリア層を無電解めっきにより形成し、バリア層の上にシード層を無電解めっきにより形成し、次に、貫通ビア電極材を電解めっきにより堆積して、孔１２を埋めて、貫通ビア電極を形成する。 （もっと読む）

【課題】半導体基板を貫通する貫通電極の周囲に形成される環状の絶縁分離部において、絶縁分離部を構成する酸化膜の応力により絶縁分離部周囲の半導体基板が変形する。
【解決手段】絶縁分離部の基板側に深さ方向に圧縮応力を与える第１の膜４を形成し、第１の膜４上に深さ方向に引張応力を与える第２の膜６膜を形成し、その際、第１及び第２の膜の膜厚を圧縮応力と引張応力とがほぼ釣り合うように調整する。 （もっと読む）

【課題】立体的な集積に適した、電磁妨害耐性に優れる半導体チップを提供する。また、その半導体チップを用いた、高い電磁妨害耐性と高い処理能力を両立する半導体装置を提供する。
【解決手段】能動素子もしくは受動素子と、それらの素子を電気的に接続する配線部を備えた半導体チップについて、配線部を被覆するように導電性薄膜を設ける。この導電性薄膜は配線部に対して、不要電磁波を遮蔽するシールドとして働くので、半導体チップの電磁妨害耐性が向上する。また、この半導体チップを三次元集積半導体装置に組み込むことで、隣接するチップをフェイス・トゥ・フェイス接続した場合でも、チップ間のクロストークを遮断できる。 （もっと読む）

【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題
とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリン
ト技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形
状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶
縁膜に照射して貫通した開口を形成する。大きな接触面積を有する１つの開口を形成する
のではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太
さを均一にし、且つ、接触抵抗も確保する。 （もっと読む）

【課題】半導体基板に形成された開口部の側壁全体を均一に成膜することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一実施形態に係る半導体装置の製造方法は、底壁及び複数の凹部を有する側壁により構成された開口部を素子が形成された半導体基板に形成し、前記開口部側から蒸着又はスパッタリングを行い、前記底壁及び前記側壁の各凹部の前記底壁側に成膜部材を堆積させ、前記半導体基板に所定の電圧を印加しつつスパッタリングを行うことにより前記成膜部材を前記側壁の各凹部の前記開口部側に堆積させることを特徴とする。 （もっと読む）

【課題】バリアメタル膜とＣｕ膜との密着性を向上する。
【解決手段】基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にスパッタ法により窒化物膜を形成し、この窒化物膜の上にＣＶＤ法によりＣｕ膜を形成した後、１００〜４００℃でアニール処理を行う。このようにＣｕ膜を形成することにより、バリアメタル膜とＣｕ膜との密着性が向上する。 （もっと読む）

【課題】Ｃｕ合金層と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに半導体層との密着性に優れており、且つ電気抵抗率が低減された配線構造を提供すること。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記Ｃｕ合金層は、基板側から順に、合金成分としてＭｎと、Ｘ（Ｘは、Ａｇ、Ａｕ、Ｃ、Ｗ、Ｃａ、Ｍｇ、Ａｌ、ＳｎおよびＮｉよりなる群から選択される少なくとも一種）を含有する第一層と、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層よりも電気抵抗率の低いＣｕ合金からなる第二層、とを含む積層構造である。 （もっと読む）

【課題】めっき膜の成膜が進んでも、被めっき面の表面電位と所望する表面電位との誤差が生じることを抑制できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、半導体基板１に形成されたシード膜２０を、めっき液３２に接触させる工程と、シード膜２０にカソード電極５４を接続し、シード膜２０とめっき液３２中のアノード電極４０との間で電流を流すことにより、シード膜２０上にめっき膜２２を形成する工程と、を備え、めっき膜２２を形成する工程において、めっき液２０中に挿入された参照電極３４とカソード電極５４との間の電位差、またはカソード電極５４とアノード電極４０の電位差を、時間の経過と共に徐々に下げる工程を有する。 （もっと読む）

【課題】配線信頼性が向上される。
【解決手段】半導体基板上に配線層１１と層間絶縁膜１２とが順に形成され、層間絶縁膜１２にトレンチ溝１３とトレンチ溝１３中に配線層１１に達するビア孔１４とが形成され、トレンチ溝１３内、ビア孔１４内および層間絶縁膜１２上に、チタン、ジルコニウムおよびマンガンのうちのいずれか、もしくはこれらの合金である金属膜１５が成膜され、スパッタ法を用いて、ビア孔１４の底部の金属膜１５をエッチングするとともに、トレンチ溝１３の底部および側壁とビア孔１４の側壁に、タンタル、タングステンのいずれか、もしくはこれらの合金である金属膜１６が成膜されて、さらに、ビア孔１４の側壁にそれぞれの金属によって新たな金属膜が生成され、ビア孔１４とトレンチ溝１３とを導電性材料１７ａで埋め込んだ配線層が形成されるようになる。 （もっと読む）

【課題】デュアルダマシン法を用いて層間絶縁膜内にＣｕ配線を形成する際、硬度が低い層間絶縁膜および硬度が高い層間絶縁膜のそれぞれに形成されたビアホール内に配線材料を良好に埋め込むことができるようにする。
【解決手段】第２層間絶縁膜１７には、配線溝３０ａとビアホール２８ａとが形成されている。また、ビアホール２８ａの開口部には、第２層間絶縁膜１７を斜め下方に後退（リセス）させることによって、テーパ状の断面形状を有するリセス部３１が形成されている。これにより、ビアホール２８ａの開口部の直径は、開口部よりも下方の領域の直径に比べて大きくなり、ビアホール２８ａの直径が微細な場合であっても、ビアホール２８ａの内部に配線材料を良好に埋め込むことができる。 （もっと読む）