半導体装置および半導体装置の製造方法
【課題】ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制する。
【解決手段】半導体装置は、電極パッド１０３を有する半導体チップと、電極パッド１０３にボンディングされたワイヤ（例えばＣｕワイヤ１０５）と、を有している。電極パッド１０３において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。
【解決手段】半導体装置は、電極パッド１０３を有する半導体チップと、電極パッド１０３にボンディングされたワイヤ（例えばＣｕワイヤ１０５）と、を有している。電極パッド１０３において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップと外部の電極との接続のために、半導体チップに形成された電極パッドにワイヤ（ボンディングワイヤ）をボンディングすることが一般に行われる。
【０００３】
半導体チップの電極パッドは、特許文献１に記載されているように、アルミニウム（Ａｌ）により構成するか、或いは、Ａｌを主成分とすることが一般的である。
【０００４】
ところで、半導体チップを含んで構成される半導体装置の低コスト化に向けて、これまで多く用いられてきた金（Ａｕ）ワイヤに代えて、銅（Ｃｕ）ワイヤを用いることが検討されている。
【０００５】
しかし、非特許文献１に記載されているように、ボンディング時の電極パッドへの機械的ストレスは、ＣｕワイヤのほうがＡｕワイヤよりも大きいため、電極パッドがＡｌにより構成されている場合、Ａｌが周囲に飛び散るＡｌスプラッシュという現象が生じる。
【０００６】
なお、特許文献２には、はんだ接続用のＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｉｚａｔｉｏｎ）の最上層としてニッケルまたはルテニウムを用いることが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６４−０８２６４４号公報
【特許文献２】特開昭５９−１２１９５５号公報
【非特許文献】
【０００８】
【非特許文献１】Ｉ． Ｑｉｎ ｅｔ ａｌ．， ２００９ ＥＰＴＣ， ｐｐ．５７３−５７８
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のように、電極パッドがＡｌにより構成されている場合、ワイヤとして安価なＣｕワイヤを用いてボンディングを行うと、Ａｌスプラッシュが生じる。
【００１０】
図２４（ａ）は、Ｃｕワイヤ１０５のボンディングにより電極パッド５００からＡｌスプラッシュ５１０が発生した状態を示す模式的な断面図であり、図２４（ｂ）は図２４（ａ）の拡大図である。これらの図は、本発明者が認識した課題を説明するための図である。
Ａｌスプラッシュ５１０が生じると、図２４に示すように、電極パッド５００を構成するＡｌが周囲に飛び散るため、電極パッド５００が狭ピッチの場合、隣り合う電極パッド５００間で電気的な短絡が生じる可能性がある。また、Ａｌスプラッシュ５１０に伴う電極パッド５００の変形に起因して、電極パッド５００の周辺の構成（例えば層間絶縁膜等）にクラック等のダメージが生じる可能性もある。
【００１１】
このように、ワイヤがＣｕワイヤである場合にもボンディング時の衝撃による金属のスプラッシュを抑制することは困難だった。
【課題を解決するための手段】
【００１２】
本発明は、電極パッドを有する半導体チップと、
前記電極パッドにボンディングされたワイヤと、
を有し、
前記電極パッドにおいて、前記ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、
前記表層の膜厚は２０ｎｍ以上であることを特徴とする半導体装置を提供する。
【００１３】
この半導体装置によれば、電極パッドにおいて、ワイヤがボンディングされている領域の少なくとも表層がＲｕ又はＲｕＯＸにより構成されている。Ｒｕ及びＲｕＯＸは、Ａｌと比べてビッカース硬度が６〜８倍と高い。すなわち、電極パッドの少なくとも表層の硬度が（電極パッドがＡｌなどにより構成されている場合と比べて）向上する。このため、ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができるとともに、電極パッドの周辺の構成（例えば層間絶縁膜）にクラック等のダメージが生じる可能性も低減できる。
なお、Ｒｕ及びＲｕＯＸは、反応性ドライエッチングによって、Ａｌと同等に微細加工することができるので、容易に、設計通りの形状・寸法の電極パッドを形成することができる。
【００１４】
また、本発明は、電極パッドを有する半導体チップを製造する工程と、
前記電極パッドにワイヤをボンディングする工程と、
を有し、
前記半導体チップを製造する工程では、前記電極パッドにおいて、前記ワイヤがボンディングされる領域の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、前記表層を２０ｎｍ以上の膜厚に形成し、
前記ワイヤをボンディングする工程では、前記表層に前記ワイヤをボンディングすることを特徴とする半導体装置の製造方法を提供する。
【００１５】
また、本発明は、下地絶縁膜と、
前記下地絶縁膜上に形成された電極パッドと、
を有し、
前記電極パッドにおいて、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、
前記表層の膜厚は２０ｎｍ以上であることを特徴とする半導体装置を提供する。
【発明の効果】
【００１６】
本発明によれば、ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図２】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図３】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図４】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図５】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図６】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図７】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図８】Ａｌ又はＡｌ合金と、Ｎｉと、Ｒｕのそれぞれの特性を示す図である。
【図９】電極パッドの層構造のバリエーションを示す図である。
【図１０】第１の実施形態に係る半導体装置の全体構造の例を示す断面図である。
【図１１】第１の実施形態に係る半導体装置の他の例を示す断面図である。
【図１２】第２の実施形態に係る半導体チップの電極パッドの構造を示す断面図である。
【図１３】第３の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図１４】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１５】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１６】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１７】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１８】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１９】第４の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図２０】第５の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図２１】第６の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図２２】第７の実施形態に係る半導体装置の電極パッドの構造の一例を示す断面図である。
【図２３】第７の実施形態に係る半導体装置の電極パッドの構造の他の例を示す断面図である。
【図２４】ＣｕワイヤのボンディングによりＡｌスプラッシュが発生した状態を示す模式図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１９】
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置の電極パッド１０３の構造を示す断面図である。なお、図１、並びに、後述する図２乃至図７、図１２乃至図２４においては、それぞれ一部分を破断し、横方向の寸法を縮めて示している。
【００２０】
本実施形態に係る半導体装置は、電極パッド１０３を有する半導体チップと、電極パッド１０３にボンディングされたワイヤ（例えばＣｕワイヤ１０５）と、を有し、電極パッド１０３において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。
また、本実施形態に係る半導体チップは、下地絶縁膜（層間絶縁膜１０８）と、下地絶縁膜上に形成された電極パッド１０３と、を有し、電極パッド１０３において、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。
なお、電極パッド１０３の表層の膜厚は、１００ｎｍ以上であることがより好ましい。
以下、詳細に説明する。
【００２１】
半導体チップの表層部は、下層配線１０１と、この下層配線１０１上に形成された層間絶縁膜１０８と、この層間絶縁膜１０８に埋め込み形成された複数のビア１０２と、を有している。そして、層間絶縁膜１０８上には、半導体チップの最上層配線である電極パッド１０３が形成されている。電極パッド１０３は、複数のビア１０２を介して下層配線１０１と相互に電気的に接続されている。
なお、層間絶縁膜１０８は、例えば、ＳｉＯ２膜とすることができる。
また、ビア１０２は、例えば、タングステンにより構成することができる。
【００２２】
更に、電極パッド１０３上には、カバー膜（絶縁膜）１０４が形成され、このカバー膜１０４には、電極パッド１０３を露出させる開口１０４ａが形成されている。この開口１０４ａの平面形状は、例えば、長方形又は正方形であるが、その他の形状であっても良い。また、開口１０４ａが長方形又は正方形の場合、開口１０４ａの一辺の寸法は、例えば、５０μｍ以上７０μｍ以下程度である。
なお、カバー膜１０４は、例えば、ＳｉＯ２膜と、このＳｉＯ２膜上に形成されたＳｉＯＮ膜と、の積層膜とすることができる。
【００２３】
Ｃｕワイヤ１０５は、Ｃｕにより構成されたボンディングワイヤである。このＣｕワイヤ１０５は、開口１０４ａを介して電極パッド１０３上にワイヤボンディングされている。これにより、半導体チップの内部の素子（図示略）と、半導体チップの外部とが、相互に電気的に接続されている。
【００２４】
下層配線１０１は、例えば、複数の層構造をなしている。図１の例では、下層配線１０１が３層構造の例を示している。この場合、第１層１０１ａ（最下層）は、例えば、ＴｉＮ或いはＴｉ等のバリアメタルであり、第１層１０１ａ上に形成された第２層１０１ｂは、例えばＡｌ合金又はＣｕ合金により構成され、第２層１０１ｂ上に形成された第３層１０１ｃ（最上層）は、例えば、ＴｉＮ或いはＴｉ等のバリアメタルである。
【００２５】
また、電極パッド１０３において、Ｃｕワイヤ１０５がボンディングされている領域の少なくとも表層は、ルテニウム（Ｒｕ）又は酸化ルテニウムにより構成されている。酸化ルテニウムは、ＲｕＯＸと表すことができる。ここで、Ｘは、任意の正の数であるが、例えば、０＜Ｘ≦２であることが好ましく、具体例としては、ＲｕＯ２が挙げられる。ここで、本実施形態の場合、電極パッド１０３においてＣｕワイヤ１０５がボンディングされている領域とは、カバー膜１０４の開口１０４ａを介して露出している領域を意味する。
【００２６】
電極パッド１０３は、例えば、複数の層構造をなしている。より具体的には、電極パッド１０３は、例えば、第１バリアメタル層１０３ａと、第１バリアメタル層１０３ａ上に形成された本体層１０３ｂと、本体層１０３ｂ上に形成された第２バリアメタル層１０３ｃと、を有している。
このうち本体層１０３ｂは、Ｒｕ又はＲｕＯＸにより構成されている。
また、第１及び第２バリアメタル層１０３ａ、１０３ｃは、それぞれ、例えば、ＴｉＮ或いはＴｉ等のバリアメタルである。より具体的には、例えば、第１バリアメタル層１０３ａは、Ｔｉ膜と、このＴｉ膜上に形成されたＴｉＮと、の積層膜であり、第２バリアメタル層１０３ｃは、ＴｉＮ膜である。
【００２７】
ここで、電極パッド１０３において、開口１０４ａ内に位置する部分には、第２バリアメタル層１０３ｃが存在せず、開口１０４ａ内において本体層１０３ｂが表面に露出している。つまり、電極パッド１０３の表層は、Ｒｕ又はＲｕＯＸにより構成された本体層１０３ｂであり、この本体層１０３ｂに対してＣｕワイヤ１０５が接続されている。
【００２８】
本体層１０３ｂは、例えば、不可避的不純物を除いて、Ｒｕにより構成されているか、又は、ＲｕＯＸにより構成されていることが好ましい一例である。
なお、本体層１０３ｂの硬度を適切に設定する等の目的に応じて、Ｒｕ又はＲｕＯＸ
以外の金属材料を本体層１０３ｂに含有させても良い。
ただし、何れの場合でも、本体層１０３ｂにおけるＲｕ又はＲｕＯＸの含有比率が９０重量％以上であることが好ましい。
【００２９】
本実施形態の場合、電極パッド１０３は、その全体がプレート状に形成され、少なくともその下面が平坦となっている。また、電極パッド１０３の下面は、その全面に亘って、下地絶縁膜としての層間絶縁膜１０８又はビア１０２上に接している。
【００３０】
なお、図１では電極パッド１０３を１つのみ図示しているが、半導体装置には、複数の電極パッド１０３が互いに同層に設けられ、それぞれ開口１０４ａを介して露出している。
【００３１】
ここで、各構成要素の膜厚の例を説明する。
下層配線１０１の第２層１０１ｂの膜厚は４５０ｎｍ程度とすることができる。
層間絶縁膜１０８の膜厚は４００ｎｍ程度とすることができる。
電極パッド１０３の第１バリアメタル層１０３ａは、例えば、Ｔｉ膜が３０ｎｍ程度、ＴｉＮ膜が４０ｎｍ程度とすることができる。
電極パッド１０３の本体層１０３ｂの膜厚は、例えば、３００ｎｍ以上２０００ｎｍ以下とすることができる。
電極パッド１０３の第２バリアメタル層１０３ｃの膜厚は、例えば、５０ｎｍ程度とすることができる。
カバー膜１０４のＳｉＯ２膜の膜厚は８００ｎｍ程度とすることができ、ＳｉＯＮ膜の膜厚は３００ｎｍ程度とすることができる。
【００３２】
なお、電極パッド１０３と同じ層には、必要に応じて、電極パッド１０３と同じ層構造（例えば、第１バリアメタル層１０３ａ、本体層１０３ｂ及び第２バリアメタル層１０３ｃの３層構造）の配線１０９を設けても良い。
【００３３】
次に、本実施形態に係る半導体装置の製造方法を説明する。図２乃至図７はこの製造方法の一連の工程を示す断面図である。
【００３４】
この製造方法は、電極パッド１０３を有する半導体チップを製造する工程と、電極パッド１０３にワイヤ（例えば、Ｃｕワイヤ１０５）をボンディングする工程と、を有し、半導体チップを製造する工程では、電極パッド１０３の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、その表層を２０ｎｍ以上の膜厚に形成する。
以下、詳細に説明する。
【００３５】
先ず、半導体基板に素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する半導体基板に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００３６】
次に、素子形成領域に位置する半導体基板に、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する半導体基板に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にＭＯＳトランジスタが形成される。
【００３７】
次に、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層を形成する。
【００３８】
多層配線層の下層配線１０１は、例えば、主に銅やアルミニウムからなり、ビア１０２は、例えば、タングステンからなる。また、この構造は、例えばダマシン法やドライエッチング法により形成することができる。
ダマシン法とは、ドライエッチングにより絶縁膜に所望の配線パターンやビアパターンの形状で溝を形成し、バリアメタルをスパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で設けた後、電解めっき用の給電層をスパッタ法等で形成し、電解めっきにて溝（トレンチ）を例えば銅で埋めた後にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により溝（トレンチ）内のみに銅を残して所望の配線を得る方法である。
【００３９】
次に、電極パッド１０３及び配線１０９を形成する。このためには、先ず、層間絶縁膜１０８上に、第１バリアメタル層１０３ａをスパッタ法、ＣＶＤ法、ＡＬＤ法等で成膜した後、この第１バリアメタル層１０３ａ上にＲｕをスパッタ法により成膜することにより本体層１０３ｂを形成する。更に、この本体層１０３ｂの上に第２バリアメタル層１０３ｃをスパッタ法、ＣＶＤ法、ＡＬＤ法等で成膜する。その後、第２バリアメタル層１０３ｃ上に、フォトリソグラフィによって任意のパターン形状のレジストマスク（図示略）を形成し、このレジストマスクをマスクとしてドライエッチングを行うことによって、任意のパターン形状の電極パッド１０３及び配線１０９を形成する。このとき、ＲｕはＯ２とＣｌ２との混合ガス系において反応性リアクティブエッチングを行うことができる。その後、このレジストマスクを除去する（以上、図２）。
【００４０】
次に、図３に示すように、電極パッド１０３及び配線１０９を覆うように、層間絶縁膜１０８上にカバー膜１０４を形成する。カバー膜１０４の下層を構成するＳｉＯ２膜は、例えば、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）ＳｉＯ２膜とすることができ、このＳｉＯ２膜上にＳｉＯＮ膜を形成する。なお、ＳｉＯＮ膜の代わりに、プラズマＣＶＤ法によりＳｉＮ膜を形成しても良い。
【００４１】
次に、図４に示すように、電極パッド１０３上の開口１０４ａ（図１）と対応する位置に開口１１０ａを有するレジストマスク１１０をフォトリソグラフィによってカバー膜１０４上に形成する。
【００４２】
次に、図５に示すように、レジストマスク１１０をマスクとしてカバー膜１０４を反応性ドライエッチングすることによって、カバー膜１０４に開口１０４ａを形成する。
更に、このカバー膜１０４をマスク代わりにして、反応性ドライエッチングを行うことによって、電極パッド１０３の第２バリアメタル層１０３ｃにおいて開口１０４ａ内に位置する部分を除去し、本体層１０３ｂの表面を露出させる（図６）。
【００４３】
ここで、本体層１０３ｂの表層を僅かにエッチングする程度にエッチングを行うことによって、より確実に本体層１０３ｂの表面を露出させることができる。
また、ここで、電極パッド１０３が一般的なＡｌ合金の場合、カバー膜１０４のエッチング時にＡｌ合金の表面も一部エッチングされ、そのエッチング残渣がカバー膜１０４の開口１０４ａの側壁にゴミとして付着するような場合があり、エッチング後に洗浄プロセスが必要な場合があった。これに対し、本実施形態では、電極パッド１０３の本体層１０３ｂの材料としてＲｕ又はＲｕＯＸを用いるため、本体層１０３ｂとカバー膜１０４とのエッチング選択比を十分大きくとることができ、カバー膜１０４への残渣の付着が抑制されるため、洗浄プロセスを省略することができて製造コストを低減することができる。
【００４４】
次に、レジストマスク１１０を除去する（図７）。なお、この段階で得られた製造物が、半導体チップである。
【００４５】
その後、半導体チップを例えばパッケージ基板（後述）の上に搭載し、図１に示すように、電極パッド１０３上に、すなわち開口１０４ａを介して露出している本体層１０３ｂの表面上に、Ｃｕワイヤ１０５をボンディングする。すなわち、例えばＣｕワイヤ１０５の先端にスパークなどで形成したボール状のワイヤ太径部を、本体層１０３ｂ上に当接し、超音波や荷重を印可することにより、Ｃｕワイヤ１０５と電極パッド１０３とを接合する。その後、半導体チップ及びＣｕワイヤ１０５等を封止樹脂により封止する。こうして、半導体装置を得ることができる。
【００４６】
図８は一般的な電極パッドの材料であるＡｌ合金（この場合はＡｌ−Ｃｕ：図８中「Ａｌ」と表記）と、本実施形態での電極パッド１０３の材料（この場合、Ｒｕ）と、Ｎｉのそれぞれの特性を示す図である。
【００４７】
ＲｕはＡｌ合金よりも抵抗率は高いものの、ビッカース硬度（Ｈｖ）はＡｌ合金の約６〜８倍と高く、Ｎｉと同等の硬度を有している。一方、Ｎｉが反応性ドライエッチングによる微細配線パターンの形成が困難であるのに対し、ＲｕはＣｌ２とＯ２とを含有するガス種により反応性ドライエッチングが可能である。またＲｕ表面が環境下で自然に酸化された場合も、ＲｕＯＸは導電性であるため、Ｃｕワイヤ１０５との良好な電気的接続が得られる。
このように、ＲｕまたはＲｕＯＸにより電極パッド１０３の少なくとも表層を構成することにより、電極パッド１０３がＡｌ合金である場合と同等の高密度接続パッドレイアウトが可能となるだけでなく、硬度面でも性能がよくなるため、ボンディングワイヤがＣｕワイヤ１０５であっても、電極パッド１０３を構成する金属材料のスプラッシュの発生を抑制できる。
【００４８】
図９は電極パッド１０３の層構造のバリエーションを示す図である。
【００４９】
図９（ａ）は電極パッド１０３が上述の第１バリアメタル層１０３ａ、本体層１０３ｂ及び第２バリアメタル層１０３ｃにより構成されている例を示す。この場合、第１及び第２バリアメタル層１０３ａ、１０３ｃが、それぞれ、その下層の層間絶縁膜１０８と、その上層のカバー膜１０４に対する密着層として働く。このため、電極パッド１０３と層間絶縁膜１０８との密着性、並びに、電極パッド１０３とカバー膜１０４との密着性がそれぞれ向上する。なお、第１バリアメタル層１０３ａと第２バリアメタル層１０３ｃのうち、何れか一方のみを有する構造としても良い。
【００５０】
図９（ｂ）は、電極パッド１０３が本体層１０３ｂのみにより構成され、この本体層１０３ｂがＲｕの単層により構成されている例を示す。つまり、図９（ｂ）は、図９（ａ）の構成から、バリアメタル（第１及び第２バリアメタル層１０３ａ、１０３ｃ）を除いた形態である。この場合、電極パッド１０３の構造が最も単純であるため、製造コストを最も低減でき、且つ、最も高硬度な電極パッド１０３を実現できる。
【００５１】
図９（ｃ）は、電極パッド１０３の本体層１０３ｂが下層のＲｕ層１０３ｄと上層のＲｕＯＸ層１０３ｅとにより構成されている例を示す。ここで、ＲｕＯＸ層１０３ｅがＲｕＯ２の場合、ＲｕＯＸ層１０３ｅの方がＲｕよりもＯ２とＣｌ２とを含有するエッチングガスを用いたドライエッチングでのエッチング速度が大きい。このため、図９（ｃ）のような構造とすることにより、電極パッド１０３を形成するためのエッチングに必要なトータルの時間を短縮することができる。なお、下層に（つまりビア１０２上に）ＲｕＯＸ層１０３ｅを形成すると、ＲｕＯＸ層１０３ｅを反応性スパッタで形成する際に、ビア１０２との界面に高抵抗酸化膜が形成される可能性があり、好ましくない。同様の理由により電極パッド１０３の全体をＲｕＯＸ層１０３ｅにすることも好ましくない。ここでは、電極パッド１０３がＲｕ層１０３ｄとＲｕＯＸ層１０３ｅとがそれぞれ１層ずつである例を示したが、例えばＲｕ／ＲｕＯＸ／Ｒｕのような多層構造としても構わない。
【００５２】
図９（ｄ）は、図９（ｃ）の構成に加えて、第１バリアメタル層１０３ａと、第２バリアメタル層１０３ｃと、を有する例を示す。なお、この場合も、図１の構造と同様に、ワイヤボンディング前に開口１０４ａ内の第２バリアメタル層１０３ｃを除去する必要がある。
【００５３】
更に、本体層１０３ｂは、その下層に以下の何れかの膜を有していても良い。
１）Ａｕ又はＰｄの膜
２）ＰｄとＡｕとの積層膜（これらのうちＰｄが下層）
３）Ｎｉ、Ｐｄ及びＡｕの積層膜（これらのうちＮｉが最下層でＡｕが最上層）
４）ＮｉとＰｄとの積層膜（これらのうちＮｉが下層）
【００５４】
ここで、本体層１０３ｂの好適な膜厚を説明する。
【００５５】
本体層１０３ｂがＲｕの単層である場合（図９（ａ）、図９（ｂ））、その膜厚は０．０２μｍ以上であり、好ましくは、０．１μｍ以上３μｍ以下とすることができ、より好ましくは、０．２μｍ以上１．６μｍ以下とすることができ、更に好ましくは０．３μｍ以上１．２μｍ以下とすることができる。
【００５６】
本体層１０３ｂがＲｕ層１０３ｄとＲｕＯＸ層１０３ｅとの積層構造の場合（図９（ｃ）、図９（ｄ））、合計膜厚は、Ｒｕの単層の場合と同じレンジが好適である。ただし、Ｒｕ層１０３ｄとＲｕＯＸ層１０３ｅとの膜厚比は任意に設定することができる。
ここで、ドライエッチング性を考慮すれば、ＲｕＯＸ層１０３ｅの厚さが大きいほど好適であり、例えば、本体層１０３ｂにおけるＲｕＯＸ層１０３ｅの膜厚比を５０％よりも大きくすることが好ましい。
一方、Ｒｕは、ＲｕＯＸと比べて微粉末になりにくいため、クリーン度を考慮すれば、Ｒｕ層１０３ｄの厚さが大きいほど好適であり、例えば、本体層１０３ｂにおけるＲｕ層１０３ｄの膜厚比を５０％よりも大きくすることが好ましい。
【００５７】
図１０（ａ）及び図１０（ｂ）は、それぞれ、第１の実施形態に係る半導体装置の全体構造の例を示す断面図である。
【００５８】
このうち図１０（ａ）の例では、上記のようにして得られた半導体チップ２００がダイパッド２１１上に搭載され、リード２１２と半導体チップ２００の電極パッド１０３（図１０（ａ）では図示略）とがＣｕワイヤ１０５によりワイヤボンディングされている。更に、封止樹脂２１３により、リード２１２の基端部（ダイパッド２１１側の部分）と、ダイパッド２１１と、半導体チップ２００と、Ｃｕワイヤ１０５と、が封止されている。
【００５９】
一方、図１０（ｂ）の例では、半導体チップ２００がパッケージ基板２０２上に搭載されている。パッケージ基板２０２は、配線基板とも呼ばれるものであり、基材２１６と、基材２１６上に形成された配線２１４と、配線２１４を覆うソルダーレジスト２１７と、を有する。パッケージ基板２０２の表側の配線２１４と、半導体チップ２００の電極パッド１０３（図１０（ｂ）では図示略）とは、Ｃｕワイヤ１０５によりワイヤボンディングされている。更に、封止樹脂２１３によりパッケージ基板２０２が片面封止され、封止樹脂２１３内に半導体チップ２００とＣｕワイヤ１０５とが封入されている。更に、パッケージ基板２０２の裏側の配線２１４には、ソルダーレジスト２１７に形成された開口を介して、半田ボール２１５が接続されている。
【００６０】
図１１（ａ）及び図１１（ｂ）は、それぞれ、第１の実施形態に係る半導体装置の他の例を示す断面図である。なお、図１１（ａ）及び図１１（ｂ）に示す例では、封止樹脂の図示を省略している。
【００６１】
このうち図１１（ａ）は逆ボンディング構造の例を示す。この構造の半導体装置を製造するには、パッケージ基板２０２上に、接着層２０１を介して半導体チップ２００が搭載した後で、先ず、パッケージ基板２０２上の配線（図示略）に対して、Ｃｕワイヤ１０５をボンディング（ファーストボンディング２０３）し、続いて、このＣｕワイヤ１０５を半導体チップ２００の上面の電極パッド１０３（図１１（ａ）では図示略）に対してボンディング（セカンドボンディング２０４）する。
【００６２】
一方、図１１（ｂ）はＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）の例を示す。この場合、パッケージ基板２０２上には、複数（例えば２つ）の半導体チップ２００が、それぞれ接着層２０１を介して搭載されている。そして、一方の半導体チップ２００の上面の電極パッド１０３（図１１（ｂ）では図示略）に対してＣｕワイヤ１０５がボンディング（ファーストボンディング２０３）され、更に、このＣｕワイヤ１０５が他方の半導体チップ２００の上面の電極パッド１０３（図１１（ｂ）では図示略）に対してボンディング（セカンドボンディング２０４）されている。更に、他のＣｕワイヤ１０５がそれぞれの半導体チップ２００の上面の他の電極パッド１０３（図示略）にボンディング（ファーストボンディング２０３）され、これらＣｕワイヤ１０５がそれぞれパッケージ基板２０２上の配線（図示略）に対してボンディング（セカンドボンディング２０４）されている。
【００６３】
以上のような第１の実施形態によれば、電極パッド１０３の少なくとも表層（本体層１０３ｂ、或いはその表層）がＲｕ又はＲｕＯＸにより構成されている。Ｒｕ及びＲｕＯＸは、Ａｌと比べてビッカース硬度が６〜８倍と高い。すなわち、電極パッド１０３の少なくとも表層の硬度が（電極パッド１０３がＡｌなどにより構成されている場合と比べて）向上する。このため、ワイヤがＣｕワイヤ１０５であっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができるとともに、電極パッド１０３の周辺の構成（例えば層間絶縁膜１０８等）にクラック等のダメージが生じる可能性も低減できる。
金属のスプラッシュを抑制できることから、複数の電極パッド１０３が狭ピッチで配置されていたとしても、隣り合う電極パッド１０３間で電気的な短絡の発生を抑制できる。
また、Ｒｕ及びＲｕＯＸは、反応性ドライエッチングによって、Ａｌと同等に微細加工することができるので、容易に、設計通りの形状・寸法の電極パッド１０３を形成することができる。
【００６４】
〔第２の実施形態〕
図１２は第２の実施形態に係る半導体チップの電極パッド１０３の構造を示す断面図である。
【００６５】
本実施形態に係る半導体チップは、上記の第１の実施形態に係る半導体チップと比べて、カバー膜１０４と、電極パッド１０３の第２バリアメタル層１０３ｃと、が無い点で相違する。また、カバー膜１０４に開口１０４ａを形成する必要がないことから、電極パッド１０３の本体層１０３ｂの表層がエッチングにより除去されない。このため、電極パッド１０３の下面だけでなく、例えば、電極パッド１０３の上面も平坦なままとなっている。
これらの点の他は、本実施形態に係る半導体チップは、上記の第１の実施形態に係る半導体チップと同様に構成されている。
なお、本実施形態の場合、電極パッド１０３においてＣｕワイヤ１０５がボンディングされている領域とは、電極パッド１０３の全体を意味し、その表層は、本体層１０３ｂである。
【００６６】
また、図示は省略するが、本実施形態に係る半導体装置においても、第１の実施形態と同様に、Ｃｕワイヤ１０５が電極パッド１０３の表層を構成する本体層１０３ｂの表面に対してボンディングされている。
【００６７】
なお、本実施形態でも、電極パッド１０３と同層に配線１０９を形成しても良いが、図１２では配線１０９が無い例を示している。
【００６８】
以上のような第２の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他、カバー膜１０４が無いため、構造がシンプルであり、半導体チップ及び半導体装置を低コストに生産することができる。また、電極パッド１０３の周縁部がカバー膜１０４により覆われないため、第１の実施形態と比べて電極パッド１０３の実効的な面積を拡大できるので、第１の実施形態と比べてＣｕワイヤ１０５のボール径を大きくできて、Ｃｕワイヤ１０５と電極パッド１０３との接合信頼性を向上させることができる。
【００６９】
〔第３の実施形態〕
図１３は第３の実施形態に係る半導体装置の電極パッド１０３の構造を示す断面図である。
【００７０】
本実施形態に係る半導体装置は、カバー膜１０４の構造のみが第１の実施形態に係る半導体装置と相違し、その他の点では第１の実施形態に係る半導体装置と同様に構成されている。
【００７１】
本実施形態の場合、カバー膜（絶縁膜）１０４は、無機絶縁膜１０４ｂと、この無機絶縁膜１０４ｂ上に積層された有機絶縁膜１０４ｃと、の積層膜である。
【００７２】
このうち無機絶縁膜１０４ｂは、例えば、上記の第１の実施形態におけるカバー膜１０４と同様に構成されている。或いは、無機絶縁膜１０４ｂは、単層のＳｉＯ２膜またはＳｉＮ膜により構成されていても良い。
【００７３】
一方、有機絶縁膜１０４ｃは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ：ポリベンザオキサゾール）及びポリノルボルネン樹脂のうちの何れかの有機材料により構成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、有機絶縁膜１０４ｃの材料としてこれらを選択することにより、高い信頼性を得ることができる。有機絶縁膜１０４ｃの有機材料は、感光性、非感光性の何れであっても構わないが、本実施形態では、例えば、感光性樹脂を用いる例を説明する。有機絶縁膜１０４ｃの膜厚は、例えば、５μｍ以上１０μｍ以下とすることができる。
【００７４】
なお、本実施形態でも、電極パッド１０３と同層に配線１０９を形成しても良いが、図１３では配線１０９が無い例を示している。
【００７５】
次に、本実施形態に係る半導体装置の製造方法を説明する。図１４乃至図１８はこの製造方法の一連の工程を示す断面図である。
【００７６】
先ず、図１４に示すように、上記の第１の実施形態と同様に、半導体チップの上層部を作製する。すなわち、下層配線１０１、ビア１０２、電極パッド１０３等を形成する。
【００７７】
次に、図１５に示すように、上記の第１の実施形態にてカバー膜１０４を形成するのと同じ要領で、カバー膜１０４の下層を構成する無機絶縁膜１０４ｂを形成する。
更に、図１６に示すように、無機絶縁膜１０４ｂ上に有機絶縁膜１０４ｃを形成する。
【００７８】
次に、図１７に示すように、カバー膜１０４の有機絶縁膜１０４ｃに開口１０４ｄを形成する。ここで、上記のように、本実施形態では、有機絶縁膜１０４ｃとして、感光性のものを用いる。この場合、フォトリソグラフィによって、すなわち有機絶縁膜１０４ｃを露光及び現像することによって、開口１０４ｄを形成することができる。このため、開口１０４ｄの形成用のレジストマスクを形成する必要がない。なお、有機絶縁膜１０４ｃとして、非感光性のものを用いる場合には、開口１０４ｄと対応する開口を有するレジストマスク（図示略）をフォトリソグラフィによって有機絶縁膜１０４ｃ上に形成し、このレジストマスクをマスクとして有機絶縁膜１０４ｃをエッチングすることによって、開口１０４ｄを形成する。
【００７９】
次に、図１８に示すように、有機絶縁膜１０４ｃをマスク代わりにして無機絶縁膜１０４ｂを反応性ドライエッチングによりエッチングすることにより、開口１０４ｄを包含する開口１０４ａを形成し、第１の実施形態と同様に電極パッド１０３の本体層１０３ｂを露出させる。なお、この段階で得られた製造物が、半導体チップである。
【００８０】
その後、第１の実施形態と同様に、半導体チップを例えばパッケージ基板（後述）の上に搭載し、図１３に示すように、電極パッド１０３上にＣｕワイヤ１０５をボンディングし、半導体チップ及びＣｕワイヤ１０５等を封止樹脂により封止する。こうして、半導体装置を得ることができる。
【００８１】
以上のような第３の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
先ず、カバー膜１０４が無機絶縁膜１０４ｂと有機絶縁膜１０４ｃとの積層構造となっているため、隣り合う電極パッド１０３間での電気的短絡の可能性を第１の実施形態よりも更に低減することができる。なぜなら、有機絶縁膜１０４ｃは、容易に、厚い膜厚（例えば、５μｍ以上）に形成することができるからである。
また、有機絶縁膜１０４ｃをマスクにして、セルフアライメントで無機絶縁膜１０４ｂに開口を形成し、開口１０４ａを形成することができる。このため、有機絶縁膜１０４ｃを感光性材料により構成した場合、上記の実施形態では必要とされた開口１０４ａ形成用のレジストマスクが不要となる分、半導体チップ及び半導体装置を低コストに製造することができる。
また、カバー膜１０４が無機絶縁膜１０４ｂと有機絶縁膜１０４ｃとの積層構造となっているため、半導体チップの外部から内部への水分の侵入などをより好適に抑制することができる。
【００８２】
〔第４の実施形態〕
図１９は第４の実施形態に係る半導体装置の電極パッド１０３の構造を示す断面図である。
【００８３】
本実施形態に係る半導体装置は、上記の第１の実施形態と比べて、電極パッド１０３の構造のみが相違し、その他の点では第１の実施形態と同様に構成されている。本実施形態の場合、電極パッド１０３は、Ｒｕ又はＲｕＯＸにより構成された本体層１０３ｂの下層に、Ａｌ合金又はＣｕ合金により構成された下層パッド（下地層）１０６を有している。すなわち、電極パッド１０３は、Ａｌ合金またはＣｕ合金により構成された下地層を更に有し、下地層の上に、表層としての本体層１０３ｂが積層されている。図１９の例では、電極パッド１０３は、下層から順に、第１バリアメタル層１０３ａ、下層パッド１０６、本体層１０３ｂ、及び、第２バリアメタル層１０３ｃを有している。下層パッド１０６の膜厚は、例えば、４５０ｎｍ程度とすることができる。
【００８４】
以上のような第４の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他、Ｒｕ又はＲｕＯＸにより構成された本体層１０３ｂよりも低抵抗の下層パッド１０６を有するので、上記の第１の実施形態と比べて電極パッド１０３の全体の抵抗率を低減することができ、半導体装置の高速動作を容易に実現することができる。
【００８５】
〔第５の実施形態〕
図２０は第５の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【００８６】
本実施形態に係る半導体装置及び半導体チップは、本体層１０３ｂの下層に、Ａｌ合金又はＣｕ合金により構成された下層パッド１０６を有している点で、第４の実施形態と共通する。ただし、本実施形態の場合、本体層１０３ｂは、カバー膜１０４の開口１０４ａ内に位置している。
すなわち、本実施形態では、電極パッド１０３は、Ａｌ合金またはＣｕ合金により構成された下地層（下層パッド１０６）を更に有し、下地層の上に、表層としての本体層１０３ｂが積層され、半導体チップは、下地層の上に形成され、下地層を露出させる開口１０４ａを有する絶縁膜（カバー膜１０４）を有し、表層は開口１０４ａ内にのみ存在している。
本実施形態の場合、電極パッド１０３においてＣｕワイヤ１０５がボンディングされている領域とは、カバー膜１０４の開口１０４ａ内に存在する領域、すなわち本体層１０３ｂを意味する。
【００８７】
この半導体装置を製造するには、層間絶縁膜１０８上に、例えば、第１バリアメタル層１０３ａ、下層パッド１０６、第２バリアメタル層１０３ｃをこの順に成膜した後、フォトリソグラフィにより形成したレジストマスクを介してエッチングを行う。これにより、第１バリアメタル層１０３ａ、下層パッド１０６及び第２バリアメタル層１０３ｃの積層体を電極パッド１０３の下部の形状に加工するとともに、必要に応じて配線１０９を形成する。そして、レジストマスクの除去後に、第３の実施形態と同様にカバー膜１０４を形成する。更に、第３の実施形態と同様にカバー膜１０４に開口１０４ａを形成するとともに、開口１０４ａ内の第２バリアメタル層１０３ｃを除去し、開口１０４ａ内の下層パッド１０６の上面を露出させる。
【００８８】
次に、無電解めっき或いは電解めっきによってＲｕを下層パッド１０６上に選択成長させることにより、開口１０４ａ内に本体層１０３ｂを形成する。この無電解めっきを行うためには、シードは不要である。無電解めっきの開始当初は、Ａｌ又はＣｕをＲｕに置換する反応が生じ、その後、Ｒｕの結晶成長に移行する。
【００８９】
このように本体層１０３ｂを形成した後は、半導体装置の組み立て工程において、本体層１０３ｂ上にＣｕワイヤ１０５をボンディングする。
【００９０】
ここで、本実施形態では、Ｒｕを無電解めっき或いは電解めっきすることによって本体層１０３ｂを形成するため、容易に本体層１０３ｂの膜厚を厚くすることができ、Ｃｕワイヤ１０５と電極パッド１０３との接続信頼性を向上させることができる。具体的には、本実施形態の場合、本体層１０３ｂの膜厚は、例えば、０．１μｍ以上５μｍ以下とすることができる。ただし、電極パッド１０３の上面（本体層１０３ｂの上面）は、カバー膜１０４の上面（有機絶縁膜１０４ｃの上面）よりも下に位置している。なお、図２０では、電極パッド１０３の上面が、無機絶縁膜１０４ｂと有機絶縁膜１０４ｃとの界面（特に、その界面において、開口１０４ａに露出している部分）よりも上に位置している例を示しているが、電極パッド１０３の上面は、その界面よりも下に位置していても良い。
【００９１】
本実施形態の構造において、配線１０９を形成する場合には、第１バリアメタル層１０３ａ、下層パッド１０６及び第２バリアメタル層１０３ｃと同じ層に配線１０９を形成することが好ましい。
【００９２】
以上のような第５の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
【００９３】
先ず、本体層１０３ｂの膜厚を容易に厚くすることができるため、Ｃｕワイヤ１０５と電極パッド１０３との接続信頼性を向上させることができる。
加えて、通常、開口１０４ａは上側に向けて広がるテーパー形状となっているため、図１等の構造と比べて本体層１０３ｂの上面の面積を拡大できることから、Ｃｕワイヤ１０５のボール径を大きくすることができるので、接続信頼性を向上させることができる。
【００９４】
また、本体層１０３ｂ以外の構成については、電極パッドがＡｌ合金又はＣｕ合金により構成された半導体チップを製造するのと同一のプロセスにより製造することができる。このため、電極パッドがＡｌ合金又はＣｕ合金により構成された半導体チップを製造した後、本体層１０３ｂを形成するためのめっき処理を追加するだけで、容易に、本実施形態に係る半導体チップを製造することができる。このため、電極パッドがＡｌ合金又はＣｕ合金により構成された半導体チップを検査するための検査条件と同一の条件で、本実施形態に係る半導体チップの検査も可能となるし、本体層１０３ｂを有する電極パッド１０３の形成箇所を任意に変更できることから製造プロセスの自由度を高めることができる。
【００９５】
また、電気めっきにて本体層１０３ｂを形成することにより、緻密で欠陥が少ない膜を形成できるメリットがあり、特に無電解めっきにて本体層１０３ｂを形成することにより、本体層１０３ｂの形成にリソグラフィ工程が不要で製造コストを低減できるメリットがある。
【００９６】
〔第６の実施形態〕
図２１は第６の実施形態に係る半導体チップの電極パッドの構造を示す断面図である。
【００９７】
本実施形態に係る半導体チップは、以下に説明する点でのみ、第５の実施形態に係る半導体チップと相違し、その他の点では、第５の実施形態に係る半導体チップと同様に構成されている。
すなわち、本実施形態に係る半導体チップは、カバー膜１０４を有しておらず、電極パッド１０３が第２バリアメタル層１０３ｃを有していない。
また、本体層１０３ｂが第１バリアメタル層１０３ａと下層パッド１０６との積層体の側面及び上面を覆うように形成されている。
本実施形態の場合、電極パッド１０３においてＣｕワイヤ１０５がボンディングされている領域とは、電極パッド１０３の全体を意味し、その表層は、本体層１０３ｂである。
【００９８】
この半導体チップを製造するには、層間絶縁膜１０８上に、例えば、第１バリアメタル層１０３ａ及び下層パッド１０６をこの順に成膜した後、フォトリソグラフィにより形成したレジストマスクを介してエッチングを行う。これにより、第１バリアメタル層１０３ａと下層パッド１０６との積層体を電極パッド１０３の下部の形状に加工するとともに、必要に応じて配線１０９（図２１では不図示）を形成する。そして、レジストマスクを除去する。
【００９９】
次に、無電解めっき或いは電解めっきにより、第１バリアメタル層１０３ａと下層パッド１０６との積層体の上面及び側面を覆うようにＲｕを成膜することにより、本体層１０３ｂを形成する。この電解めっきを行うためには、シードは不要である。電解めっきの開始当初は、Ａｌ又はＣｕをＲｕに置換する反応が生じ、その後、Ｒｕの結晶成長に移行する。
【０１００】
以上のような第６の実施形態によれば、第５の実施形態と同様の効果が得られる他に、以下の効果が得られる。
すなわち、本実施形態の場合、本体層１０３ｂが第１バリアメタル層１０３ａと下層パッド１０６との積層体の側面及び上面を覆っている。しかも、電極パッド１０３がカバー膜１０４により覆われていない。このため、第５の実施形態と比べて本体層１０３ｂの上面の面積を大きくすることができる。よって、第５の実施形態よりもＣｕワイヤ１０５のボール径を大きくすることができるので、接続信頼性を向上させることができる。
【０１０１】
〔第７の実施形態〕
図２２は第７の実施形態に係る半導体装置の電極パッドの構造の一例を示す断面図であり、図２３は第８の実施形態に係る半導体装置の電極パッドの構造の他の例を示す断面図である。
【０１０２】
図２２及び図２３に示すように、下層パッド１０６の上面又は本体層１０３ｂの上面に、プローブ針の痕跡である凹部１０３ｉが形成されていても良い。この凹部１０３ｉは、下層パッド１０６の上面又は本体層１０３ｂの上面にプローブ針を接触させて、半導体チップの検査を行うことにより形成される。
【０１０３】
図２２は、図１９（第４の実施形態）の構造の半導体チップに検査を行った場合を示し、図２３は、図２０（第５の実施形態）の構造の半導体チップに検査を行った場合を示す。なお、その他の実施形態（第１乃至第３の実施形態）の構造の半導体チップに検査を行った結果として、下層パッド１０６の上面又は本体層１０３ｂの上面に凹部１０３ｉが形成されていても良い。
【０１０４】
上記の各実施形態では、ワイヤがＣｕワイヤ１０５である例を説明したが、ワイヤの材料はＣｕに限定されず、他の材料であっても同様の効果を奏することができる。
また、上記において、ワイヤは、Ｃｕワイヤの表面にＰｄを含有する層が形成されたワイヤであっても良い。この場合、ワイヤ表面に形成されたＰｄにより、同じ白金族であるＲｕやその合金層と高い接合性を得ることが出来る。
【０１０５】
また、本明細書は、上記の半導体装置が搭載された、自動車搭載用のモジュール、及び、当該モジュールが搭載された自動車も開示する。上記の半導体装置は、電極パッド１０３の少なくとも表層がＡｌよりも高融点のＲｕ又はＲｕＯＸにより構成されているため、例えば１００℃を超える環境下であっても長期間の信頼性を得ることが可能であり、自動車の制御モジュールのように比較的厳しい環境下で長期間の高信頼性が要求される機器に特に好適である。
【符号の説明】
【０１０６】
１０１ 下層配線
１０１ａ 第１層
１０１ｂ 第２層
１０１ｃ 第３層
１０２ ビア
１０３ 電極パッド
１０３ａ 第１バリアメタル層
１０３ｂ 本体層
１０３ｃ 第２バリアメタル層
１０３ｄ Ｒｕ層
１０３ｅ ＲｕＯＸ層
１０３ｉ 凹部
１０４ カバー膜
１０４ａ 開口
１０４ｂ 無機絶縁膜
１０４ｃ 有機絶縁膜
１０４ｄ 開口
１０５ Ｃｕワイヤ
１０６ 下層パッド
１０８ 層間絶縁膜
１０９ 配線
１１０ レジストマスク
１１０ａ 開口
２００ 半導体チップ
２０１ 接着層
２０２ パッケージ基板
２０３ ファーストボンディング
２０４ セカンドボンディング
２１１ ダイパッド
２１２ リード
２１３ 封止樹脂
２１４ 配線
２１５ 半田ボール
２１６ 基材
２１７ ソルダーレジスト
５００ 電極パッド
５１０ Ａｌスプラッシュ
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップと外部の電極との接続のために、半導体チップに形成された電極パッドにワイヤ（ボンディングワイヤ）をボンディングすることが一般に行われる。
【０００３】
半導体チップの電極パッドは、特許文献１に記載されているように、アルミニウム（Ａｌ）により構成するか、或いは、Ａｌを主成分とすることが一般的である。
【０００４】
ところで、半導体チップを含んで構成される半導体装置の低コスト化に向けて、これまで多く用いられてきた金（Ａｕ）ワイヤに代えて、銅（Ｃｕ）ワイヤを用いることが検討されている。
【０００５】
しかし、非特許文献１に記載されているように、ボンディング時の電極パッドへの機械的ストレスは、ＣｕワイヤのほうがＡｕワイヤよりも大きいため、電極パッドがＡｌにより構成されている場合、Ａｌが周囲に飛び散るＡｌスプラッシュという現象が生じる。
【０００６】
なお、特許文献２には、はんだ接続用のＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｉｚａｔｉｏｎ）の最上層としてニッケルまたはルテニウムを用いることが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６４−０８２６４４号公報
【特許文献２】特開昭５９−１２１９５５号公報
【非特許文献】
【０００８】
【非特許文献１】Ｉ． Ｑｉｎ ｅｔ ａｌ．， ２００９ ＥＰＴＣ， ｐｐ．５７３−５７８
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のように、電極パッドがＡｌにより構成されている場合、ワイヤとして安価なＣｕワイヤを用いてボンディングを行うと、Ａｌスプラッシュが生じる。
【００１０】
図２４（ａ）は、Ｃｕワイヤ１０５のボンディングにより電極パッド５００からＡｌスプラッシュ５１０が発生した状態を示す模式的な断面図であり、図２４（ｂ）は図２４（ａ）の拡大図である。これらの図は、本発明者が認識した課題を説明するための図である。
Ａｌスプラッシュ５１０が生じると、図２４に示すように、電極パッド５００を構成するＡｌが周囲に飛び散るため、電極パッド５００が狭ピッチの場合、隣り合う電極パッド５００間で電気的な短絡が生じる可能性がある。また、Ａｌスプラッシュ５１０に伴う電極パッド５００の変形に起因して、電極パッド５００の周辺の構成（例えば層間絶縁膜等）にクラック等のダメージが生じる可能性もある。
【００１１】
このように、ワイヤがＣｕワイヤである場合にもボンディング時の衝撃による金属のスプラッシュを抑制することは困難だった。
【課題を解決するための手段】
【００１２】
本発明は、電極パッドを有する半導体チップと、
前記電極パッドにボンディングされたワイヤと、
を有し、
前記電極パッドにおいて、前記ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、
前記表層の膜厚は２０ｎｍ以上であることを特徴とする半導体装置を提供する。
【００１３】
この半導体装置によれば、電極パッドにおいて、ワイヤがボンディングされている領域の少なくとも表層がＲｕ又はＲｕＯＸにより構成されている。Ｒｕ及びＲｕＯＸは、Ａｌと比べてビッカース硬度が６〜８倍と高い。すなわち、電極パッドの少なくとも表層の硬度が（電極パッドがＡｌなどにより構成されている場合と比べて）向上する。このため、ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができるとともに、電極パッドの周辺の構成（例えば層間絶縁膜）にクラック等のダメージが生じる可能性も低減できる。
なお、Ｒｕ及びＲｕＯＸは、反応性ドライエッチングによって、Ａｌと同等に微細加工することができるので、容易に、設計通りの形状・寸法の電極パッドを形成することができる。
【００１４】
また、本発明は、電極パッドを有する半導体チップを製造する工程と、
前記電極パッドにワイヤをボンディングする工程と、
を有し、
前記半導体チップを製造する工程では、前記電極パッドにおいて、前記ワイヤがボンディングされる領域の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、前記表層を２０ｎｍ以上の膜厚に形成し、
前記ワイヤをボンディングする工程では、前記表層に前記ワイヤをボンディングすることを特徴とする半導体装置の製造方法を提供する。
【００１５】
また、本発明は、下地絶縁膜と、
前記下地絶縁膜上に形成された電極パッドと、
を有し、
前記電極パッドにおいて、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、
前記表層の膜厚は２０ｎｍ以上であることを特徴とする半導体装置を提供する。
【発明の効果】
【００１６】
本発明によれば、ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図２】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図３】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図４】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図５】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図６】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図７】第１の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図８】Ａｌ又はＡｌ合金と、Ｎｉと、Ｒｕのそれぞれの特性を示す図である。
【図９】電極パッドの層構造のバリエーションを示す図である。
【図１０】第１の実施形態に係る半導体装置の全体構造の例を示す断面図である。
【図１１】第１の実施形態に係る半導体装置の他の例を示す断面図である。
【図１２】第２の実施形態に係る半導体チップの電極パッドの構造を示す断面図である。
【図１３】第３の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図１４】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１５】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１６】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１７】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１８】第３の実施形態に係る半導体装置の一連の製造工程を示す断面図である。
【図１９】第４の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図２０】第５の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図２１】第６の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【図２２】第７の実施形態に係る半導体装置の電極パッドの構造の一例を示す断面図である。
【図２３】第７の実施形態に係る半導体装置の電極パッドの構造の他の例を示す断面図である。
【図２４】ＣｕワイヤのボンディングによりＡｌスプラッシュが発生した状態を示す模式図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１９】
〔第１の実施形態〕
図１は第１の実施形態に係る半導体装置の電極パッド１０３の構造を示す断面図である。なお、図１、並びに、後述する図２乃至図７、図１２乃至図２４においては、それぞれ一部分を破断し、横方向の寸法を縮めて示している。
【００２０】
本実施形態に係る半導体装置は、電極パッド１０３を有する半導体チップと、電極パッド１０３にボンディングされたワイヤ（例えばＣｕワイヤ１０５）と、を有し、電極パッド１０３において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。
また、本実施形態に係る半導体チップは、下地絶縁膜（層間絶縁膜１０８）と、下地絶縁膜上に形成された電極パッド１０３と、を有し、電極パッド１０３において、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。
なお、電極パッド１０３の表層の膜厚は、１００ｎｍ以上であることがより好ましい。
以下、詳細に説明する。
【００２１】
半導体チップの表層部は、下層配線１０１と、この下層配線１０１上に形成された層間絶縁膜１０８と、この層間絶縁膜１０８に埋め込み形成された複数のビア１０２と、を有している。そして、層間絶縁膜１０８上には、半導体チップの最上層配線である電極パッド１０３が形成されている。電極パッド１０３は、複数のビア１０２を介して下層配線１０１と相互に電気的に接続されている。
なお、層間絶縁膜１０８は、例えば、ＳｉＯ２膜とすることができる。
また、ビア１０２は、例えば、タングステンにより構成することができる。
【００２２】
更に、電極パッド１０３上には、カバー膜（絶縁膜）１０４が形成され、このカバー膜１０４には、電極パッド１０３を露出させる開口１０４ａが形成されている。この開口１０４ａの平面形状は、例えば、長方形又は正方形であるが、その他の形状であっても良い。また、開口１０４ａが長方形又は正方形の場合、開口１０４ａの一辺の寸法は、例えば、５０μｍ以上７０μｍ以下程度である。
なお、カバー膜１０４は、例えば、ＳｉＯ２膜と、このＳｉＯ２膜上に形成されたＳｉＯＮ膜と、の積層膜とすることができる。
【００２３】
Ｃｕワイヤ１０５は、Ｃｕにより構成されたボンディングワイヤである。このＣｕワイヤ１０５は、開口１０４ａを介して電極パッド１０３上にワイヤボンディングされている。これにより、半導体チップの内部の素子（図示略）と、半導体チップの外部とが、相互に電気的に接続されている。
【００２４】
下層配線１０１は、例えば、複数の層構造をなしている。図１の例では、下層配線１０１が３層構造の例を示している。この場合、第１層１０１ａ（最下層）は、例えば、ＴｉＮ或いはＴｉ等のバリアメタルであり、第１層１０１ａ上に形成された第２層１０１ｂは、例えばＡｌ合金又はＣｕ合金により構成され、第２層１０１ｂ上に形成された第３層１０１ｃ（最上層）は、例えば、ＴｉＮ或いはＴｉ等のバリアメタルである。
【００２５】
また、電極パッド１０３において、Ｃｕワイヤ１０５がボンディングされている領域の少なくとも表層は、ルテニウム（Ｒｕ）又は酸化ルテニウムにより構成されている。酸化ルテニウムは、ＲｕＯＸと表すことができる。ここで、Ｘは、任意の正の数であるが、例えば、０＜Ｘ≦２であることが好ましく、具体例としては、ＲｕＯ２が挙げられる。ここで、本実施形態の場合、電極パッド１０３においてＣｕワイヤ１０５がボンディングされている領域とは、カバー膜１０４の開口１０４ａを介して露出している領域を意味する。
【００２６】
電極パッド１０３は、例えば、複数の層構造をなしている。より具体的には、電極パッド１０３は、例えば、第１バリアメタル層１０３ａと、第１バリアメタル層１０３ａ上に形成された本体層１０３ｂと、本体層１０３ｂ上に形成された第２バリアメタル層１０３ｃと、を有している。
このうち本体層１０３ｂは、Ｒｕ又はＲｕＯＸにより構成されている。
また、第１及び第２バリアメタル層１０３ａ、１０３ｃは、それぞれ、例えば、ＴｉＮ或いはＴｉ等のバリアメタルである。より具体的には、例えば、第１バリアメタル層１０３ａは、Ｔｉ膜と、このＴｉ膜上に形成されたＴｉＮと、の積層膜であり、第２バリアメタル層１０３ｃは、ＴｉＮ膜である。
【００２７】
ここで、電極パッド１０３において、開口１０４ａ内に位置する部分には、第２バリアメタル層１０３ｃが存在せず、開口１０４ａ内において本体層１０３ｂが表面に露出している。つまり、電極パッド１０３の表層は、Ｒｕ又はＲｕＯＸにより構成された本体層１０３ｂであり、この本体層１０３ｂに対してＣｕワイヤ１０５が接続されている。
【００２８】
本体層１０３ｂは、例えば、不可避的不純物を除いて、Ｒｕにより構成されているか、又は、ＲｕＯＸにより構成されていることが好ましい一例である。
なお、本体層１０３ｂの硬度を適切に設定する等の目的に応じて、Ｒｕ又はＲｕＯＸ
以外の金属材料を本体層１０３ｂに含有させても良い。
ただし、何れの場合でも、本体層１０３ｂにおけるＲｕ又はＲｕＯＸの含有比率が９０重量％以上であることが好ましい。
【００２９】
本実施形態の場合、電極パッド１０３は、その全体がプレート状に形成され、少なくともその下面が平坦となっている。また、電極パッド１０３の下面は、その全面に亘って、下地絶縁膜としての層間絶縁膜１０８又はビア１０２上に接している。
【００３０】
なお、図１では電極パッド１０３を１つのみ図示しているが、半導体装置には、複数の電極パッド１０３が互いに同層に設けられ、それぞれ開口１０４ａを介して露出している。
【００３１】
ここで、各構成要素の膜厚の例を説明する。
下層配線１０１の第２層１０１ｂの膜厚は４５０ｎｍ程度とすることができる。
層間絶縁膜１０８の膜厚は４００ｎｍ程度とすることができる。
電極パッド１０３の第１バリアメタル層１０３ａは、例えば、Ｔｉ膜が３０ｎｍ程度、ＴｉＮ膜が４０ｎｍ程度とすることができる。
電極パッド１０３の本体層１０３ｂの膜厚は、例えば、３００ｎｍ以上２０００ｎｍ以下とすることができる。
電極パッド１０３の第２バリアメタル層１０３ｃの膜厚は、例えば、５０ｎｍ程度とすることができる。
カバー膜１０４のＳｉＯ２膜の膜厚は８００ｎｍ程度とすることができ、ＳｉＯＮ膜の膜厚は３００ｎｍ程度とすることができる。
【００３２】
なお、電極パッド１０３と同じ層には、必要に応じて、電極パッド１０３と同じ層構造（例えば、第１バリアメタル層１０３ａ、本体層１０３ｂ及び第２バリアメタル層１０３ｃの３層構造）の配線１０９を設けても良い。
【００３３】
次に、本実施形態に係る半導体装置の製造方法を説明する。図２乃至図７はこの製造方法の一連の工程を示す断面図である。
【００３４】
この製造方法は、電極パッド１０３を有する半導体チップを製造する工程と、電極パッド１０３にワイヤ（例えば、Ｃｕワイヤ１０５）をボンディングする工程と、を有し、半導体チップを製造する工程では、電極パッド１０３の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、その表層を２０ｎｍ以上の膜厚に形成する。
以下、詳細に説明する。
【００３５】
先ず、半導体基板に素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する半導体基板に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００３６】
次に、素子形成領域に位置する半導体基板に、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する半導体基板に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にＭＯＳトランジスタが形成される。
【００３７】
次に、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層を形成する。
【００３８】
多層配線層の下層配線１０１は、例えば、主に銅やアルミニウムからなり、ビア１０２は、例えば、タングステンからなる。また、この構造は、例えばダマシン法やドライエッチング法により形成することができる。
ダマシン法とは、ドライエッチングにより絶縁膜に所望の配線パターンやビアパターンの形状で溝を形成し、バリアメタルをスパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で設けた後、電解めっき用の給電層をスパッタ法等で形成し、電解めっきにて溝（トレンチ）を例えば銅で埋めた後にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により溝（トレンチ）内のみに銅を残して所望の配線を得る方法である。
【００３９】
次に、電極パッド１０３及び配線１０９を形成する。このためには、先ず、層間絶縁膜１０８上に、第１バリアメタル層１０３ａをスパッタ法、ＣＶＤ法、ＡＬＤ法等で成膜した後、この第１バリアメタル層１０３ａ上にＲｕをスパッタ法により成膜することにより本体層１０３ｂを形成する。更に、この本体層１０３ｂの上に第２バリアメタル層１０３ｃをスパッタ法、ＣＶＤ法、ＡＬＤ法等で成膜する。その後、第２バリアメタル層１０３ｃ上に、フォトリソグラフィによって任意のパターン形状のレジストマスク（図示略）を形成し、このレジストマスクをマスクとしてドライエッチングを行うことによって、任意のパターン形状の電極パッド１０３及び配線１０９を形成する。このとき、ＲｕはＯ２とＣｌ２との混合ガス系において反応性リアクティブエッチングを行うことができる。その後、このレジストマスクを除去する（以上、図２）。
【００４０】
次に、図３に示すように、電極パッド１０３及び配線１０９を覆うように、層間絶縁膜１０８上にカバー膜１０４を形成する。カバー膜１０４の下層を構成するＳｉＯ２膜は、例えば、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）ＳｉＯ２膜とすることができ、このＳｉＯ２膜上にＳｉＯＮ膜を形成する。なお、ＳｉＯＮ膜の代わりに、プラズマＣＶＤ法によりＳｉＮ膜を形成しても良い。
【００４１】
次に、図４に示すように、電極パッド１０３上の開口１０４ａ（図１）と対応する位置に開口１１０ａを有するレジストマスク１１０をフォトリソグラフィによってカバー膜１０４上に形成する。
【００４２】
次に、図５に示すように、レジストマスク１１０をマスクとしてカバー膜１０４を反応性ドライエッチングすることによって、カバー膜１０４に開口１０４ａを形成する。
更に、このカバー膜１０４をマスク代わりにして、反応性ドライエッチングを行うことによって、電極パッド１０３の第２バリアメタル層１０３ｃにおいて開口１０４ａ内に位置する部分を除去し、本体層１０３ｂの表面を露出させる（図６）。
【００４３】
ここで、本体層１０３ｂの表層を僅かにエッチングする程度にエッチングを行うことによって、より確実に本体層１０３ｂの表面を露出させることができる。
また、ここで、電極パッド１０３が一般的なＡｌ合金の場合、カバー膜１０４のエッチング時にＡｌ合金の表面も一部エッチングされ、そのエッチング残渣がカバー膜１０４の開口１０４ａの側壁にゴミとして付着するような場合があり、エッチング後に洗浄プロセスが必要な場合があった。これに対し、本実施形態では、電極パッド１０３の本体層１０３ｂの材料としてＲｕ又はＲｕＯＸを用いるため、本体層１０３ｂとカバー膜１０４とのエッチング選択比を十分大きくとることができ、カバー膜１０４への残渣の付着が抑制されるため、洗浄プロセスを省略することができて製造コストを低減することができる。
【００４４】
次に、レジストマスク１１０を除去する（図７）。なお、この段階で得られた製造物が、半導体チップである。
【００４５】
その後、半導体チップを例えばパッケージ基板（後述）の上に搭載し、図１に示すように、電極パッド１０３上に、すなわち開口１０４ａを介して露出している本体層１０３ｂの表面上に、Ｃｕワイヤ１０５をボンディングする。すなわち、例えばＣｕワイヤ１０５の先端にスパークなどで形成したボール状のワイヤ太径部を、本体層１０３ｂ上に当接し、超音波や荷重を印可することにより、Ｃｕワイヤ１０５と電極パッド１０３とを接合する。その後、半導体チップ及びＣｕワイヤ１０５等を封止樹脂により封止する。こうして、半導体装置を得ることができる。
【００４６】
図８は一般的な電極パッドの材料であるＡｌ合金（この場合はＡｌ−Ｃｕ：図８中「Ａｌ」と表記）と、本実施形態での電極パッド１０３の材料（この場合、Ｒｕ）と、Ｎｉのそれぞれの特性を示す図である。
【００４７】
ＲｕはＡｌ合金よりも抵抗率は高いものの、ビッカース硬度（Ｈｖ）はＡｌ合金の約６〜８倍と高く、Ｎｉと同等の硬度を有している。一方、Ｎｉが反応性ドライエッチングによる微細配線パターンの形成が困難であるのに対し、ＲｕはＣｌ２とＯ２とを含有するガス種により反応性ドライエッチングが可能である。またＲｕ表面が環境下で自然に酸化された場合も、ＲｕＯＸは導電性であるため、Ｃｕワイヤ１０５との良好な電気的接続が得られる。
このように、ＲｕまたはＲｕＯＸにより電極パッド１０３の少なくとも表層を構成することにより、電極パッド１０３がＡｌ合金である場合と同等の高密度接続パッドレイアウトが可能となるだけでなく、硬度面でも性能がよくなるため、ボンディングワイヤがＣｕワイヤ１０５であっても、電極パッド１０３を構成する金属材料のスプラッシュの発生を抑制できる。
【００４８】
図９は電極パッド１０３の層構造のバリエーションを示す図である。
【００４９】
図９（ａ）は電極パッド１０３が上述の第１バリアメタル層１０３ａ、本体層１０３ｂ及び第２バリアメタル層１０３ｃにより構成されている例を示す。この場合、第１及び第２バリアメタル層１０３ａ、１０３ｃが、それぞれ、その下層の層間絶縁膜１０８と、その上層のカバー膜１０４に対する密着層として働く。このため、電極パッド１０３と層間絶縁膜１０８との密着性、並びに、電極パッド１０３とカバー膜１０４との密着性がそれぞれ向上する。なお、第１バリアメタル層１０３ａと第２バリアメタル層１０３ｃのうち、何れか一方のみを有する構造としても良い。
【００５０】
図９（ｂ）は、電極パッド１０３が本体層１０３ｂのみにより構成され、この本体層１０３ｂがＲｕの単層により構成されている例を示す。つまり、図９（ｂ）は、図９（ａ）の構成から、バリアメタル（第１及び第２バリアメタル層１０３ａ、１０３ｃ）を除いた形態である。この場合、電極パッド１０３の構造が最も単純であるため、製造コストを最も低減でき、且つ、最も高硬度な電極パッド１０３を実現できる。
【００５１】
図９（ｃ）は、電極パッド１０３の本体層１０３ｂが下層のＲｕ層１０３ｄと上層のＲｕＯＸ層１０３ｅとにより構成されている例を示す。ここで、ＲｕＯＸ層１０３ｅがＲｕＯ２の場合、ＲｕＯＸ層１０３ｅの方がＲｕよりもＯ２とＣｌ２とを含有するエッチングガスを用いたドライエッチングでのエッチング速度が大きい。このため、図９（ｃ）のような構造とすることにより、電極パッド１０３を形成するためのエッチングに必要なトータルの時間を短縮することができる。なお、下層に（つまりビア１０２上に）ＲｕＯＸ層１０３ｅを形成すると、ＲｕＯＸ層１０３ｅを反応性スパッタで形成する際に、ビア１０２との界面に高抵抗酸化膜が形成される可能性があり、好ましくない。同様の理由により電極パッド１０３の全体をＲｕＯＸ層１０３ｅにすることも好ましくない。ここでは、電極パッド１０３がＲｕ層１０３ｄとＲｕＯＸ層１０３ｅとがそれぞれ１層ずつである例を示したが、例えばＲｕ／ＲｕＯＸ／Ｒｕのような多層構造としても構わない。
【００５２】
図９（ｄ）は、図９（ｃ）の構成に加えて、第１バリアメタル層１０３ａと、第２バリアメタル層１０３ｃと、を有する例を示す。なお、この場合も、図１の構造と同様に、ワイヤボンディング前に開口１０４ａ内の第２バリアメタル層１０３ｃを除去する必要がある。
【００５３】
更に、本体層１０３ｂは、その下層に以下の何れかの膜を有していても良い。
１）Ａｕ又はＰｄの膜
２）ＰｄとＡｕとの積層膜（これらのうちＰｄが下層）
３）Ｎｉ、Ｐｄ及びＡｕの積層膜（これらのうちＮｉが最下層でＡｕが最上層）
４）ＮｉとＰｄとの積層膜（これらのうちＮｉが下層）
【００５４】
ここで、本体層１０３ｂの好適な膜厚を説明する。
【００５５】
本体層１０３ｂがＲｕの単層である場合（図９（ａ）、図９（ｂ））、その膜厚は０．０２μｍ以上であり、好ましくは、０．１μｍ以上３μｍ以下とすることができ、より好ましくは、０．２μｍ以上１．６μｍ以下とすることができ、更に好ましくは０．３μｍ以上１．２μｍ以下とすることができる。
【００５６】
本体層１０３ｂがＲｕ層１０３ｄとＲｕＯＸ層１０３ｅとの積層構造の場合（図９（ｃ）、図９（ｄ））、合計膜厚は、Ｒｕの単層の場合と同じレンジが好適である。ただし、Ｒｕ層１０３ｄとＲｕＯＸ層１０３ｅとの膜厚比は任意に設定することができる。
ここで、ドライエッチング性を考慮すれば、ＲｕＯＸ層１０３ｅの厚さが大きいほど好適であり、例えば、本体層１０３ｂにおけるＲｕＯＸ層１０３ｅの膜厚比を５０％よりも大きくすることが好ましい。
一方、Ｒｕは、ＲｕＯＸと比べて微粉末になりにくいため、クリーン度を考慮すれば、Ｒｕ層１０３ｄの厚さが大きいほど好適であり、例えば、本体層１０３ｂにおけるＲｕ層１０３ｄの膜厚比を５０％よりも大きくすることが好ましい。
【００５７】
図１０（ａ）及び図１０（ｂ）は、それぞれ、第１の実施形態に係る半導体装置の全体構造の例を示す断面図である。
【００５８】
このうち図１０（ａ）の例では、上記のようにして得られた半導体チップ２００がダイパッド２１１上に搭載され、リード２１２と半導体チップ２００の電極パッド１０３（図１０（ａ）では図示略）とがＣｕワイヤ１０５によりワイヤボンディングされている。更に、封止樹脂２１３により、リード２１２の基端部（ダイパッド２１１側の部分）と、ダイパッド２１１と、半導体チップ２００と、Ｃｕワイヤ１０５と、が封止されている。
【００５９】
一方、図１０（ｂ）の例では、半導体チップ２００がパッケージ基板２０２上に搭載されている。パッケージ基板２０２は、配線基板とも呼ばれるものであり、基材２１６と、基材２１６上に形成された配線２１４と、配線２１４を覆うソルダーレジスト２１７と、を有する。パッケージ基板２０２の表側の配線２１４と、半導体チップ２００の電極パッド１０３（図１０（ｂ）では図示略）とは、Ｃｕワイヤ１０５によりワイヤボンディングされている。更に、封止樹脂２１３によりパッケージ基板２０２が片面封止され、封止樹脂２１３内に半導体チップ２００とＣｕワイヤ１０５とが封入されている。更に、パッケージ基板２０２の裏側の配線２１４には、ソルダーレジスト２１７に形成された開口を介して、半田ボール２１５が接続されている。
【００６０】
図１１（ａ）及び図１１（ｂ）は、それぞれ、第１の実施形態に係る半導体装置の他の例を示す断面図である。なお、図１１（ａ）及び図１１（ｂ）に示す例では、封止樹脂の図示を省略している。
【００６１】
このうち図１１（ａ）は逆ボンディング構造の例を示す。この構造の半導体装置を製造するには、パッケージ基板２０２上に、接着層２０１を介して半導体チップ２００が搭載した後で、先ず、パッケージ基板２０２上の配線（図示略）に対して、Ｃｕワイヤ１０５をボンディング（ファーストボンディング２０３）し、続いて、このＣｕワイヤ１０５を半導体チップ２００の上面の電極パッド１０３（図１１（ａ）では図示略）に対してボンディング（セカンドボンディング２０４）する。
【００６２】
一方、図１１（ｂ）はＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）の例を示す。この場合、パッケージ基板２０２上には、複数（例えば２つ）の半導体チップ２００が、それぞれ接着層２０１を介して搭載されている。そして、一方の半導体チップ２００の上面の電極パッド１０３（図１１（ｂ）では図示略）に対してＣｕワイヤ１０５がボンディング（ファーストボンディング２０３）され、更に、このＣｕワイヤ１０５が他方の半導体チップ２００の上面の電極パッド１０３（図１１（ｂ）では図示略）に対してボンディング（セカンドボンディング２０４）されている。更に、他のＣｕワイヤ１０５がそれぞれの半導体チップ２００の上面の他の電極パッド１０３（図示略）にボンディング（ファーストボンディング２０３）され、これらＣｕワイヤ１０５がそれぞれパッケージ基板２０２上の配線（図示略）に対してボンディング（セカンドボンディング２０４）されている。
【００６３】
以上のような第１の実施形態によれば、電極パッド１０３の少なくとも表層（本体層１０３ｂ、或いはその表層）がＲｕ又はＲｕＯＸにより構成されている。Ｒｕ及びＲｕＯＸは、Ａｌと比べてビッカース硬度が６〜８倍と高い。すなわち、電極パッド１０３の少なくとも表層の硬度が（電極パッド１０３がＡｌなどにより構成されている場合と比べて）向上する。このため、ワイヤがＣｕワイヤ１０５であっても、ボンディング時の衝撃による金属のスプラッシュを抑制することができるとともに、電極パッド１０３の周辺の構成（例えば層間絶縁膜１０８等）にクラック等のダメージが生じる可能性も低減できる。
金属のスプラッシュを抑制できることから、複数の電極パッド１０３が狭ピッチで配置されていたとしても、隣り合う電極パッド１０３間で電気的な短絡の発生を抑制できる。
また、Ｒｕ及びＲｕＯＸは、反応性ドライエッチングによって、Ａｌと同等に微細加工することができるので、容易に、設計通りの形状・寸法の電極パッド１０３を形成することができる。
【００６４】
〔第２の実施形態〕
図１２は第２の実施形態に係る半導体チップの電極パッド１０３の構造を示す断面図である。
【００６５】
本実施形態に係る半導体チップは、上記の第１の実施形態に係る半導体チップと比べて、カバー膜１０４と、電極パッド１０３の第２バリアメタル層１０３ｃと、が無い点で相違する。また、カバー膜１０４に開口１０４ａを形成する必要がないことから、電極パッド１０３の本体層１０３ｂの表層がエッチングにより除去されない。このため、電極パッド１０３の下面だけでなく、例えば、電極パッド１０３の上面も平坦なままとなっている。
これらの点の他は、本実施形態に係る半導体チップは、上記の第１の実施形態に係る半導体チップと同様に構成されている。
なお、本実施形態の場合、電極パッド１０３においてＣｕワイヤ１０５がボンディングされている領域とは、電極パッド１０３の全体を意味し、その表層は、本体層１０３ｂである。
【００６６】
また、図示は省略するが、本実施形態に係る半導体装置においても、第１の実施形態と同様に、Ｃｕワイヤ１０５が電極パッド１０３の表層を構成する本体層１０３ｂの表面に対してボンディングされている。
【００６７】
なお、本実施形態でも、電極パッド１０３と同層に配線１０９を形成しても良いが、図１２では配線１０９が無い例を示している。
【００６８】
以上のような第２の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他、カバー膜１０４が無いため、構造がシンプルであり、半導体チップ及び半導体装置を低コストに生産することができる。また、電極パッド１０３の周縁部がカバー膜１０４により覆われないため、第１の実施形態と比べて電極パッド１０３の実効的な面積を拡大できるので、第１の実施形態と比べてＣｕワイヤ１０５のボール径を大きくできて、Ｃｕワイヤ１０５と電極パッド１０３との接合信頼性を向上させることができる。
【００６９】
〔第３の実施形態〕
図１３は第３の実施形態に係る半導体装置の電極パッド１０３の構造を示す断面図である。
【００７０】
本実施形態に係る半導体装置は、カバー膜１０４の構造のみが第１の実施形態に係る半導体装置と相違し、その他の点では第１の実施形態に係る半導体装置と同様に構成されている。
【００７１】
本実施形態の場合、カバー膜（絶縁膜）１０４は、無機絶縁膜１０４ｂと、この無機絶縁膜１０４ｂ上に積層された有機絶縁膜１０４ｃと、の積層膜である。
【００７２】
このうち無機絶縁膜１０４ｂは、例えば、上記の第１の実施形態におけるカバー膜１０４と同様に構成されている。或いは、無機絶縁膜１０４ｂは、単層のＳｉＯ２膜またはＳｉＮ膜により構成されていても良い。
【００７３】
一方、有機絶縁膜１０４ｃは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ：ポリベンザオキサゾール）及びポリノルボルネン樹脂のうちの何れかの有機材料により構成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、有機絶縁膜１０４ｃの材料としてこれらを選択することにより、高い信頼性を得ることができる。有機絶縁膜１０４ｃの有機材料は、感光性、非感光性の何れであっても構わないが、本実施形態では、例えば、感光性樹脂を用いる例を説明する。有機絶縁膜１０４ｃの膜厚は、例えば、５μｍ以上１０μｍ以下とすることができる。
【００７４】
なお、本実施形態でも、電極パッド１０３と同層に配線１０９を形成しても良いが、図１３では配線１０９が無い例を示している。
【００７５】
次に、本実施形態に係る半導体装置の製造方法を説明する。図１４乃至図１８はこの製造方法の一連の工程を示す断面図である。
【００７６】
先ず、図１４に示すように、上記の第１の実施形態と同様に、半導体チップの上層部を作製する。すなわち、下層配線１０１、ビア１０２、電極パッド１０３等を形成する。
【００７７】
次に、図１５に示すように、上記の第１の実施形態にてカバー膜１０４を形成するのと同じ要領で、カバー膜１０４の下層を構成する無機絶縁膜１０４ｂを形成する。
更に、図１６に示すように、無機絶縁膜１０４ｂ上に有機絶縁膜１０４ｃを形成する。
【００７８】
次に、図１７に示すように、カバー膜１０４の有機絶縁膜１０４ｃに開口１０４ｄを形成する。ここで、上記のように、本実施形態では、有機絶縁膜１０４ｃとして、感光性のものを用いる。この場合、フォトリソグラフィによって、すなわち有機絶縁膜１０４ｃを露光及び現像することによって、開口１０４ｄを形成することができる。このため、開口１０４ｄの形成用のレジストマスクを形成する必要がない。なお、有機絶縁膜１０４ｃとして、非感光性のものを用いる場合には、開口１０４ｄと対応する開口を有するレジストマスク（図示略）をフォトリソグラフィによって有機絶縁膜１０４ｃ上に形成し、このレジストマスクをマスクとして有機絶縁膜１０４ｃをエッチングすることによって、開口１０４ｄを形成する。
【００７９】
次に、図１８に示すように、有機絶縁膜１０４ｃをマスク代わりにして無機絶縁膜１０４ｂを反応性ドライエッチングによりエッチングすることにより、開口１０４ｄを包含する開口１０４ａを形成し、第１の実施形態と同様に電極パッド１０３の本体層１０３ｂを露出させる。なお、この段階で得られた製造物が、半導体チップである。
【００８０】
その後、第１の実施形態と同様に、半導体チップを例えばパッケージ基板（後述）の上に搭載し、図１３に示すように、電極パッド１０３上にＣｕワイヤ１０５をボンディングし、半導体チップ及びＣｕワイヤ１０５等を封止樹脂により封止する。こうして、半導体装置を得ることができる。
【００８１】
以上のような第３の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
先ず、カバー膜１０４が無機絶縁膜１０４ｂと有機絶縁膜１０４ｃとの積層構造となっているため、隣り合う電極パッド１０３間での電気的短絡の可能性を第１の実施形態よりも更に低減することができる。なぜなら、有機絶縁膜１０４ｃは、容易に、厚い膜厚（例えば、５μｍ以上）に形成することができるからである。
また、有機絶縁膜１０４ｃをマスクにして、セルフアライメントで無機絶縁膜１０４ｂに開口を形成し、開口１０４ａを形成することができる。このため、有機絶縁膜１０４ｃを感光性材料により構成した場合、上記の実施形態では必要とされた開口１０４ａ形成用のレジストマスクが不要となる分、半導体チップ及び半導体装置を低コストに製造することができる。
また、カバー膜１０４が無機絶縁膜１０４ｂと有機絶縁膜１０４ｃとの積層構造となっているため、半導体チップの外部から内部への水分の侵入などをより好適に抑制することができる。
【００８２】
〔第４の実施形態〕
図１９は第４の実施形態に係る半導体装置の電極パッド１０３の構造を示す断面図である。
【００８３】
本実施形態に係る半導体装置は、上記の第１の実施形態と比べて、電極パッド１０３の構造のみが相違し、その他の点では第１の実施形態と同様に構成されている。本実施形態の場合、電極パッド１０３は、Ｒｕ又はＲｕＯＸにより構成された本体層１０３ｂの下層に、Ａｌ合金又はＣｕ合金により構成された下層パッド（下地層）１０６を有している。すなわち、電極パッド１０３は、Ａｌ合金またはＣｕ合金により構成された下地層を更に有し、下地層の上に、表層としての本体層１０３ｂが積層されている。図１９の例では、電極パッド１０３は、下層から順に、第１バリアメタル層１０３ａ、下層パッド１０６、本体層１０３ｂ、及び、第２バリアメタル層１０３ｃを有している。下層パッド１０６の膜厚は、例えば、４５０ｎｍ程度とすることができる。
【００８４】
以上のような第４の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他、Ｒｕ又はＲｕＯＸにより構成された本体層１０３ｂよりも低抵抗の下層パッド１０６を有するので、上記の第１の実施形態と比べて電極パッド１０３の全体の抵抗率を低減することができ、半導体装置の高速動作を容易に実現することができる。
【００８５】
〔第５の実施形態〕
図２０は第５の実施形態に係る半導体装置の電極パッドの構造を示す断面図である。
【００８６】
本実施形態に係る半導体装置及び半導体チップは、本体層１０３ｂの下層に、Ａｌ合金又はＣｕ合金により構成された下層パッド１０６を有している点で、第４の実施形態と共通する。ただし、本実施形態の場合、本体層１０３ｂは、カバー膜１０４の開口１０４ａ内に位置している。
すなわち、本実施形態では、電極パッド１０３は、Ａｌ合金またはＣｕ合金により構成された下地層（下層パッド１０６）を更に有し、下地層の上に、表層としての本体層１０３ｂが積層され、半導体チップは、下地層の上に形成され、下地層を露出させる開口１０４ａを有する絶縁膜（カバー膜１０４）を有し、表層は開口１０４ａ内にのみ存在している。
本実施形態の場合、電極パッド１０３においてＣｕワイヤ１０５がボンディングされている領域とは、カバー膜１０４の開口１０４ａ内に存在する領域、すなわち本体層１０３ｂを意味する。
【００８７】
この半導体装置を製造するには、層間絶縁膜１０８上に、例えば、第１バリアメタル層１０３ａ、下層パッド１０６、第２バリアメタル層１０３ｃをこの順に成膜した後、フォトリソグラフィにより形成したレジストマスクを介してエッチングを行う。これにより、第１バリアメタル層１０３ａ、下層パッド１０６及び第２バリアメタル層１０３ｃの積層体を電極パッド１０３の下部の形状に加工するとともに、必要に応じて配線１０９を形成する。そして、レジストマスクの除去後に、第３の実施形態と同様にカバー膜１０４を形成する。更に、第３の実施形態と同様にカバー膜１０４に開口１０４ａを形成するとともに、開口１０４ａ内の第２バリアメタル層１０３ｃを除去し、開口１０４ａ内の下層パッド１０６の上面を露出させる。
【００８８】
次に、無電解めっき或いは電解めっきによってＲｕを下層パッド１０６上に選択成長させることにより、開口１０４ａ内に本体層１０３ｂを形成する。この無電解めっきを行うためには、シードは不要である。無電解めっきの開始当初は、Ａｌ又はＣｕをＲｕに置換する反応が生じ、その後、Ｒｕの結晶成長に移行する。
【００８９】
このように本体層１０３ｂを形成した後は、半導体装置の組み立て工程において、本体層１０３ｂ上にＣｕワイヤ１０５をボンディングする。
【００９０】
ここで、本実施形態では、Ｒｕを無電解めっき或いは電解めっきすることによって本体層１０３ｂを形成するため、容易に本体層１０３ｂの膜厚を厚くすることができ、Ｃｕワイヤ１０５と電極パッド１０３との接続信頼性を向上させることができる。具体的には、本実施形態の場合、本体層１０３ｂの膜厚は、例えば、０．１μｍ以上５μｍ以下とすることができる。ただし、電極パッド１０３の上面（本体層１０３ｂの上面）は、カバー膜１０４の上面（有機絶縁膜１０４ｃの上面）よりも下に位置している。なお、図２０では、電極パッド１０３の上面が、無機絶縁膜１０４ｂと有機絶縁膜１０４ｃとの界面（特に、その界面において、開口１０４ａに露出している部分）よりも上に位置している例を示しているが、電極パッド１０３の上面は、その界面よりも下に位置していても良い。
【００９１】
本実施形態の構造において、配線１０９を形成する場合には、第１バリアメタル層１０３ａ、下層パッド１０６及び第２バリアメタル層１０３ｃと同じ層に配線１０９を形成することが好ましい。
【００９２】
以上のような第５の実施形態によれば、上記の第１の実施形態と同様の効果が得られる他に、以下の効果が得られる。
【００９３】
先ず、本体層１０３ｂの膜厚を容易に厚くすることができるため、Ｃｕワイヤ１０５と電極パッド１０３との接続信頼性を向上させることができる。
加えて、通常、開口１０４ａは上側に向けて広がるテーパー形状となっているため、図１等の構造と比べて本体層１０３ｂの上面の面積を拡大できることから、Ｃｕワイヤ１０５のボール径を大きくすることができるので、接続信頼性を向上させることができる。
【００９４】
また、本体層１０３ｂ以外の構成については、電極パッドがＡｌ合金又はＣｕ合金により構成された半導体チップを製造するのと同一のプロセスにより製造することができる。このため、電極パッドがＡｌ合金又はＣｕ合金により構成された半導体チップを製造した後、本体層１０３ｂを形成するためのめっき処理を追加するだけで、容易に、本実施形態に係る半導体チップを製造することができる。このため、電極パッドがＡｌ合金又はＣｕ合金により構成された半導体チップを検査するための検査条件と同一の条件で、本実施形態に係る半導体チップの検査も可能となるし、本体層１０３ｂを有する電極パッド１０３の形成箇所を任意に変更できることから製造プロセスの自由度を高めることができる。
【００９５】
また、電気めっきにて本体層１０３ｂを形成することにより、緻密で欠陥が少ない膜を形成できるメリットがあり、特に無電解めっきにて本体層１０３ｂを形成することにより、本体層１０３ｂの形成にリソグラフィ工程が不要で製造コストを低減できるメリットがある。
【００９６】
〔第６の実施形態〕
図２１は第６の実施形態に係る半導体チップの電極パッドの構造を示す断面図である。
【００９７】
本実施形態に係る半導体チップは、以下に説明する点でのみ、第５の実施形態に係る半導体チップと相違し、その他の点では、第５の実施形態に係る半導体チップと同様に構成されている。
すなわち、本実施形態に係る半導体チップは、カバー膜１０４を有しておらず、電極パッド１０３が第２バリアメタル層１０３ｃを有していない。
また、本体層１０３ｂが第１バリアメタル層１０３ａと下層パッド１０６との積層体の側面及び上面を覆うように形成されている。
本実施形態の場合、電極パッド１０３においてＣｕワイヤ１０５がボンディングされている領域とは、電極パッド１０３の全体を意味し、その表層は、本体層１０３ｂである。
【００９８】
この半導体チップを製造するには、層間絶縁膜１０８上に、例えば、第１バリアメタル層１０３ａ及び下層パッド１０６をこの順に成膜した後、フォトリソグラフィにより形成したレジストマスクを介してエッチングを行う。これにより、第１バリアメタル層１０３ａと下層パッド１０６との積層体を電極パッド１０３の下部の形状に加工するとともに、必要に応じて配線１０９（図２１では不図示）を形成する。そして、レジストマスクを除去する。
【００９９】
次に、無電解めっき或いは電解めっきにより、第１バリアメタル層１０３ａと下層パッド１０６との積層体の上面及び側面を覆うようにＲｕを成膜することにより、本体層１０３ｂを形成する。この電解めっきを行うためには、シードは不要である。電解めっきの開始当初は、Ａｌ又はＣｕをＲｕに置換する反応が生じ、その後、Ｒｕの結晶成長に移行する。
【０１００】
以上のような第６の実施形態によれば、第５の実施形態と同様の効果が得られる他に、以下の効果が得られる。
すなわち、本実施形態の場合、本体層１０３ｂが第１バリアメタル層１０３ａと下層パッド１０６との積層体の側面及び上面を覆っている。しかも、電極パッド１０３がカバー膜１０４により覆われていない。このため、第５の実施形態と比べて本体層１０３ｂの上面の面積を大きくすることができる。よって、第５の実施形態よりもＣｕワイヤ１０５のボール径を大きくすることができるので、接続信頼性を向上させることができる。
【０１０１】
〔第７の実施形態〕
図２２は第７の実施形態に係る半導体装置の電極パッドの構造の一例を示す断面図であり、図２３は第８の実施形態に係る半導体装置の電極パッドの構造の他の例を示す断面図である。
【０１０２】
図２２及び図２３に示すように、下層パッド１０６の上面又は本体層１０３ｂの上面に、プローブ針の痕跡である凹部１０３ｉが形成されていても良い。この凹部１０３ｉは、下層パッド１０６の上面又は本体層１０３ｂの上面にプローブ針を接触させて、半導体チップの検査を行うことにより形成される。
【０１０３】
図２２は、図１９（第４の実施形態）の構造の半導体チップに検査を行った場合を示し、図２３は、図２０（第５の実施形態）の構造の半導体チップに検査を行った場合を示す。なお、その他の実施形態（第１乃至第３の実施形態）の構造の半導体チップに検査を行った結果として、下層パッド１０６の上面又は本体層１０３ｂの上面に凹部１０３ｉが形成されていても良い。
【０１０４】
上記の各実施形態では、ワイヤがＣｕワイヤ１０５である例を説明したが、ワイヤの材料はＣｕに限定されず、他の材料であっても同様の効果を奏することができる。
また、上記において、ワイヤは、Ｃｕワイヤの表面にＰｄを含有する層が形成されたワイヤであっても良い。この場合、ワイヤ表面に形成されたＰｄにより、同じ白金族であるＲｕやその合金層と高い接合性を得ることが出来る。
【０１０５】
また、本明細書は、上記の半導体装置が搭載された、自動車搭載用のモジュール、及び、当該モジュールが搭載された自動車も開示する。上記の半導体装置は、電極パッド１０３の少なくとも表層がＡｌよりも高融点のＲｕ又はＲｕＯＸにより構成されているため、例えば１００℃を超える環境下であっても長期間の信頼性を得ることが可能であり、自動車の制御モジュールのように比較的厳しい環境下で長期間の高信頼性が要求される機器に特に好適である。
【符号の説明】
【０１０６】
１０１ 下層配線
１０１ａ 第１層
１０１ｂ 第２層
１０１ｃ 第３層
１０２ ビア
１０３ 電極パッド
１０３ａ 第１バリアメタル層
１０３ｂ 本体層
１０３ｃ 第２バリアメタル層
１０３ｄ Ｒｕ層
１０３ｅ ＲｕＯＸ層
１０３ｉ 凹部
１０４ カバー膜
１０４ａ 開口
１０４ｂ 無機絶縁膜
１０４ｃ 有機絶縁膜
１０４ｄ 開口
１０５ Ｃｕワイヤ
１０６ 下層パッド
１０８ 層間絶縁膜
１０９ 配線
１１０ レジストマスク
１１０ａ 開口
２００ 半導体チップ
２０１ 接着層
２０２ パッケージ基板
２０３ ファーストボンディング
２０４ セカンドボンディング
２１１ ダイパッド
２１２ リード
２１３ 封止樹脂
２１４ 配線
２１５ 半田ボール
２１６ 基材
２１７ ソルダーレジスト
５００ 電極パッド
５１０ Ａｌスプラッシュ
【特許請求の範囲】
【請求項１】
電極パッドを有する半導体チップと、
前記電極パッドにボンディングされたワイヤと、
を有し、
前記電極パッドにおいて、前記ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、
前記表層の膜厚は２０ｎｍ以上であることを特徴とする半導体装置。
【請求項２】
前記ワイヤはＣｕワイヤであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記表層におけるルテニウム又は酸化ルテニウムの含有比率が９０重量％以上であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記電極パッドは、Ａｌ合金またはＣｕ合金により構成された下地層と、前記下地層の上に積層された前記表層と、を有する積層膜であることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記下地層の表面に凹部が形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記表層は、前記下地層の側面及び上面を覆っていることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
前記電極パッド上に形成され、前記電極パッドを露出させる開口を有する絶縁膜を更に有することを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。
【請求項８】
前記下地層の上に形成され、前記下地層を露出させる開口を有する絶縁膜を更に有し、
前記表層は前記開口内にのみ存在していることを特徴とする請求項４又は５に記載の半導体装置。
【請求項９】
前記絶縁膜は、無機絶縁膜と、前記無機絶縁膜上に積層された有機絶縁膜と、の積層膜であることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記表層の表面に凹部が形成されていることを特徴とする請求項１乃至９の何れか一項に記載の半導体装置。
【請求項１１】
電極パッドを有する半導体チップを製造する工程と、
前記電極パッドにワイヤをボンディングする工程と、
を有し、
前記半導体チップを製造する工程では、前記電極パッドにおいて、前記ワイヤがボンディングされる領域の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、前記表層を２０ｎｍ以上の膜厚に形成し、
前記ワイヤをボンディングする工程では、前記表層に前記ワイヤをボンディングすることを特徴とする半導体装置の製造方法。
【請求項１２】
下地絶縁膜と、
前記下地絶縁膜上に形成された電極パッドと、
を有し、
前記電極パッドにおいて、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、
前記表層の膜厚は２０ｎｍ以上であることを特徴とする半導体装置。
【請求項１３】
前記電極パッド上に形成され、前記電極パッドを露出させる開口を有する絶縁膜を更に有していることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記電極パッドは、Ａｌ合金またはＣｕ合金により構成された下地層を更に有し、
前記下地層の上に前記表層が積層されていることを特徴とする請求項１２又は１３に記載の半導体装置。
【請求項１５】
前記電極パッドは、Ａｌ合金またはＣｕ合金により構成された下地層を更に有し、
前記下地層の上に前記表層が積層され、
当該半導体装置は、
前記下地層の上に形成され、前記下地層を露出させる開口を有する絶縁膜を更に有し、
前記表層は前記開口内にのみ存在していることを特徴とする請求項１２に記載の半導体装置。
【請求項１６】
前記電極パッドは、Ａｌ合金またはＣｕ合金により構成された下地層を更に有し、
前記表層が前記下地層の側面及び上面を覆っていることを特徴とする請求項１２に記載の半導体装置。
【請求項１７】
前記電極パッドは、その少なくとも下面が平坦であることを特徴とする請求項１２乃至１６の何れか一項に記載の半導体装置。
【請求項１８】
前記下地層の表面に凹部が形成されていることを特徴とする請求項１４乃至１６の何れか一項に記載の半導体装置。
【請求項１９】
前記絶縁膜は、無機絶縁膜と、前記無機絶縁膜上に積層された有機絶縁膜と、の積層膜であるであることを特徴とする請求項１３又は１５に記載の半導体装置。
【請求項２０】
前記表層の表面に凹部が形成されていることを特徴とする請求項１２乃至１９の何れか一項に記載の半導体装置。
【請求項１】
電極パッドを有する半導体チップと、
前記電極パッドにボンディングされたワイヤと、
を有し、
前記電極パッドにおいて、前記ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、
前記表層の膜厚は２０ｎｍ以上であることを特徴とする半導体装置。
【請求項２】
前記ワイヤはＣｕワイヤであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記表層におけるルテニウム又は酸化ルテニウムの含有比率が９０重量％以上であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記電極パッドは、Ａｌ合金またはＣｕ合金により構成された下地層と、前記下地層の上に積層された前記表層と、を有する積層膜であることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記下地層の表面に凹部が形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記表層は、前記下地層の側面及び上面を覆っていることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
前記電極パッド上に形成され、前記電極パッドを露出させる開口を有する絶縁膜を更に有することを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。
【請求項８】
前記下地層の上に形成され、前記下地層を露出させる開口を有する絶縁膜を更に有し、
前記表層は前記開口内にのみ存在していることを特徴とする請求項４又は５に記載の半導体装置。
【請求項９】
前記絶縁膜は、無機絶縁膜と、前記無機絶縁膜上に積層された有機絶縁膜と、の積層膜であることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記表層の表面に凹部が形成されていることを特徴とする請求項１乃至９の何れか一項に記載の半導体装置。
【請求項１１】
電極パッドを有する半導体チップを製造する工程と、
前記電極パッドにワイヤをボンディングする工程と、
を有し、
前記半導体チップを製造する工程では、前記電極パッドにおいて、前記ワイヤがボンディングされる領域の少なくとも表層をルテニウム又は酸化ルテニウムにより形成し、且つ、前記表層を２０ｎｍ以上の膜厚に形成し、
前記ワイヤをボンディングする工程では、前記表層に前記ワイヤをボンディングすることを特徴とする半導体装置の製造方法。
【請求項１２】
下地絶縁膜と、
前記下地絶縁膜上に形成された電極パッドと、
を有し、
前記電極パッドにおいて、表面に露出している領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、
前記表層の膜厚は２０ｎｍ以上であることを特徴とする半導体装置。
【請求項１３】
前記電極パッド上に形成され、前記電極パッドを露出させる開口を有する絶縁膜を更に有していることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記電極パッドは、Ａｌ合金またはＣｕ合金により構成された下地層を更に有し、
前記下地層の上に前記表層が積層されていることを特徴とする請求項１２又は１３に記載の半導体装置。
【請求項１５】
前記電極パッドは、Ａｌ合金またはＣｕ合金により構成された下地層を更に有し、
前記下地層の上に前記表層が積層され、
当該半導体装置は、
前記下地層の上に形成され、前記下地層を露出させる開口を有する絶縁膜を更に有し、
前記表層は前記開口内にのみ存在していることを特徴とする請求項１２に記載の半導体装置。
【請求項１６】
前記電極パッドは、Ａｌ合金またはＣｕ合金により構成された下地層を更に有し、
前記表層が前記下地層の側面及び上面を覆っていることを特徴とする請求項１２に記載の半導体装置。
【請求項１７】
前記電極パッドは、その少なくとも下面が平坦であることを特徴とする請求項１２乃至１６の何れか一項に記載の半導体装置。
【請求項１８】
前記下地層の表面に凹部が形成されていることを特徴とする請求項１４乃至１６の何れか一項に記載の半導体装置。
【請求項１９】
前記絶縁膜は、無機絶縁膜と、前記無機絶縁膜上に積層された有機絶縁膜と、の積層膜であるであることを特徴とする請求項１３又は１５に記載の半導体装置。
【請求項２０】
前記表層の表面に凹部が形成されていることを特徴とする請求項１２乃至１９の何れか一項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１２−２２７３７９（Ｐ２０１２−２２７３７９Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９４０６８（Ｐ２０１１−９４０６８）
【出願日】平成２３年４月２０日（２０１１．４．２０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年４月２０日（２０１１．４．２０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]