【課題】 ＣＭＯＳＦＥＴ内の歪みを最適化するための構造体及び方法を提供すること。
【解決手段】 ＭＯＳＦＥＴ内の歪みを最適化し、より具体的には、１つの種類（Ｐ又はＮ）のＭＯＳＦＥＴ内の歪みを最大にし、かつ、別の種類（Ｎ又はＰ）のＭＯＳＦＥＴ内の歪みを最小にし緩和する、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方を含む歪みＭＯＳＦＥＴの半導体構造体、及び歪みＭＯＳＦＥＴを製造する方法が開示される。元の完全な厚さを有する歪み誘起ＣＡ窒化物コーティングが、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方の上に形成され、この歪み誘起コーティングは、１つの種類の半導体デバイス内に最適化された十分な歪みをもたらし、別の種類の半導体デバイスの性能を劣化させる。歪み誘起ＣＡ窒化物コーティングは、別の種類の半導体デバイスの上で減少した厚さまでエッチングされ、減少した厚さの歪み誘起コーティングは、他方のＭＯＳＦＥＴ内でより少ない歪みを緩和し、他方のＭＯＳＦＥＴ内により少ない歪みをもたらす。 （もっと読む）

【課題】配線層の第１絶縁膜に対して選択的にエッチングできるもので接続孔が形成される第２絶縁膜を形成することで、配線信頼性の高い多層配線構造を有する半導体装置を可能とする。
【解決手段】第１絶縁膜１１と、前記第１絶縁膜１１に形成されたもので第１配線２１上のみにバリア膜２２が形成された第１配線２１と、前記第１配線２１を被覆して前記第１絶縁膜１１上に形成されかつ接続孔２３が形成された第２絶縁膜１２とを有し、前記第２絶縁膜１２の前記第１絶縁膜１１側は、前記第１絶縁膜１１に対して選択的にエッチング可能なものである。 （もっと読む）

処理容器内の被処理基板に成膜する成膜方法であって、ハロゲン元素を含まない有機金属化合物からなる第１の原料ガスを前記処理容器内に供給した後、前記第１の原料ガスを前記処理容器内から除去する第１の工程と、水素または水素化合物を含む第２の原料ガスを前記処理容器内に供給した後、前記第２の原料ガスを前記処理容器内から除去する第２の工程とを繰り返してなる第１の膜成長工程と、金属ハロゲン化物からなる第３の原料ガスを前記処理容器内に供給した後、前記第３の原料ガスを前記被処理基板から除去する第３の工程と、水素または水素化合物を含む第４の原料ガスを前記処理容器内に供給した後、前記第４の原料ガスを前記処理容器内から除去する第４の工程とを繰り返してなる第２の膜成長工程からなる成膜方法を用いた。
（もっと読む）

【課題】金属薄膜抵抗体を備えた半導体装置の製造方法において、金属薄膜抵抗体の上面への酸素プラズマの照射を防止しつつ、金属薄膜抵抗体と金属配線パターンの電気的接続を確実に形成する。
【解決手段】下地絶縁膜５上に配線パターン１１を形成し、下地絶縁膜５上に絶縁膜１９を形成し、絶縁膜１９に、金属薄膜抵抗体の両端部の形成予定領域及び配線パターン１１に対応して接続孔２１を形成し、接続孔２１内を含み絶縁膜１９上に金属薄膜３７を形成し、さらにその上に保護膜４３を形成し、２１接続孔の形成領域にも金属薄膜３７及び保護膜４３を残存させるように、保護膜４３上にレジストパターン３９を形成し、異方性エッチング技術によりレジストパターン３９をマスクにして保護膜４３及び金属薄膜３７をパターニングして保護膜パターン４１及び金属薄膜抵抗体２３からなる積層パターンを形成し、その後、レジストパターン３９を除去する。 （もっと読む）

多層配線構造を有する半導体装置において、Ｃｕビアプラグ部への応力集中を抑制する多層配線構造を提供する。そのため、Ｃｕ配線部を含む第１の絶縁層と、前記基板上に形成された、前記Ｃｕ配線に電気的に接続されるＣｕビアプラグ部を含む第２の絶縁層とを有し、前記第１の絶縁層は弾性率が５ＧＰａ以上、硬度が０．６ＧＰａ以上である多孔質絶縁膜からなり、前記第２の絶縁層の弾性率が１０ＧＰａ以上、硬度が１ＧＰａ以上であることを特徴とする半導体装置を用いる。
（もっと読む）

【課題】配線間の寄生容量を十分に低減し得る半導体装置の製造方法を提供することにある。
【解決手段】半導体基板１０上に多孔質絶縁膜５４を形成する工程と、多孔質絶縁膜の表層部を緻密化する緻密化処理を行うことにより、多孔質絶縁膜５４の表層部に、多孔質絶縁膜より密度の高い緻密層５６を形成する工程とを有している。多孔質絶縁膜の表層部を緻密化する緻密化処理を行うことにより緻密層を形成するため、エッチングストッパ膜や保護膜として機能しうる良質な緻密層を極めて薄く形成することができる。従って、配線間の寄生容量を十分に低減することができる。 （もっと読む）

この発明は、半導体本体（１）と基板（２）とを備えた半導体装置（１０）であって、少なくとも一つの半導体素子（３）を備え、そして、少なくとも一つの接続領域（４）と、接続領域（４）に接続された上部に横たわる帯状接続導体（５）とが設けられ、帯状接続導体と接続領域とが共に誘電体材料内に窪んでおり、続いて、第一の誘電体層（６）と、第一のハードマスク層（７）と、そして、第二の誘電体層（８）とが半導体本体（１）上に堆積され、接続領域（４）が形成される部位において、炭素とフッ素との化合物を含むプラズマを用いたプラズマエッチングにより第一の誘電体層（６）内にバイア（４４）が形成され、そして、この構造の上部に堆積されたパターンニングされたフォトレジスト層が存在している状態で、接続導体（６）が形成される部位において、プラズマエッチングにより第二の誘電体層（８）内にトレンチ（５５）が形成され、接続領域（４）と接続導体（５）とをそれぞれ形成するために、バイア（４４）及びトレンチ（５５）が導電材料で満たされ、そして、トレンチ（５５）が形成される前に、既に形成されたバイア（４４）が有機材料（２）で満たされる半導体装置の製造方法に関する。この発明では、バイア（４４）のエッチング中にバイア（４４）が同時にほぼ完全に有機材料（２０）で満たされるように、第一の誘電体層（６）の材料と、プラズマエッチングによる第一の誘電体層（６）内のバイア（４４）の形成中のエッチング条件とが選ばれ、この構造及びプラズマ内に既に存在する有機材料から有機材料（２０）が形成される。エッチングの間にレジスト層が存在することと、そこで炭素とフッ素との化合物を用いること以外に、関わる条件は、第一（そして第二）の誘電体層（６，８）とこれら層（６，８）のエッチングの間の電力の選択に関する。
（もっと読む）

【課題】多孔性低ｋ誘電体膜上に不透過性膜を堆積させる方法を提供する。
【解決手段】相互接続構造における多孔性低ｋ誘電体膜のようなデバイス上への不透過性膜の接着性を改善するための方法。本方法は、多孔性低ｋ誘電体膜の水、アルコール、ＨＣｌ、ＨＦ蒸気のような捕捉された蒸気又は吸着された分子を放出するために、不透過性膜の堆積前の原位置アニーリング段階を提供する。本方法はまた、多孔性低誘電性膜の堆積に続いて、捕捉可能分子を含む大気に露出することなく不透過性膜の原位置堆積を提供する。本方法は、更に、多孔性低ｋ誘電体膜の一部分の除去に続いて、捕捉可能分子を含む大気に露出することなく不透過性膜の原位置堆積を提供する。実質的に全ての捕捉又は吸着分子を多孔性低ｋ誘電体膜から除去することにより、堆積した不透過性膜と低ｋ誘電体膜の間の接着性が改善される。本方法は、多孔性ハイドロシルセスキオキサン又は多孔性メチルシルセスキオキサン、エアロゲルのような多孔性シリカ構造体、低温堆積シリコン炭素膜、低温堆積Ｓｉ−Ｏ−Ｃ膜、及びメチルドープ多孔性シリカのような多くの多孔性低ｋ誘電体膜に特に適用可能である。
（もっと読む）

【課題】複数の空孔を有する絶縁膜の形成方法を提案する。また、高集積化された半導体装置の歩留まり高い作製方法を提案する。
【解決手段】層間絶縁膜の低誘電率化の方法として、レーザ光を用いて層間絶縁膜中に複数の空孔を作成形成してすることにより、多孔質の絶縁膜を形成することを特徴とする。また、インクジェット法に代表される液滴吐出法を用いて、前記多孔質の絶縁膜に導電性粒子を含む組成物を吐出し、焼成して配線を形成する。レーザ光としては、超短パルスレーザーレーザ光を用いることが好ましい。 （もっと読む）

【課題】 半導体装置に関し、強誘電体キャパシタに印加される樹脂の吸湿による応力を実効的に低減して、安定した分極反転を可能にする。
【解決手段】 強誘電体キャパシタ１の上部電極４に接続する配線７の延在方向に沿って、強誘電体キャパシタ１を挟んで２つのプラグ５，６を配置する。 （もっと読む）

【課題】材料の利用効率を向上させ、作製工程を簡略化した半導体装置の作製技術を提供することを目的とする。また、それらの半導体装置を構成する配線等のパターンを、所望の形状で密着性よく形成できる技術を提供することも目的とする。
【解決手段】第１の導電層上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に第１の開口を有する第１のマスク層を形成し、第１の絶縁層及び第２の絶縁層をエッチングすることにより、第１の導電層に達する第１の開口部を形成し、第１のマスク層除去後、第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を第２の絶縁層上に形成し、第１の絶縁層上面の一部が露出するように第２の絶縁層をエッチングし、第２の開口部を形成し、第１の開口部及び第２の開口部に導電性材料を含む組成物を充填し、第２の導電層を形成する。 （もっと読む）

金属相互接続構造であって、
基板（１１）と、基板の上にある誘電体層（１２）と、誘電体層の上にある金属エッチング用の停止層（１３）と、停止層の上にある金属層（１５’）とを備え、前記金属層が所望のパターンに従ってパターン形成される金属相互接続構造。
（もっと読む）

【課題】 空孔を有する低誘電率膜に配線溝やビア孔などを形成した時に、その側壁からバリアメタルや配線材料が拡散することを阻止できる半導体装置の製造方法を提供することを目的とする。
【解決手段】 基体の上に、絶縁膜を形成する工程と、前記絶縁膜に開口を形成する工程と、前記絶縁膜の前記開口の内壁面に埋込層原材料を吸着させる工程と、前記吸着させた前記埋込層原材料を加熱して埋込層を形成する工程と、前記開口を導電性材料により充填する工程と、を備えたことを特徴とする半導体装置の製造方法を提供する。 （もっと読む）

有機低誘電率膜（３）上に、ＳｉＣ膜（４）、ＳｉＯ_２膜（５）及びシリコン窒化膜（６）を順次形成した後、シリコン窒化膜（６）の表面に対してＯ_２プラズマ処理を施すことにより、シリコン窒化膜（６）の表面に酸化物層（７）を形成する。その後、シリコン窒化膜（６）及び酸化物層（７）に配線溝用のパターンを形成し、ビアホールのパターンが形成された樹脂層（１０）を形成する。そして、酸化物層（７）の樹脂層（１０）から露出している部分を除去することにより、不要なパーティクルも除去する。
（もっと読む）

【課題】好適な形状の配線を有する半導体装置を提供することを課題とする。
【解決手段】素子と接続される第１の導電層と、その上の第２の導電層とを形成し、第２の導電層上にレジストのマスクを形成し、マスクを用いたドライエッチングによって第２の導電層を加工し、マスクを残したままウエットエッチングによって第１の導電層を加工する配線の作製方法であって、ドライエッチングにおいて、第２の導電層のエッチングレートは第１の導電層のエッチングレートより大きく、ウエットエッチングにおいて、第２の導電層のエッチングレートは第１の導電層のエッチングレート以上とする。 （もっと読む）

【課題】デュアルダマシン多層配線構造の形成においてハードマスクの肩落ちを抑制する。
【解決手段】半導体基板１００上の第１配線層１０２上に無機系絶縁膜１０４を形成し、無機系絶縁膜上に開口部を有する第１レジストパターンを形成し、無機系絶縁膜をエッチングして無機系絶縁膜にビアホール１０６を形成し、第１レジストパターンを除去する。無機系絶縁膜上及びビアホールの内部を覆うように有機系絶縁膜１０７を形成する。有機系絶縁膜上にハードマスク１０８を形成し、ハードマスク上に開口部を有する第２レジストパターン１０９を形成してハードマスクパターン１０８ａを形成する。第２レジストパターン及びハードマスクパターンをエッチングマスクとしてビアホール内の有機系絶縁膜が除去されるまで有機系絶縁膜をエッチングしてビアホール上に配線溝１１０を形成し、第２レジストパターンを除去する。ビアホール及び配線溝に導電材料を充填する。 （もっと読む）

【課題】コンタクトホール、ヴィアホール等のホールを形成するうえにおいて、ホール上部での歪の発生やホール寸法が所定の寸法から拡大してしまうという現象を防止する。
【解決手段】半導体基板１１の上に、層間絶縁膜１３、酸化タンタル膜１４、有機反射防止膜１５、レジスト膜１６を順次形成する工程と、露光及び現像を行なうことにより、レジスト膜１６に対してパターンを形成する工程と、パターンが形成されたレジスト膜１６をマスクとして、有機反射防止膜１５の少なくとも一部に対してドライエッチングをする工程と、酸化タンタル膜１４をドライエッチングしながら、少なくともレジスト膜１６及び有機反射防止膜１５の側面に、タンタルの塩化物１７を堆積する工程と、タンタルの塩化物１７を保護膜として、層間絶縁膜１３をドライエッチングする工程と、アッシングにより、タンタルの塩化物１７を除去する工程を行なう。 （もっと読む）

【課題】 エッチング工程で生成される反応生成物による配線信頼性の低下を防ぐ半導体装置の製造方法を提供する。
【解決手段】 配線と、配線に接続されるプラグとを有する半導体装置の製造方法であって、配線上に絶縁膜を形成する工程と、プラグを形成するためにドライエッチングにより絶縁膜に開口を形成する工程と、水素単体ガスまたは窒素を含むガスによるプラズマ放電により上記ドライエッチングにより生じた反応生成物を除去する工程とを有するものである。 （もっと読む）

この発明は、導体通路上に分子の構造を構築する方法及び分子メモリマトリックスに関する。この発明にもとづく方法により、安価で簡単な手法により任意の数の分子メモリ素子の構造を目的通り構築して、それによりメモリマトリックスを分子レベルで準備することが初めて可能となる。
（もっと読む）

【課題】層間絶縁膜に設けられた接続孔内に設けられるバリア膜のカバレッジ不良を防止し、配線信頼性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】基板１１上に設けられた下層配線１５上に層間絶縁膜１７を形成し、層間絶縁膜１７に接続孔１８を形成する第１工程と、下層配線１５の表面側の接続孔１８の底部となる領域に、下層配線１５を構成する第１の金属材料と当該第１の金属材料とは異なる第２の金属材料とからなる合金層３１を形成する第２工程と、合金層３１をスパッタエッチングする第３工程と、接続孔１８に下層配線１５に達する状態のヴィアを形成する第４工程とを有することを特徴とする半導体装置の製造方法および半導体装置である。 （もっと読む）