【課題】表示デバイスに用いられる薄膜トランジスタ基板の配線構造において、Ａｌ合金膜と透明画素電極を直接コンタクトさせることができるとともに、薄膜トランジスタの製造プロセス中に用いられるアミン系剥離液に対する腐食性を改善できるＡｌ合金膜を開発し、それを備えた表示デバイスを提供する。
【解決手段】Ｇｅを０．２〜２．０原子％、および元素群Ｘ（Ａｇ、Ｉｎ、Ｓｎ、Ｎｉ、Ｃｏ、Ｃｕ）より選択される少なくとも１種の元素を含むと共に、希土類元素と高融点金属群（Ｔｉ、Ｔａ、Ｖ、Ｎｂ、Ｍｏ、Ｗ、Ｃｒ、Ｚｒ、Ｈｆ）からなる元素群Ｑより選択される少なくとも１種の元素を０．０２〜１原子％含み、かつ、粒径が１００ｎｍを超える析出物が１０^−６ｃｍ^２あたり１個以下であるところに特徴を有するＡｌ合金膜と、該Ａｌ合金膜を備えた表示装置。 （もっと読む）

【課題】孔のないキャリア（支持基板）を用いても、キャリアの取り外し時の半導体チップの散乱を防止することができる半導体装置の製造方法を提供する。
【解決手段】半導体素子が形成された素子形成基板の表面に、接着剤１１を用いてキャリア（支持基板）１２を貼り付ける。その後、素子形成基板の裏面から、素子形成基板の途中まで延びる複数のスルーホール１ｂを互いに離間して形成する。次に、裏面の処理として、裏面の研磨及びＡｕ層２３の形成等を行う。次に、複数のスルーホール１ｂを接着剤１１まで到達させる。そして、複数のスルーホール１ｂから接着剤１１の溶解液を接着剤１１まで浸透させて、接着剤１１を溶解させる。 （もっと読む）

【課題】半導体基板の両面を電気的に接続させるためのビアを別途に形成する必要がなくて工程が単純化され、製造コストを節減でき、接続信頼性を向上させることができる半導体パッケージ及びその製造方法を提供する。
【解決手段】本発明に係る半導体パッケージは、一面に導電性パッドが形成された半導体基板と、半導体基板の一面に形成された絶縁層と、導電性パッド、半導体基板、及び絶縁層を貫通するメタルポストと、メタルポストと電気的に接続される外層回路と、を含むことを特徴とする。 （もっと読む）

【課題】 半導体素子の微細パターン製造方法を提供する。
【解決手段】フィーチャー層３１０の第１領域Ａには第１マスク構造物を形成し、第２領域Ｂには第２マスク構造物を形成する。各々デュアルマスク層とエッチングマスク層とを含むように第１マスク構造物及び第２マスク構造物を形成する。第１マスク構造物及び第２マスク構造物のエッチングマスクパターンを等方性エッチングし、第１マスク構造物からエッチングマスクパターンを除去する。第１マスク構造物及び第２マスク構造物の両側壁にスペーサ３５０Ａ、３５０Ｂを形成する。第２マスク構造物上にあるエッチングマスクパターンをマスクとして第１領域Ａで間にボイドが形成されるように側壁スペーサ３５０Ａを含む第１マスクパターンと、第２領域Ｂで間に第２マスク構造物が介在するように側壁スペーサ３５０Ｂ、３５０Ｃを含む第２マスクパターンを形成する。 （もっと読む）

【課題】隣接する配線間及び配線と隣接するコンタクトプラグとの間に発生するリーク電流の低減、及びこれらの間の耐圧を向上させることができる半導体装置を提供する。
【解決手段】半導体基板１１上には層間絶縁膜１２が形成され、層間絶縁膜１２内にはコンタクトプラグ１３が埋め込まれている。層間絶縁膜１２上には層間絶縁膜１４が形成されている。コンタクトプラグ１３上の層間絶縁膜１４に形成された溝内には、銅を含む配線層１５が形成されている。配線層１５間の層間絶縁膜１４内には、絶縁膜１６が形成されている。コンタクトプラグ１３は上面の一部に窪みを有し、絶縁膜１６は層間絶縁膜１４の上面からコンタクトプラグ１３が有する窪みまで形成されている。 （もっと読む）

【課題】キャパシタを備えた半導体装置とその製造方法において、キャパシタの品質を向上させること。
【解決手段】第１の導電膜１９、誘電体膜２０、及び第２の導電膜２１をこの順に形成する工程と、第２の導電膜２１をパターニングして、複数の上部電極２１ａを形成する工程と、レジストパターン２７の側面２７ｂが後退するエッチング条件を用いて、該レジストパターン２７をマスクにしながら誘電体膜２０をエッチングし、キャパシタ誘電体膜２０ａを形成する工程と、第１の導電膜１９をパターニングして下部電極１９ａを形成する工程と、上部電極１９ａの上の層間絶縁膜３３にホール３３ａを形成する工程と、ホール３３ａに導体プラグ３７を埋め込む工程とを有し、端部の上部電極２１ａ上のホール３７の形成予定領域が、側面２７ｂが後退した後のレジストパターン２７により覆われる半導体装置の製造方法による。 （もっと読む）

【課題】本発明は、寸法誤差を抑制したパターンを有する半導体装置の製造方法を提供する。
【解決手段】被加工膜６上に周期パターン１２と非周期パターン１３を含む第一のパターン１１を形成し、第一のパターン１１を覆うように被加工膜６上に第二の膜１４を形成し、
被加工膜６を露出するように第二の膜１４を加工して、第一のパターン１１の側壁部に第二の側壁パターン１５を形成し、第一のパターン１１のうちの周期パターン１２を選択的に除去し、第一のパターン１１及び第二の側壁パターン１６をマスクに被加工膜６を加工することにより、周期パターン２と非周期パターン３を形成すると同時に、周期パターン２と周期パターンの両端部に隣接する非周期パターン３との間に、周期パターン２との間で一定の周期を形成するようにダミーパターン４を形成する半導体装置の製造方法。 （もっと読む）

【課題】ウェットエッチング処理工程を含まず、塩素系ガスの専用処理設備を必要としない、安価な装置構成で処理可能な、クロム膜のパターニング方法を提供する。
【解決手段】基材１０上にクロム膜１１’を形成するクロム膜形成工程と、クロム膜１１’の上に、後のパターニング工程における酸素プラズマ条件で除去されないマスク材料膜１２’を形成するマスク材料膜形成工程と、マスク材料１２’膜をパターニングして所定のマスクパターン１２を形成するマスクパターン形成工程と、マスクパターン１２が設けられていない部分のクロム膜を、載置されるステージを加熱して酸素プラズマ条件の温度範囲とし且つ塩素原子を含まない酸素プラズマに晒して酸化クロムとして昇華除去するパターニング工程と、を有するように構成して、所定のクロムパターン１１を得る。 （もっと読む）

【課題】製造歩留まりの向上した半導体記憶装置の製造方法を提供する。
【解決手段】ダミートランジスタＤＴｒ上方の配線層１０８ｃ上にキャパシタ下部電極膜１０９を残しておき、キャパシタ上部電極膜１１１及び強誘電体膜１１０の除去によるキャパシタ加工の際に、配線層１０８ｃが除去されることを防止し、選択トランジスタＳＴｒの拡散層１０２ｃとビット線との接続を確保する。 （もっと読む）

【課題】下層パターンのレイアウトに依存することなく、下層パターン上に積層された絶縁膜を平坦化する。
【解決手段】下層パターン１２上にライナー膜１３および層間絶縁膜１４を順次形成し、層間絶縁膜１４の凸部を露出させるハードマスク１５をエッチングマスクとしてＲＩＥなどの異方性エッチングを層間絶縁膜１４に行うことで、下層パターン１２間に層間絶縁膜１４を残しつつ、下層パターン１２に起因して発生した層間絶縁膜１４の凸部を除去し、層間絶縁膜１４と下層パターン１２との間の間隙Ｍが埋め込まれるようにして、層間絶縁膜１４および下層パターン１２上に塗布膜１６を形成する。 （もっと読む）

【課題】 ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。 （もっと読む）

【課題】安定した大きなオーバーハングを形成することによって十分な厚さの金属薄膜を基板の上に形成する薄膜パターンの形成方法を提供しようとするものである。
【解決手段】基板１の上のフォトレジスト層３を露光させ、その後１次現像によってフォトレジスト層３とリフトオフレジスト層２の一部を除去し、フォトレジスト層３を現像液に対する耐性処理を行い、２次現像によってリフトオフ層２の一部を除去することによってフォトレジスト層３にオーバーハングを形成し、その後に金属薄膜５の形成を行い、その後フォトレジスト層３をリフトオフレジスト層２とともに除去するようにした。 （もっと読む）

【課題】側壁転写プロセスによりラインアンドスペースパターンを形成するときに、スペースの幅寸法を等しく形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層２０上に第１の絶縁膜１０、第２の絶縁膜１２、第３の絶縁膜１３を積層形成する工程と、ラインアンドスペースパターンのレジストをマスクとして絶縁膜１２および１３を異方性エッチングし、レジストを除去する工程と、絶縁膜１２および１３をスリミングし、ラインの断面形状をＴ字型の形状とするように加工する工程と、加工された絶縁膜１２および１３上に、これら絶縁膜１２および１３と異なる膜１７を形成する工程と、異なる膜１７を第２の絶縁膜１３の上面および第１の絶縁膜１０の上面が露出するまで異方性エッチングする工程と、絶縁膜１２および１３を除去後、第１の絶縁膜１０をエッチングする工程とを備えたものである。 （もっと読む）

【課題】 サイズが異なる必要半導体装置形成領域２２ａおよび不必要半導体装置形成領域２２ｂ、２２ｃを有する半導体ウエハを、必要半導体装置形成領域２２ａの４辺に沿うダイシングストリート２３に沿ってダイシングブレードで切断することにより、必要半導体装置形成領域２２ａを有する半導体装置を得る半導体装置の製造方法において、ダイシングブレードに銅の目詰まりが生じないようにする。
【解決手段】 不必要半導体装置形成領域２２ｂ、２２ｃにおいては、ダイシングストリート２３およびその両側に対応する領域を除く領域にのみ銅からなる柱状電極１４を形成し、当該ダイシングストリート２３およびその両側に対応する領域には柱状電極１４は形成しない。これにより、ダイシングブレードに銅の目詰まりが生じないようにすることができる。この場合、半導体ウエハ上に複数層の低誘電率膜と同数層の配線とを交互に積層して形成し、その上に絶縁膜を介して形成された上層配線の接続パッド部上に柱状電極１４を形成する。 （もっと読む）

【課題】能動素子用の基板と受動素子用の基板とを接続した集積回路装置において、重ね合わせ精度の要求緩和、素子形成領域の有効活用等を可能とする。
【解決手段】集積回路装置１００は、第１基板５１と第２基板３１とを備える。第１基板５１は半導体基板からなり、第１基板５１における一方の面に能動素子部５２が形成されると共に、能動素子部５２に電気的に接続され且つ第１基板５１を貫通する第１貫通電極５７が形成されている。第２基板３１における一方の面にスパイラルインダクタ３３等の受動素子が形成されると共に、スパイラルインダクタ３３等の受動素子に電気的に接続され且つ第２基板３１を貫通する第２貫通電極３７が形成されている。第１基板５１における他方の面と、第２基板３１における他方の面とが対向するように配置され、第１貫通電極５７と、第２貫通電極３７とが電気的に接続されている。 （もっと読む）

【課題】半導体装置とその製造方法において、強誘電体膜を備えたキャパシタの劣化を防止すること。
【解決手段】シリコン基板３０の上方に、下部電極６１、強誘電体膜よりなるキャパシタ誘電体膜６２と、上部電極６３とを有するキャパシタQを形成する工程と、キャパシタQ上に層間絶縁膜７１を形成する工程と、層間絶縁膜７１に、上部電極６３に達するホール５９ａを形成する工程と、ホール５９ａの内面、及びホール５９ａから露出する上部電極６３の表面に第１のバリア膜６７を形成する工程と、第１のバリア膜６７上に、第１のバリア膜６７よりも酸素濃度が高い第２のバリア膜６８を形成する工程と、第２のバリア膜６８の上方に導電膜７４を形成して、ホール５９ａを埋め込む工程とを含む半導体装置の製造方法による。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにし、且つ、配線間でショートが発生しにくいようにする。
【解決手段】 銅からなる配線７の表面および銅からなる柱状電極１０の外周面には針状構造の酸化銅膜１１が設けられている。これにより、酸化銅膜１１が無い場合と比較して、エポキシ系樹脂等からなる封止膜１２が配線７の表面および柱状電極１０の外周面から剥離しにくいようにすることができる。また、酸化銅膜１１を形成する前に、配線７下以外の領域における導電性を有する変質層Ｃを完全に除去することにより、変質層Ｃに起因する配線７間でのショートの発生を確実に防止することができる。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、配線相互間で銅イオンマイグレーションによるショートが発生しにくいようにし、且つ、配線用の下地金属層を良好に形成する。
【解決手段】 配線７の銅からなる上部金属層９の表面にはポリイミド系樹脂等からなる第２の保護膜１０が設けられている。これにより、配線７相互間で銅イオンマイグレーションによるショートが発生しにくいようにすることができる。また、第１の保護膜５の平坦な上面に下地金属層８を形成しているので、配線７用の下地金属層８を良好に形成することができる。 （もっと読む）

【課題】 配線の引き回しに制約を受けにくいようにする。
【解決手段】 第１の保護膜５上には複数の配線７が設けられている。配線７を含む第１の保護膜５上には、配線７の接続パッド部７ｃに対応する部分に開口部１１を有する第２の保護膜１０が設けられている。第２の保護膜１０の開口部１１を介して露出された配線７の接続パッド部７ｃ上面およびその周囲における第２の保護膜１０上には柱状電極１３が設けられている。これにより、配線７の接続パッド部７ｃの平面サイズが柱状電極１３の平面サイズよりも小さくなり、配線７の接続パッド部７ｃ間の間隔を広くすることができ、ひいては配線７の引き回しに制約を受けにくいようにすることができる。 （もっと読む）

【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】シリコン基板１上に強誘電体キャパシタ３７を形成する際、下部電極膜２５の上に、アモルファス又は微結晶の酸化導電膜２６を形成する。酸化導電膜２６を熱処理により結晶化した後、強誘電体膜２７の初期層２７Ａの形成時に酸化導電膜２６を還元することにより、結晶粒が小さく且つ配向が整った第２の導電膜２６Ａを形成する。強誘電体膜２７は、ＭＯＣＶＤ法により形成し、その初期層２７Ａは第２の導電膜２６Ａの結晶配向に倣って成長する。これにより、強誘電体膜２７の表面モフォロジが良好になる。 （もっと読む）