【課題】保護膜の亀裂や膜剥がれを防止する。
【解決手段】化合物半導体基板１上に少なくとも一層からなる下層配線２を形成し、化合物半導体基板１上に有機材料からなる層間膜３を堆積し、層間膜３上に金からなる上層配線５を形成し、層間膜３中に下層配線２と上層配線５とを接続するヴィア４を形成し、上層配線５の表面および層間膜３の表面の上にシリコン窒化膜からなる密着性向上用膜６を形成し、密着性向上用膜６上にシリコン酸化膜からなる熱膨張抑制膜７を形成し、熱膨張抑制膜７上にシリコン窒化膜からなる保護膜８を形成する。 （もっと読む）

【課題】ハードマスク膜による焦点深度のマージンの低下及びアライメントマークの視認性の低下を防ぎ、且つ、セルフアラインドビアの形成を可能とすることにより、配線同士のショートによる歩留まりの低下を防止すると共に、配線同士の絶縁性を高め、その信頼性を向上させるようにする。
【解決手段】半導体装置の製造方法は、基板１０の上に、少なくとも１層の絶縁膜を含む層間絶縁膜１２を形成し、層間絶縁膜１２の上部に第１のマスク膜１６を埋め込むように形成し、層間絶縁膜１２及び第１のマスク膜１６の上に第２のマスク膜１７を形成し、第２のマスク膜１７を用いて、層間絶縁膜１２にビアホール１９を形成し、第１のマスク膜１６を用いて、層間絶縁膜１２に配線溝２０を形成し、ビアホール１９及び配線溝２０に導電性材料を埋め込むことにより、ビア及び配線を形成する。 （もっと読む）

【課題】駆動安定性を高め、積層工程での歩留まりを向上させ、実装形態での長期信頼性を向上させた薄型半導体チップの積層パッケージを実現する。
【解決手段】チップ表面に半導体素子１１０と、半導体素子１１０に信号を供給する配線と信号用電極と電源用電極とグランド用電極を有し、チップ裏面に信号用電極と電源用電極とグランド用電極を有し、チップ表面の電極とチップ裏面の電極とを電気的に接続する貫通配線を有し、チップの裏面を覆い、グランド用電極と接続した導体層１２０が形成されている複数の半導体チップ５００、５０１とインターポーザ５０２とが積層されている半導体パッケージ。 （もっと読む）

【課題】成膜性及びエッチング耐性に優れる膜を形成し、微細加工技術に適する半導体装置の製造方法を提供する。
【解決手段】ウエハ１８上にＳｉＮ膜２を形成する工程と、前記ＳｉＮ膜２上にハードマスク膜を形成する工程と、前記ハードマスク膜をエッチングマスクとして前記ＳｉＮ膜２をエッチングする工程と、を有し、前記ハードマスク膜は、窒化アルミニウム膜（ＡｌＮ膜７）または窒化アルミニウムシリコン膜のうち少なくともいずれかを含むことを特徴とする。 （もっと読む）

【課題】縦型トランジスタにおいて、柱状半導体層上のコンタクトと柱状半導体層の周囲に形成されるゲート電極のショートの抑制。
【解決手段】上方に平面状半導体層及び該平面状半導体層上の柱状半導体層が形成された基板に対して、柱状半導体層の上部に第２のドレイン／ソース領域を形成し、コンタクトストッパー膜を成膜し、コンタクト層間膜を成膜し、第２のドレイン／ソース領域上にコンタクトを形成し、ここでコンタクトの形成は、コンタクトのパターンを形成し、コンタクトのパターンを用いてコンタクト層間膜をコンタクトストッパー膜までエッチングすることにより、コンタクト用のコンタクト孔を形成し、コンタクト用のコンタクト孔の底部に残存するコンタクトストッパー膜をエッチングにより除去することを含み、コンタクト用のコンタクト孔の底面の基板への投影面は、柱状半導体層の上面及び側面に形成されたコンタクトストッパー膜の基板への投影形状の外周内に位置する。 （もっと読む）

【課題】半導体装置の再配線層において配線を狭ピッチ化して隣接する配線間距離が著しく近接しても、配線間でイオンマイグレーションを効果的に抑制する。
【解決手段】一方の主面１１ａに半導体デバイスおよび電極１１ｃが設けられた半導体基板１１と、一方の主面１１ａの上に形成された層間絶縁層１２と、層間絶縁層１２上において個々の配線パターンに沿って複数形成されたポリイミドからなる樹脂パターン部１３と、樹脂パターン部１３の上にそれぞれ形成された再配線層１４と、再配線層１４の上を封止する封止絶縁層１５とを有し、樹脂パターン部１３の側面１３ａが、配線パターンの長手方向に垂直な断面において凹凸状とされている。 （もっと読む）

【課題】半導体装置において、配線間距離が近接してもイオンマイグレーションを防止し、大幅に遅延化させる。
【解決手段】一端１２ａが半導体基板１１の電極１１ｃと導通され、他端にランド部１３が設けられた再配線層１２と、ランド部１３の下面１３ｂにおいて半導体基板１１の一方の主面１１ａとの間に形成された絶縁樹脂ポスト部１４と、一方の主面１１ａを覆い、かつランド部１３の少なくとも一部が露呈されるように設けられた封止絶縁膜１５とを有する半導体装置１０において、再配線層１２は、一方の主面１１ａから所定の距離をおいて一方の主面１１ａに平行に延在される配線部１２ｂを有し、ランド部１３の径が配線部１２ｂの幅ｗよりも大きく、配線部１２ｂは、その長手方向に垂直な断面において周囲が全周にわたって、連続体からなる同一の前記封止絶縁膜によって覆われている。 （もっと読む）

【課題】ダマシン法を使用して配線を形成する半導体装置の製造技術において、信頼性の高い配線を形成する技術を提供する。
【解決手段】ハードマスク膜ＨＭ１上にハードマスク膜ＨＭ２が形成され、このハードマスク膜ＨＭ２上に有機樹脂膜ＯＲＦが形成された状態で、レジストＣＭＰを実施する。これにより、ハードマスク膜ＨＭ２上に形成されている有機樹脂膜ＯＲＦが除去されるとともに、ハードマスク膜ＨＭ２の膜厚が膜減りする。その後、膜減りしたハードマスク膜ＨＭ２を除去し、露出したハードマスク膜ＨＭ１をマスクにしてトレンチを加工する。 （もっと読む）

【課題】多層配線構造等を含む半導体装置の製造工程を簡略化する。
【解決手段】半導体装置の製造方法は、基板１０１上に絶縁膜１０２を形成する工程（ａ）と、絶縁膜１０２上にハードマスク膜１０３を形成する工程（ｂ）と、ハードマスク膜１０３上に第１のモールド１０８を接触させて、陽極酸化により第１の酸化領域１１０を形成する工程（ｃ）と、ハードマスク膜１０３上に第２のモールド１１１を接触させて、陽極酸化により第２の酸化領域１１２を形成する工程（ｄ）と、第１の酸化領域１１０及び第２の酸化領域１１２を除去してハードマスク１０３ａを形成する工程（ｅ）と、ハードマスク１０３ａをマスクとするエッチングにより、絶縁膜１０３中に接続孔１０４及び配線溝１０５を形成する工程（ｆ）とを備える。第１の酸化領域１１０と第２の酸化領域１１２とは面積及び深さが異なる。 （もっと読む）

【課題】作業効率がよく、エッチングされる基板の材料の選択範囲も大きい、ウェットエッチング方法を提供する。
【解決手段】パターニングされたクロム層２及びレジスト層３を表面に有するガラス基板１をエッチング液４に浸しウェットエッチングする。その際、アルミニウム又は鉄からなる金属棒６がタンク５内のエッチング液４に浸され、所望のタイミングで、クロム層２の露出面２ａと金属棒６の端部とが接触される。金属棒６と接触されたクロム層２は電気化学反応等により徐々にエッチングされ小さくなり、ガラス基板１のエッチング液４にさらされる部分が徐々に増え、その部分がウェットエッチングされる。これによりガラス基板１のアンダーカット形状が調節され、ガラス基板１にテーパ面７が形成される。ガラス基板１としては、例えば、石英、白板ガラス、青板ガラス、ホウケイ酸ガラス、無アルカリガラス、又は鉛ガラス等が適用可能である。 （もっと読む）

【課題】信頼性の高いドレインコンタクトを有する半導体装置の製造方法を提供する。
【解決手段】第１ドレインコンタクト１４を形成する工程と、第１ドレインコンタクト１４に接続された第２ドレインコンタクト１５を形成する工程と、第２ドレインコンタクト１５に接続された配線１６を形成する工程と、配線１６をマスクとして自己整合的に、少なくとも第２ドレインコンタクト１５の近傍の第２層間絶縁膜３３に、第１層間絶縁膜１３と第２層間絶縁膜３３との界面３４より深い位置まで不純物イオンを注入し、界面３４に残置されている異物３２をアモルファス化する工程と、不純物イオンが注入された第１および第２層間絶縁膜１３、３３をエッチングして異物３２を露出させ、異物３２を除去する工程と、第１絶縁膜１３上に配線１６を覆うように第３層間絶縁膜３６を形成する工程と、を具備する。 （もっと読む）

【課題】新規な半導体装置の製造方法を提供する。
【解決手段】ＳｉＮ層にＰおよびＯを注入する工程と、前記ＳｉＮ層に注入されたＰおよびＯをＨ₂Ｏと反応させ、前記ＳｉＮ層をエッチングする工程とを有する方法により、半導体装置を製造する。特に、半導体装置を形成するにあたり、狭スペースで高アスペクト比の溝サイドウォールを形成する工程や、埋め込み型ビット線を形成する工程に、上記のようにＳｉＮ層をエッチングすることができる。 （もっと読む）

【課題】半導体デバイスの小型化要求を満たす寸法の開口部をマスク層又は中間層に形成することができる制御性に優れた基板処理方法を提供する。
【解決手段】アモルファスカーボン膜５１、ＳｉＯＮ膜５２，ＢＡＲＣ膜５３及びフォトレジスト膜５４が順に積層されたウエハＷを処理する基板処理方法であって、ＣＨＦ_３ガスと、ＣＦ_３Ｉガスと、Ｈ_２ガス及びＮ_２ガスの混合ガスから生成されたプラズマによって、フォトレジスト膜５４の開口部５５のＣＤ値を縮小しつつ開口部底部のＳｉＯＮ膜をエッチングするシュリンクエッチングステップと、開口部５５の側壁面へのデポの堆積を促進させて各ＣＤ値のばらつきを吸収するばらつき吸収ステップと、開口部の内面に薄膜を形成して各開口部の開口幅を縮小させる開口幅縮小ステップとを１ステップで行う。 （もっと読む）

【課題】本発明は、表面エネルギーの低い薄膜に、ダメージなくパターニングを行う薄膜のパターニング方法、デバイス及びその製造方法を提供することを目的とする。
【解決手段】薄膜２０上に、蒸着膜３０を積層する工程と、
前記蒸着膜上に、フォトレジスト層４０を積層する工程と、
フォトリソグラフィにより、前記フォトレジスト層をパターニングし、パターニングされた前記フォトレジスト層を用いて前記蒸着膜をエッチングしてパターニングする工程と、
パターニングされた前記蒸着膜をパターンマスクとして、前記薄膜をエッチングしてパターニングを行う工程と、を含むことを特徴とする。 （もっと読む）

【課題】半導体基板に素子と貫通電極とが形成された半導体装置の製造方法において、貫通電極からの銅による素子の汚染を防止できる方法を提供する。
【解決手段】半導体基板１０と、それに形成された素子ＺＤと、半導体基板１０を貫通するスルーホールＴＨと、半導体基板１０の両面側及びスルーホールＴＨの内面に形成されて、素子ＺＤを被覆する絶縁層１２とを備えた構造体を用意する工程と、スルーホールＴＨ内に貫通電極２０を形成する工程と、貫通電極２０を被覆する第１バリア金属層３０ａを形成する工程と、素子ＺＤの接続部に到達するコンタクトホールＣＨ１を形成する工程と、コンタクトホールＣＨ１内の素子ＺＤの接続部の自然酸化膜を除去する工程と、第１バリア金属層３０ａを利用して、貫通電極２０に接続される第１配線層４０と、コンタクトホールＣＨ１を通して素子ＺＤの接続部に接続される第２配線層４０ａとを形成する工程とを含む。 （もっと読む）

集積回路及び形成方法は、少なくとも１つの直線的に延在する導電配線の斜端に形成されたコンタクト領域を提供する。実施形態では、コンタクトランディングパッドを有する導電配線は、マスク材料に配線をパターン化することと、材料配線の延在方向に対して角度を形成するために少なくとも１つの材料配線を切断することと、マスク材料の斜端面から拡張部を形成することと、前記材料配線及び拡張部をマスクとして用いてエッチングすることによって基本的な半導体をパターン化することとによって形成される。他の実施形態では、少なくとも１つの導電配線は、斜端面を作るように導電配線の延在方向に対して角度を付けて切断されるとともに、電気的コンタクトランディングパッドは、斜端面にコンタクトして形成される。 （もっと読む）

【課題】貫通配線が断線しにくい信頼性の高い半導体装置１および半導体装置１の製造方法を提供する。
【解決手段】第１の主面１０Ａと第２の主面１０Ｂとを貫通する基板貫通孔１０Ｈが形成された半導体基板と、第１の主面１０Ａから離れるにしたがい開口が段階的に小さくなる層間膜貫通孔１３Ｈが形成された層間絶縁膜１３とデバイス１１と接続された再配線層１４とを有する多層配線層１５と、再配線層１４と接続され層間膜貫通孔１３Ｈの開口部を覆う電極パッド１６と、電極パッド１６から層間膜貫通孔１３Ｈの側壁および基板貫通孔１０Ｈの側壁を介して第２の主面１０Ｂ側まで配設された貫通配線１９と、第２の主面１０Ｂ側の貫通配線１９上に配設されたバンプ２１と、を具備する。 （もっと読む）

【課題】配線構造における強度の向上と層間絶縁膜の低誘電率化との両立を図れるようにする。
【解決手段】半導体基板１００の上に絶縁膜１０４を形成し、該絶縁膜１０４の上に金属からなる犠牲膜１０５を形成する。その後、犠牲膜１０５を選択的にエッチングすることにより犠牲膜１０５にトレンチパターン１０５ａを形成する。続いて、トレンチパターン１０５ａが形成された犠牲膜１０５をマスクとして、絶縁膜１０４に対して紫外線又は電子線を照射する。その後、トレンチパターン１０５ａが形成された犠牲膜１０５をマスクとして、絶縁膜１０４に配線形成溝１０４ａを形成し、該配線形成溝１０４ａに金属膜１０６ｂを形成する。 （もっと読む）

【課題】微細化に対応可能であり、不純物拡散領域上に形成したコンタクトプラグが近傍の導電材料とショートすることを防止する配線構造を有する半導体装置を提供する。
【解決手段】半導体基板内の不純物拡散領域２２上に選択エピタキシャル成長法により、第１の層１６ａを形成する工程と、第１の層１６ａ上に、選択エピタキシャル成長法により第２の層１８を形成する工程と、第２の層１８上に導電材料を充填することにより、コンタクトプラグ２１を形成する工程と、を有する。 （もっと読む）

【課題】フォトリソグラフィ法の露光解像限界を超えた寸法を有するパターンの形成において、工程数を削減し、製造コストを抑えることができる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様は、被加工膜２上に、被加工膜２を加工する際のマスク材となる膜をＣＶＤ法によって形成するに当って、第１の温度条件でマスクとして機能する第１の領域３を形成し、第１の領域３上に、同一チャンバー内にて第１の温度条件を変えた第２の温度条件で反射防止膜として機能する第２の領域４を形成し、第１および第２の領域３、４からなる第１のマスク材膜５を形成する工程を含む半導体装置の製造方法を提供する。 （もっと読む）