【課題】絶縁膜上に下地金属層と上部金属層からなる配線を備えた半導体装置において、下地金属層のサイドエッチングによる絶縁膜と上部金属層との密着性の劣化を抑制することができる半導体装置、及び、その製造方法を提供する。
【解決手段】配線本体１６が形成される絶縁膜１４の上面には、配線本体１６のパターンに対応し、かつ、絶縁膜１４の上面から所定の深さの凹部１４ａが設けられ、当該凹部１４ａを含む絶縁膜１４上面に、配線の一部であり、かつ、密着層であるチタン薄膜１５を介して配線本体１６が設けられている。凹部１４ａの幅は、配線本体１６の幅よりも狭くなるように設定される。チタン薄膜１５は配線本体１６の配線幅よりも狭く形成されている。 （もっと読む）

【課題】ＴＡＴの短縮及び製造コストの低下を図る。
【解決手段】実施形態に係わる半導体装置の製造方法は、下地層上にピラーを形成する工程と、ＧＣＩＢ法を用いて、下地層上に、ピラーを覆い、かつ、上面の最も低い部分がピラーの上面よりも下にある絶縁層を形成する工程と、ＣＭＰ法を用いて、絶縁層及びピラーを、絶縁層の上面の最も低い部分まで研磨する工程とを備える。 （もっと読む）

【課題】Ｔｉ等の特定の金属材料からなる層を優先的に溶解する選択的なウエットエッチングを可能とし、しかもエッチング・アッシング等により生じる残渣をも効果的に洗浄除去することができるエッチング方法及びこれに用いるエッチング液、これを用いた半導体素子の製造方法を提供する。
【解決手段】Ｔｉ、Ｍｏ、Ａｇ、Ｖ、Ａｌ、及びＧｅの少なくとも１種を含む金属材料層と、ＳｉＣ、ＳｉＯＣ、及びＳｉＯＮの少なくとも１種を含むケイ素化合物層とを有する半導体基板にエッチング液を適用し、前記金属材料層を選択的に溶解するエッチング方法であって、前記エッチング液として、フッ素化合物と、炭素数が８以上の疎水性基と１つ以上の親水性基とを有する特定有機化合物とを含み、ｐＨを３〜７に調整したものを使用するエッチング方法。 （もっと読む）

【課題】基板を実装する際の温度負荷によって絶縁層と下地金属層の側面との接点領域に加わる応力を緩和させ、応力に起因した絶縁層のクラックの発生を抑えるように構成された半導体装置を提供する。
【解決手段】半導体基板１０１の一面１０１ａに、絶縁層１０２、下地金属層１０３、金属端子が設けられるためのランド部１０４を順に積層してなる半導体装置１０９であって、ランド部１０４は、絶縁層１０２と対向する面の中央部において、下地金属層１０３と接合する接合領域と、絶縁層１０２と対向する面において、接合領域を除いた非接合領域と、を有し、下地金属層１０３は、ランド部１０４側から絶縁層１０２側にかけて外向きに傾斜した側面を有していること、を特徴とする半導体装置１０９。 （もっと読む）

【課題】 低ｋ膜と金属マスクとの間の界面に歪みを引き起こすことなく、高い精度の望ましいパターンを得ること。
【解決手段】 半導体装置を製造する方法では、金属マスクと絶縁マスクをと備える多層ハードマスクを用いて形成される配線層を含む半導体装置が形成される。第１パターンにアラインされた第２開口パターンを形成するために、第１ステップで多層ハードマスクが使用された後、金属マスクが除去され、絶縁マスクが、第２のステップで絶縁層中に第１のパターン構造を形成するために使用される。 （もっと読む）

【課題】
本発明は、簡便に形成できて、チャージアップしにくいハードマスクを用いた半導体装置の製造方法を提供することを目的とする。
【解決手段】
半導体装置の製造方法であって、半導体基板上に形成された被加工膜上に、アミン化合物と水素化アルミニウムとの錯体を含有するアルミニウム膜形成用材料を塗布して、塗布膜を形成する工程と、前記塗布膜に対して、加熱処理および光照射処理から選ばれる少なくとも一種の処理を行いアルミニウム膜を形成する工程と、 該アルミニウム膜をエッチングしてハードマスクを形成する工程と、前記ハードマスクをマスクにして被加工膜をエッチングする工程を有することを特徴とする。 （もっと読む）

【課題】デュアルダマシン法を用いて層間絶縁膜内にＣｕ配線を形成する際、硬度が低い層間絶縁膜および硬度が高い層間絶縁膜のそれぞれに形成されたビアホール内に配線材料を良好に埋め込むことができるようにする。
【解決手段】第２層間絶縁膜１７には、配線溝３０ａとビアホール２８ａとが形成されている。また、ビアホール２８ａの開口部には、第２層間絶縁膜１７を斜め下方に後退（リセス）させることによって、テーパ状の断面形状を有するリセス部３１が形成されている。これにより、ビアホール２８ａの開口部の直径は、開口部よりも下方の領域の直径に比べて大きくなり、ビアホール２８ａの直径が微細な場合であっても、ビアホール２８ａの内部に配線材料を良好に埋め込むことができる。 （もっと読む）

【課題】 金属部材の表面に、再現性よくバリア膜を形成する技術が望まれている。
【解決手段】 基板の上に、下部バリア膜を形成する。下部バリア膜の上にシード膜を形成する。シード膜の一部の領域上に、導電部材を形成する。導電部材をエッチングマスクとして、シード膜をエッチングし、導電部材の形成されていない領域において、下部バリア膜を露出させる。下部バリア膜の表面には堆積しない条件で、導電部材の表面に選択的に上部バリア膜を成長させる。上部バリア膜をエッチングマスクとして、下部バリア膜をエッチングする。 （もっと読む）

【課題】ＬＥＬＥプロセスよりも少ない工程数で、フォトリソグラフィ技術を２度使用することなく、微細なホール又はトレンチパターンを形成する方法を提供すること。
【解決手段】被処理体の上にレジスト膜を成膜し、成膜した前記レジスト膜をパターニングする、レジスト膜形成工程と、前記被処理体及び前記レジスト膜を被覆するようにスペーサ膜を成膜して、前記スペーサ膜で囲まれた凹部を形成する、スペーサ膜成膜工程と、前記凹部の底面にある前記被処理体及び前記レジスト膜の上面を露出させると共に、前記レジスト膜の側面側に前記スペーサ膜が残るようにエッチングして、前記凹部から第１の開口部を形成する、第１開口部形成工程と、前記レジスト膜を除去することにより第２の開口部を形成する、第２開口部形成工程と、を含むパターンの形成方法。 （もっと読む）

【課題】ヒートシンクに生じる不具合を低減すること。
【解決手段】半導体装置は、第１面及び第２面を有し、第１面と第２面とを貫通するバイアホールを有する半導体基板と、第１面上に、バイアホールの開口と少なくとも部分的に重複するように形成された配線又は電極と、第２面上に形成され、バイアホールの開口と少なくとも部分的に重複する開口を有する応力緩衝層と、応力緩衝層上からバイアホールの内壁面に沿って延在し、配線又は電極と電気的に接続されたヒートシンクと、を備える。バイアホールの第２面における開口の大きさは、第１面における開口の大きさよりも大きい。応力緩衝層の熱膨張係数は、ヒートシンクの熱膨張係数未満である。 （もっと読む）

【課題】配線及び絶縁膜へダメージを与えることなく、絶縁膜上の導電性の不純物によるめっきの異常成長を抑制することができる表面被覆方法、並びに該方法を用いて製造される半導体装置、及び実装回路基板の提供。
【解決手段】水溶性樹脂、有機溶剤、及び水を含有する表面被覆材料を、表面に露出した絶縁膜及び表面に露出したパターニングされた金属配線を有する積層体の少なくとも前記絶縁膜の表面を覆うように塗布し、前記絶縁膜の表面に被膜を形成する表面被覆方法である。 （もっと読む）

【課題】特性の良好な半導体装置を製造する。また、スループットを向上させ、製造コストを低減する。
【解決手段】開口部ＯＡ１および絶縁膜（２１、２３）上に銅のＣｕシード層２７を形成する工程と、Ｃｕシード層上に、フォトレジスト膜を形成する工程と、Ｃｕシード層上に、メッキ成長により銅膜３１ａを形成する工程と、銅膜上に、Ｎｉ膜３１ｂを形成する工程と、により、再配線３１を形成する。この後、再配線３１上の開口部（ＯＡ２、パッド領域）にＡｕ膜３３ｂを形成した後、フォトレジスト膜を除去し、Ｎｉ膜３１ｂに不動態化処理を施す。この後、再配線３１の形成領域以外のＣｕシード層２７をエッチングする。かかる工程によれば、Ｎｉ膜３１ｂの表面に不動態化膜３５が形成され、上記エッチングによるＮｉ膜３１ｂの膜減りを低減できる。また、膜減りを考慮したＮｉ膜の厚膜化による基板の歪みによる不具合を低減できる。 （もっと読む）

【課題】半導体装置の小型化、特に、狭ピッチ化に対する技術を提供する。
【解決手段】半導体チップ１Ｃ上に設けられたパッド２と、プローブ領域１０Ａおよび接続領域１０Ｂのパッド２上に開口部１１を有し、半導体チップ１Ｃ上に設けられたパッシベーション膜３と、接続領域１０Ｂのパッド２上に開口部１２を有し、パッド２上およびパッシベーション膜３上に設けられたパッシベーション膜５と、パッド２と電気的に接続され、接続領域１０Ｂ上およびパッシベーション膜５上に設けられた再配線７とを備える。接続領域１０Ｂより半導体チップ１Ｃの外周部側に設けられたプローブ領域１０Ａのパッド２にプローブ痕１００が存在し、接続領域１０Ｂから半導体チップ１Ｃの中央部側に延びて再配線７が存在している。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】埋め込みビットラインの抵抗を減少させることができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板２０１に活性領域２０３を分離するトレンチ２０２をエッチングにより形成するステップと、活性領域２０３の何れか１つの側壁の一部を露出させた開口部２０７を有する絶縁膜２０５を形成するステップと、絶縁膜２０５上にトレンチ２０２を部分的に埋め込み、開口部２０７を埋め込むようにシリコン膜パターン２０８Ａを形成するステップと、シリコン膜パターン２０８Ａ上に金属膜２０９を形成するステップと、金属膜２０９及びシリコン膜パターン２０８Ａを反応させて、埋め込みビットラインとなる金属シリサイド膜２１１を形成するステップとを含む。 （もっと読む）

【課題】工程における複雑な制御等を要さず、絶縁膜の低誘電率かつ機械的強度を維持したままエッチングダメージを改良することができる多孔質絶縁膜及びその製造方法を提供する。
【解決手段】（１）シロキサン構造を有する化合物を含む組成物から多孔質絶縁膜を形成する工程（２）該多孔質絶縁膜に充填材を塗布して多孔質部分を埋め戻し、かつ多孔質絶縁膜上層に充填材由来のポリマー被覆層を形成する工程（３）充填材由来のポリマー被覆層を除去し、埋め戻された空孔内の充填材を除去する工程を経る多孔質絶縁膜の製造方法。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっ
ても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コン
タクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹
脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、
パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】半導体基板上に形成するインダクタのインダクタンスを大きくすること。
【解決手段】半導体基板上に形成された少なくとも１層からなるコイル配線のコイル中央孔に別基板に形成されたコアを挿入する。コアをコイル中央孔に固定した後、別基板は分離する。コアは別基板に接合材を介してコア材（磁性体）の薄板を付着させて、パターニングする。半導体基板上に形成されたコイル中央孔は流動性接着剤が入っていて、コアを挿入した後に流動性接着剤が硬化してコアが固定される。コアが固定された後に接合剤の接着力を低下させて別基板を分離する。コア材はバルクと同じ高透磁率を有するので、非常に大きなインダクタンスを持つインダクタを形成できる。 （もっと読む）

【課題】工程数の増大を抑制しつつ、チップ上に形成された再配線または突出電極の信頼性を向上させる。
【解決手段】配線２ｂおよびパッド電極２ａが形成された半導体基板と、半導体基板上に形成された応力緩和層４と、応力緩和層４上に合金シード膜５を形成した後、応力緩和層４と合金シード膜５とを熱処理にて反応させることで、応力緩和層４と合金シード膜５との間に反応性バリア絶縁膜６を形成する。再配線８または突出電極は合金シード膜５上に形成する。 （もっと読む）

【課題】ヴィアのダメージを抑制することが可能な構造及び方法を提供する。
【解決手段】実施形態に係る半導体装置を形成するための構造は、半導体基板と、ベースキャップ層２１０と、配線層の形成のための絶縁体層２１５と、絶縁体層上に形成されたハードマスク層２２０とを備え、ヴィアがハードマスク層及び絶縁体層の少なくとも一部を貫通して形成され、ヴィアが金属又は金属化合物を含有した犠牲材料で埋められている。 （もっと読む）