【課題】水素又はカルボン酸を用いたリフロー時の導電部と絶縁層の密着力低下を抑制する。
【解決手段】半導体基板の上に設けられた第１導電部上に絶縁層を形成し（ステップＳ１）、その絶縁層を被覆するようにバリア層を形成した後（ステップＳ２）、そのバリア層の上に第２導電部を形成する（ステップＳ３）。そして、第１導電部上の絶縁層がバリア層で被覆されている状態で、第２導電部を水素又はカルボン酸を含む雰囲気中で溶融し（ステップＳ４）、その後、その第２導電部をマスクにして、絶縁層の上からバリア層を除去する（ステップＳ５）。 （もっと読む）

【課題】ドライエッチングが困難な遷移金属の膜を、サイドエッチングが極力生じないようにパターニングする。
【解決手段】絶縁膜の上にバリア層・密着層を形成し（Ｓ１）、その上に遷移金属からなるシード層を形成する（Ｓ２）。シード層の上にＳｉＯ_２膜及びフォトレジスト膜を順次形成し（Ｓ３、Ｓ４）、フォトレジスト膜、ＳｉＯ_２膜をパターニングして開口を形成し（Ｓ５，Ｓ６）、開口内にＣｕ膜及びマスクＡｌ膜を積層する（Ｓ７、Ｓ８）。次に、ＳｉＯ_２膜をエッチング（Ｓ９）、露出したシード層をその膜厚方向に異方的に改質し（Ｓ１０）、改質されたシード層、露出したバリア・密着層、及びマスクＡｌ膜を順次エッチングにより除去することにより（Ｓ１０〜Ｓ１３）、パターン化金属膜を得る。 （もっと読む）

【課題】 接続孔のホールサイズについて制御性良い半導体装置の製造方法を提供する。
【解決手段】 実施形態の半導体装置の製造方法では、半導体基板上に上層絶縁膜が形成され、前記上層絶縁膜上にSiを含む非晶質膜が形成される。前記非晶質膜上に第１のレジスト膜が形成され、前記第１のレジスト膜に第１のレジストパターンが形成される。前記第１のレジスト膜をマスクとして、前記非晶質膜が加工され、前記上層絶縁膜が露出される。前記第１のレジストパターンが除去され、前記非晶質膜および露出した前記上層絶縁膜上に遷移金属膜が形成される。前記非晶質膜および前記遷移金属膜の熱反応により、前記非晶質膜よりも体積が大きいシリサイド膜が形成される。前記遷移金属膜が除去され、前記シリサイド膜をマスクとして、前記上層絶縁膜を加工し、前記上層絶縁膜に第１の溝が形成される。 （もっと読む）

【課題】ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧（Ｖｔ）を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供すること。
【解決手段】半導体基板に第１の側面に反対される第２の側面を有して突出した壁体）を形成し、壁体の第１の側面の一部を選択的に開口する開口部を有する片側コンタクトマスクを形成した後、開口部に露出した第１の側面部分に互いに拡散度が異なる不純物を拡散させて第１の不純物層及び該第１の不純物層を覆う第２の不純物層を形成することを特徴とする。 （もっと読む）

【課題】 半導体装置の多層配線において配線間隔を低減させても所定の低比誘電率を維持できるとともに、電気的特性の劣化などを抑制できる多孔性の層間絶縁膜の形成方法を提供する。
【解決手段】 半導体基板１上に形成される配線構造を構成し、空孔を有する多孔性絶縁膜１３を得るための母体となる母体絶縁膜を気相成長法を用いて堆積する。この際、多孔性絶縁膜１３の比誘電率、配線２０間の間隔や絶縁耐圧のような、配線構造を決める因子に要求される設計値に応じて、多孔性絶縁膜１３の分子骨格形成材料の流量に対する多孔性絶縁膜１３の空孔形成材料の流量の比の、少なくとも範囲をまず決定する。この後、決定した流量比の範囲で母体絶縁膜を堆積し、この母体絶縁膜に熱や紫外線などのエネルギーを与えて空孔を有する多孔性絶縁膜１３にする。 （もっと読む）

【課題】 貫通電極を細くすると、基板に形成した貫通孔を金属材料で埋め込むことが困難になる。また、体積の大きな金属部材が基板内に埋め込まれると、熱膨張係数の差に起因して、機械的な破壊が生じやすくなる。
【解決手段】 基板の第１の表面に、第１の導電膜を含む積層膜が形成されている。基板の、第１の表面とは反対側の第２の表面から内部に向かって、第１の表面までは達しない凹部が形成されている。凹部の底面から第１の表面まで達する貫通孔が形成されている。この貫通孔は、凹部よりも細い。貫通孔内に第２の導電膜が埋め込まれている。第２の導電膜は、第１の導電膜に接続され、凹部の側面及び底面を覆うが、凹部を完全には埋め尽くしていない。 （もっと読む）

【課題】内部への埋め込み材料を増量させて放熱性向上効果を得ることが可能なビアホール構造を、ビアホール形成のための半導体基板へのエッチングの回数を少なくしつつ製造することのできるビアホールの製造方法およびビアホールを有する半導体素子の製造方法を提供する。
【解決手段】メタルマスク８は、メタルマスク１０の開口２３により露出させられた部分８ａを有する。メタルマスク１０は、メタルマスク８よりも厚く形成する。メタルマスク１０の厚さは、開口２３内のエッチングが半導体デバイス形成層４にほぼ到達すると同時に、開口２２のエッチングがソース電極１に到達する厚さに設定する。 （もっと読む）

【課題】 低抵抗の埋め込み配線を備える基板の製造方法を提供する。
【解決手段】 始めに半導体用基板１００の第１面Ｓ１上に導電層１２０を形成する。次に、導電層１２０をパターニングして第１方向に延長する線形の導電層パターン１２２を形成する。導電層１２０をパターニングするとき露出する半導体用基板１００をエッチングして導電層パターン１２０の下部に第１方向に延長する線形の半導体パターン１０４を形成する。次に導電層パターン１２０および半導体パターン１０４上に絶縁層１５０を形成する。半導体用基板１００の第１面Ｓ１側の絶縁層１５０が支持基板１６０と当接するように支持基板１６０上に配置する。次に半導体用基板１００のイオン注入層１０２側の絶縁層１５０が露出するように半導体用基板１００を除去する。これにより、導電層パターン１２０は、半導体パターン１０４の埋め込み配線として利用することができる。 （もっと読む）

【課題】下層配線層と配線シード層との密着性を低下させないで高く維持することが可能な配線形成方法を提供する。
【解決手段】下層配線層４と絶縁性バリヤ層６と層間絶縁膜８と上層配線層が順次積層された被処理体に対して上層配線層と、連通配線層１６とを形成する配線形成方法において、絶縁性バリヤ層を残した状態で連通ホール９Ｂを形成し、連通ホール内に犠牲膜を埋め込み、トレンチ９Ａを形成するパターンマスク６２を形成する前処理工程と、トレンチを形成するトレンチ形成工程と、犠牲膜６０とパターンマスクとをアッシングするアッシング工程と、トレンチ内と連通ホール内に熱処理によりバリヤ層１０を形成するバリヤ層形成工程と、異方性エッチングにより連通ホールの底部のバリヤ層と絶縁性バリヤ層とを除去する異方性エッチング工程と、配線シード層１２を形成する配線シード層形成工程とを有する。 （もっと読む）

【課題】再配線のパターン形成後のレジストパターンの剥離性を確保しつつ、再配線のパターン形成前のレジストパターンとその下地との密着性を向上させる。
【解決手段】半導体チップ上に形成されたメタル膜５の表層には、レジスト膜６との密着性を上げる表面改質層１６が形成され、表面改質層１６を介してメタル膜５上に再配線７ａ〜７ｃが形成される。 （もっと読む）

【課題】 外部接続用電極の周囲を封止膜で覆ったＣＳＰと呼ばれる半導体装置において、封止膜の上面側を研削するとき、外部接続用電極の上面にバリが発生しないようにする。
【解決手段】 メッキレジスト膜を用いた電解メッキにより外部接続用電極１０を形成した後に、サーフェスプレーナーを用いて全ての外部接続用電極１０の上部およびそれに対応するメッキレジスト膜の上面側を切って除去し、外部接続用電極１０の高さを揃える。この場合、外部接続用電極１０の上面にバリが発生することはない。次に、メッキレジスト膜を剥離し、封止膜１１を形成し、封止膜１１の上面側を研削し、外部接続用電極１０上に封止膜１１が僅か例えば厚さ数μｍ〜１０μｍ残るようにする。この場合、外部接続用電極１０の上部は研削しないため、外部接続用電極１０の上面にバリが発生することはない。次に、外部接続用電極１０の上面中央部に対応する部分における封止膜１１に、レーザビームを照射するレーザ加工により、開口部１２を形成する。 （もっと読む）

【課題】 所望の配線構造を形成することができ、かつウエハ有効領域の欠陥率の増加を防止することのできる半導体ウエハ装置の製造方法を提供する。
【解決手段】 半導体ウエハ装置の製造方法は、（ａ）回路領域に半導体素子を形成した半導体ウエハ上に半導体素子に接続された下層配線パターンを形成する工程と、（ｂ）下層配線パターンを覆って半導体ウエハ上に層間絶縁膜を形成する工程と、（ｃ）回路領域上で下層配線パターンに接続されたビア導電体とその上に配置された配線パターンとを、回路領域外の周辺領域上で配線パターンに対応する導電体パターンを、層間絶縁膜に埋め込んで形成する工程とを含む。導電体パターンは電気的に分離された状態で形成される。 （もっと読む）

【課題】製造欠陥の少ない、様々な大きさの要素を有する装置の製造方法を提供する。
【解決手段】基板上に、基板上の下側誘電体層(530)、下側誘電体層上の金属層(520)、金属層上の上側誘電体層(510)、上側誘電体層上の平坦化層(140)、平坦化層上のフォトレジスト材料(130)の層を有する構造が形成される。マスク・パターンに従ってフォトレジスト材料が現像される。マスク・パターンに従って平坦化層および上側誘電体層がエッチングされる。平坦化層および上側誘電体層のエッチングの後にフォトレジスト材料および平坦化層が除去される。上側誘電体層のエッチングに続いて金属層の各露出した部分に選択的金属成長を適用して選択的金属成長からなる反転されたマスク・パターンが得られる。反転されたマスク・パターンに従って少なくとも金属層および下側誘電体層がエッチングされる。 （もっと読む）

【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】配線の形成方法及び配線を有する表示装置の形成方法は、基板上若しくは回路素子上に設けられた第１の金属拡散防止膜上に、金属シード層をＣＶＤ法により形成し、フォトレジストマスクを用いて選択的に無電解メッキ法、又は電解メッキ法により、金属配線層を形成し、金属シード層及び第１の金属拡散防止膜の不要領域除去と、金属シード層及び金属配線層及び第１の金属拡散防止膜の側面を含む表面を覆うように無電解メッキ法による第２の金属拡散防止膜の選択的な形成とにより配線及び電極を形成する。 （もっと読む）

【課題】再配線間のリークを抑制しつつ、再配線のピッチを微細化するとともに、再配線上のビア開口時のマージンを上げる。
【解決手段】緩衝層４上には再配線７ｂが形成され、再配線７ｂ上には表面層８ｂが形成されている。表面層８ｂは、再配線７ｂから幅方向にはみ出すようにして再配線７ｂに沿うように配置され、再配線７ｂよりもエッチング耐性が高い。 （もっと読む）

【課題】特性が良好なトランジスタを提供する。
【解決手段】例えば、ボトムゲート・ボトムコンタクト構造のトランジスタを作製するに際して、ソースとドレインを構成する導電層を３層の積層構造とし、２段階のエッチングを行う。すなわち、第１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが高いエッチング方法を採用し、第１のエッチング工程は少なくとも第１の膜を露出するまで行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレートが第１のエッチング工程よりも低いエッチング方法を採用する。第２のエッチング工程後にレジストマスクをレジスト剥離液により剥離するに際し、第２の膜の側壁が少し削られる。 （もっと読む）

【課題】基板に形成されたビアホール内のメタライズを改善すること。
【解決手段】本半導体装置の製造方法は、ＳｉＣを材料１０とする基板を備える半導体装置の製造方法であって、フッ化炭素を含むエッチングガス及びマスク１４を用いて基板１０の裏面をエッチングし、基板１０の表面から裏面に貫通するビアホール２０を形成する工程を有し、ビアホール２０成する工程は、基板１０の裏面から表面に向かって開口断面積が次第に小さくなるテーパ形状を形成する工程であり、かつエッチング条件は、誘導結合プラズマ方式のドライエッチングを含み、ガス流量が、フッ化炭素=１０〜２００ｓｃｃｍ、ガス圧力が、Ｐｒｅｓｓ＝０．１〜１０．０Ｐａ、誘導結合プラズマパワーが、ＩＣＰ＝１００〜５０００Ｗ、バイアスパワーが、Ｂｉａｓ＝１０〜１０００W、であることを特徴とする。 （もっと読む）

【課題】金属マスクを形成する工程を含む半導体装置の製造方法において、金属片が支持基板に付着することを防止する。
【解決手段】この製造方法は、支持基板１０の表面１０ａに貼付された半導体ウェハ１２上にネガレジストを塗布し、該ネガレジストを露光することにより所定のパターンを有するレジスト１８を形成するレジスト形成工程と、半導体ウェハ１２上にメッキ処理を施すことにより金属マスク２０を形成したのちレジスト１８を除去する金属マスク形成工程と、金属マスク２０を介して半導体ウェハ１２にエッチングを施すことにより、貫通孔１２ｄを形成するエッチング工程と、金属マスク２０を除去したのち、貫通孔１２ｄの内面及び半導体ウェハ１２の裏面１２ｂに金属膜２６を形成する金属膜形成工程と、半導体ウェハ１２を支持基板１０から取り外す取外し工程とを含む。 （もっと読む）

【課題】基板に形成されたビアホール内のメタライズを改善すること。
【解決手段】本半導体装置の製造方法は、ＳｉＣを材料とする基板１０を備える半導体装置１００の製造方法であって、フッ化炭素を含むエッチングガス及びマスク１４を用いて基板１０の裏面をエッチングし、基板１０の裏面から表面に向かって開口面積が次第に小さくなるテーパ形状を有する第１領域２２を形成する第１工程と、次いで、フッ化硫黄を含むエッチングガス及びマスク１４を用いて第１領域２２の内側をエッチングし、第２領域２４を形成する第２工程とを有し、基板１０の表面に対する第２領域２４の内壁面の傾斜角は、基板１０の表面に対する第１領域２２の内壁面の傾斜角より大きいことを特徴とする。 （もっと読む）

【課題】動作マージンを確保した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のメモリセル及び前記複数のメモリセルを選択する複数の選択配線を有するセルアレイを複数積層してなるセルアレイブロックと、第１高さから第２高さまで積層方向に延び、前記セルアレイブロックの選択配線のうちの所定の第１配線が側面に接続された柱状の第１ビアと、前記第１高さから第２高さまで積層方向に延び、前記セルアレイブロックの選択配線のうち前記第１配線よりも上層の所定の第２配線が側面に接続された柱状の第２ビアとを備え、前記第２配線は、前記第１配線よりも積層方向に厚く、且つ、前記第１配線よりも抵抗率が高いことを特徴とする。 （もっと読む）