半導体装置および半導体装置の製造方法
【課題】再配線のパターン形成後のレジストパターンの剥離性を確保しつつ、再配線のパターン形成前のレジストパターンとその下地との密着性を向上させる。
【解決手段】半導体チップ上に形成されたメタル膜5の表層には、レジスト膜6との密着性を上げる表面改質層16が形成され、表面改質層16を介してメタル膜5上に再配線7a〜7cが形成される。
【解決手段】半導体チップ上に形成されたメタル膜5の表層には、レジスト膜6との密着性を上げる表面改質層16が形成され、表面改質層16を介してメタル膜5上に再配線7a〜7cが形成される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体デバイスの高集積化と高機能化を達成するために、動作速度の向上やメモリの大容量化が要求されている。それに合わせて半導体基板上の再配線形成プロセスにおいても、10umピッチ以下の微細な再配線が要求されている。
【0003】
再配線のピッチが微細化されると、再配線をパターン形成するためのレジストパターンとその下地との密着性が低下し、レジスト現像時などにレジスト剥がれを引き起こすことがあった。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−103716号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一つの実施形態の目的は、再配線のパターン形成後のレジストパターンの剥離性を確保しつつ、再配線のパターン形成前のレジストパターンとその下地との密着性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0006】
実施形態の半導体装置によれば、半導体基板と、メタル膜と、表面改質層と、再配線とが設けられている。半導体基板は、配線およびパッド電極が形成されている。メタル膜は、前記半導体基板上に形成されている。表面改質層は、前記メタル膜の表層に形成され、レジストパターンとの密着性を上げる。再配線は、前記表面改質層を介して前記メタル膜上に形成されている。
【図面の簡単な説明】
【0007】
【図1】図1(a)〜(e)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図2】図2(a)〜(d)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図3】図3(a)〜(c)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図4】図4(a)〜(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図5】図5(a)〜(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図6】図6(a)〜(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図7】図7は、第1実施形態に係る吸光度の異なるレジストA、Bの表面と下面との露光量の関係を示す図である。
【図8】図8(a)〜(e)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図9】図9(a)〜(d)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図10】図10(a)〜(c)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図11】図11(a)〜(b)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図12】図12(a)〜(b)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図13】図13(a)〜(b)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【0008】
以下、実施形態に係る半導体装置および半導体装置の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【0009】
(第1実施形態)
図1〜図6は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
図1(a)において、基材層1上には、パッド電極2aおよび配線2bが形成されるとともに、パッド電極2aおよび配線2bが覆われるようにして保護膜3が形成されている。また、保護膜3には、パッド電極2aを露出させる開口部3aおよび配線2bの一部を露出させる開口部3bが形成されている。
【0010】
なお、基材層1としては、例えば、ロジック回路またはDRAMなどの集積回路が形成された半導体基板を用いることができる。また、パッド電極2aおよび配線2bの材料は、例えば、AlまたはAlを主成分とした金属を用いることができる。また、保護膜3の材料は、例えば、シリコン酸化膜またはシリコン酸窒化膜またはシリコン窒化膜などの絶縁体を用いることができる。
【0011】
次に、図1(b)に示すように、感光性樹脂などを保護膜3上に塗布することにより、保護膜3上に緩衝層4を形成する。なお、緩衝層4の材料としては、例えば、ポリイミド系樹脂を用いることができる。ウェハストレスを低減させるために、ポリイミド系樹脂よりも硬化温度の低いアクリル系樹脂またはフェノール系樹脂を用いるようにしてもよい。
【0012】
次に、図1(c)に示すように、フォトリソグラフィー技術を用いることにより、パッド電極2aおよび配線2bの一部をそれぞれ露出させる開口部4a、4bを緩衝層4に形成する。
【0013】
次に、図1(d)に示すように、スパッタ、メッキ、CVD、ALDまたは蒸着などの方法を用いることにより、パッド電極2a、配線2b、保護膜3および緩衝層4上にメタル膜5を形成する。なお、メタル膜5としては、例えば、Tiと、その上のCuとの積層構造を用いることができる。なお、Tiの代わりに、TiN、TiW、W、Ta、Cr、Co等の材料を使用することもできる。Cuの代わりに、Al、Pd、Au、Ag等の材料を使用することもできる。
【0014】
次に、図1(e)に示すように、スピンコートなどの方法を用いることにより、メタル膜5上にレジスト膜6を形成する。なお、レジスト膜6は、メタル膜5との界面(以下、下地界面と称す)まで届く光に対して吸光度が80%以下に設定されている。尚、本発明の吸光度は、i線波長(365nm)の露光装置を用いて測定した値とする。また、レジスト膜6の膜厚は1〜50μmの範囲内に設定することができる。
【0015】
次に、図2(a)に示すように、レジスト膜6の露光および現像を行うことにより、開口部6a〜6cをレジスト膜6に形成する。なお、開口部6aは、パッド電極2a上に配置し、開口部6bは、緩衝層4上に配置し、開口部6cは、配線2b上に配置することができる。なお、開口部6bが形成されたレジスト膜6の幅は20μm以下とすることができる。
【0016】
次に、図2(b)に示すように、電解メッキにて第1の導体を開口部6a〜6cに埋め込むことにより、メタル膜5を介してパッド電極2a、緩衝層4および配線2b上に再配線7a〜7cをそれぞれ形成する。さらに、電解メッキにて第2の導体を開口部6a〜6cに埋め込むことにより、再配線7a〜7c上に表面層8a〜8cをそれぞれ形成する。なお、再配線7aは、パッド電極2aとの接続に使用することができる。再配線7cは、配線2bとの接続に使用することができる。再配線7b、緩衝層4上での再配線7a、7cの引き回しなどに使用することができる。
【0017】
なお、表面層8a〜8cは再配線7a〜7cよりもエッチング耐性の高い材料を用いることができる。例えば、再配線7a〜7cの材料は、CuまたはCuを主成分とする金属、表面層8a〜8cの材料は、Ni、Mn、Ta、Zn、Cr、Co、SnおよびPbのうちの少なくともいずれか1つから選択することができる。また、再配線7bの幅は20μm以下かつ再配線7bのハーフピッチは40μm以下であることが望ましい。
【0018】
次に、図2(c)に示すように、アッシングなどの方法により、メタル膜5上のレジスト膜6を除去する。
【0019】
ここで、レジスト膜6の吸光度を365nmの波長の光に対して80%以下に設定することにより、レジスト膜6の露光時において、レジスト膜6の表面での架橋度の増大を抑制しつつ、レジスト膜6の下地界面での架橋度を増大させることができる。このため、レジスト膜6の表面の過硬化を抑制しつつ、レジスト膜6の下地界面との密着性を上げることができ、開口部6bが形成されたレジスト膜6の幅が細い場合においても、現像時にレジスト膜6が剥がれるのを抑制することが可能となるとともに、それ以外の領域に幅の広いレジスト膜6が存在する場合においても、再配線7a〜7cの形成後にレジスト膜6を除去することができる。
【0020】
なお、レジスト膜6の残し幅は、20μm以下になると剥がれに対して顕著に厳しくなるので、20μm以下であることが好ましい。ハーフピッチでは、40μm以下であることが好ましい。
【0021】
次に、図2(d)に示すように、再配線7a〜7cをマスクとしてメタル膜5をエッチングすることにより、再配線7a〜7cの周囲のメタル膜5を除去する。
【0022】
次に、図3(a)に示すように、感光性樹脂などを配線2b、緩衝層4および表面層8a〜8c上に塗布することにより、配線2b、緩衝層4および表面層8a〜8c上に緩衝層9を形成する。なお、緩衝層9の材料としては、例えば、ポリイミド系樹脂を用いることができる。ウェハストレスを低減させるために、ポリイミド系樹脂よりも硬化温度の低いアクリル系樹脂またはフェノール系樹脂を用いるようにしてもよい。
【0023】
次に、図3(b)に示すように、フォトリソグラフィー技術を用いることにより、パッド電極2a上の表面層8aおよび配線2bの一部をそれぞれ露出させる開口部9a、9bを緩衝層9に形成する。
【0024】
次に、図3(c)に示すように、スパッタ、メッキ、CVD、ALDまたは蒸着などの方法を用いることにより、配線2b、保護膜3、緩衝層4、9および表面層8a上にメタル膜10を形成する。なお、メタル膜10としては、例えば、Tiと、その上のCuとの積層構造を用いることができる。
【0025】
次に、図4(a)に示すように、スピンコートなどの方法を用いることにより、メタル膜10上にレジスト膜11を形成する。
【0026】
次に、図4(b)に示すように、レジスト膜11の露光および現像を行うことにより、パッド電極2a上の表面層8aを露出させる開口部11aをレジスト膜11に形成する。
【0027】
次に、図5(a)に示すように、電解メッキにてバリア層12およびハンダ層13、14を開口部11aに順次埋め込むことにより、メタル膜10を介して表面層8a上に突出電極を形成する。なお、例えば、バリア層12の材料はNi、ハンダ層13の材料はCu、ハンダ層14の材料はSnを用いることができる。
【0028】
次に、図5(b)に示すように、アッシングなどの方法により、メタル膜10上のレジスト膜11を除去する。
【0029】
次に、図6(a)に示すように、バリア層12およびハンダ層13、14からなる突出電極をマスクとして、メタル膜10をエッチングすることにより、バリア層12およびハンダ層13、14からなる突出電極の周囲のメタル膜10を除去する。
【0030】
次に、図6(b)に示すように、ハンダ層13、14をリフローすることにより、ハンダ層13、14を合金化し、バリア層12上に合金ハンダ層15を形成する。
【0031】
以上の工程は基材層1がウェハの状態で行うことができる。そして、以上の工程の後、このウェハを個片化することより、半導体チップを切り出すことができる。
【0032】
なお、上述した実施形態では、突出電極としてハンダボールを用いる方法について説明したが、ニッケルバンプ、金バンプまたは銅バンプなどを用いるようにしてもよい。また、上述した実施形態では、メタル膜5、10として、TiとCuとの積層構造を用いる方法について説明したが、TiまたはCuを単体で用いるようにしてもよいし、Cr、Pt、Wなどを単体として用いるようにしてもよし、これらの金属の積層構造を用いるようにしてもよい。
【0033】
また、突出電極の接合方法としては、半田接合や合金接合などの金属接合を用いるようにしてもよいし、ACF(Anisotropic Conductive Film)接合、NCF(Nonconductive Film)接合、ACP(Anisotropic Conductive Paste)接合、NCP(Nonconductive Paste)接合などを用いるようにしてもよい。
【0034】
図7は、第1実施形態に係る吸光度の異なるレジストA、Bの表面と下面との露光量の関係を示す図である。なお、365nmの波長の光に対して、レジストAの吸光度は81%、レジストBの吸光度は42%に設定した。また、レジストA、Bの膜厚は10μmに設定した。また、レジストA、Bの下地はCu膜を用いた。
図7において、レジストAではレジストBに対して、表面での露光量が同じでも、下地との界面での露光量が低下する。このため、レジストAでは、下地との密着性を上げるために、下地との界面での露光量を増大させると、表面で過露光となり、表面の過硬化が発生する。
【0035】
一方、レジストBでは、表面での露光量を増大させることなく、下地との界面での露光量を増大させることができ、表面での過露光を防止しつつ、下地との密着性を上げることができる。
【0036】
次に、ライン&スペースが3/3μm〜15/15μmのパーフピッチパターンを形成し、第1実施形態に係る吸光度の異なるレジストA、Bの表面露光量と剥がれの発生するレジスト残し幅との関係を調べた。
【0037】
この結果、例えば、5μmの幅のレジストパターンを剥がれなしで形成するには、レジストAでは、表面で600mJ/cm2以上の露光量が必要になり、表面の過硬化が発生するため、レジストパターンの剥離性が低下することが分かった。
【0038】
一方、レジストBでは、5μmの幅のレジストパターンを剥がれなしで形成するには、表面で400mJ/cm2程度の露光量でよく、表面の過硬化を防止することができるため、ジストパターンの剥離性が低下するのを防止することができた。
【0039】
さらに、第1実施形態に係る吸光度の異なるレジストA、Bの下面露光量と剥がれの発生するレジスト残し幅との関係を調べたところ、例えば、5μmの幅のレジストパターンを剥がれなしで形成するには、レジストAでは、下地との界面で120mJ/cm2程度の露光量が必要であった。そして、下地との界面で120mJ/cm2の露光量を得るには、図7を参照すると、表面では600mJ/cm2程度の露光量が必要となり、表面の過硬化が発生するため、レジストパターンの剥離性が低下した。すなわち、レジストAでは吸光度が365nmの波長の光に対して80%を越えるため、本発明の効果が得られないことが分かった。
【0040】
一方、レジストBでは、5μmの幅のレジストパターンを剥がれなしで形成するには、下地との界面で200mJ/cm2程度の露光量が必要であった。そして、下地との界面で200mJ/cm2程度の露光量を得るには、図7を参照すると、表面では400mJ/cm2程度の露光量でよく、表面の過硬化を防止することができるため、ジストパターンの剥離性が低下するのを防止することができた。すなわち、吸光度が365nmの波長の光に対して42%のレジストBでは、本発明の効果が得られることが分かった。従って、本発明のレジスト膜6の吸光度は365nmの波長の光に対して80%以下とし、好ましくは60%以下、更に好ましくは50%以下である。
【0041】
また、レジストAにおいて、露光量が400mJ/cm2ではライン&スペースが10μm以上で剥離がなかった。また、レジストAにおいて、露光量が600mJ/cm2ではライン&スペースが6μm以上で剥離がなかった。
【0042】
一方、レジストBにおいて、露光量が400mJ/cm2ではライン&スペースが5μm以上で剥離がなかった。また、レジストBにおいて、露光量が600mJ/cm2ではライン&スペースが3μm以上で剥離がなかった。
【0043】
(第2実施形態)
上述した第1実施形態では、レジストパターンの剥がれを防止するために、レジスト膜6の吸光度を365nmの波長の光に対して80%以下に設定する方法について説明したが、レジスト膜6の現像時の溶解性を1μm/min以下に低下させるようにしてもよい。なお、レジスト膜6の現像時の溶解性を低下させる方法としては、レジスト材料のアルカリ可溶性基を低下させることができる。
【0044】
ここで、レジスト膜6の現像時の溶解性を低下させることにより、レジスト膜6と下地との界面に現像液が浸透するのを抑制することができ、レジストパターンの剥がれを低減することができる。
【0045】
この第2実施形態に係る溶解性の異なるレジストC、Dの現像時間とレジスト残膜厚との関係を調べた。条件は次のとおりである。レジストC、Dとしてネガ型レジストを用い、レジストDは、レジストCに対してアルカリ可溶性基を約30%だけ低下させたものを用い、レジストC、Dの膜厚は10μmに設定し、下地にSi基板を用いた。
【0046】
この結果、レジストDの現像レートは2μm/minだったのに対し、レジストCの現像レートは0.67μm/minだった。このレジストCを用いた場合、レジストDを用いた場合に比べて、レジストパターンの剥がれを低減できた。
【0047】
(第3実施形態)
図8〜図13は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
この第3実施形態では、図8(e)の工程で、メタル膜5上にレジスト膜6を形成する前に、メタル膜5上にレジスト膜6との密着性を上げる表面改質層16が形成される。
【0048】
なお、メタル膜5の表面がCuである場合、表面改質層16はCu酸化膜を用いることができる。ここで、Cu酸化膜としては、CuOが好ましく、さらに好ましくはCu2Oがよい。表面改質層16はメタル膜5上に存在すればよく、表面改質層16の膜厚は数nm程度でもよい。
【0049】
表面改質層16としてCu酸化膜を用いると、Cuの表面をOで終端させることができ、レジスト膜6との密着性を上げることができる。
【0050】
なお、Cu膜上にCu酸化膜を形成する方法としては、酸化性雰囲気中で熱処理を行う方法を挙げることができる。なお、この熱処理の温度は室温以上であればよい。ただし、Cu酸化膜の形成時間を短くするために、熱処理の温度は数百℃以上に設定することが好ましい。
【0051】
図8〜図13において、図8(e)の工程でメタル膜5上に表面改質層16を形成する方法以外は、図1〜図6と同様のプロセスを行うことができる。
【0052】
第3実施形態に係る下地の表面状態の異なる場合における、剥がれの発生するレジスト残し幅を表面露光量300mJ/cm2において調べたところ、Cu膜状に直接レジストパターンを形成した場合は、剥がれ耐性レジスト残し幅が6μm程度であったのに対し、Cu膜上に熱処理にて表面改質層としてCu酸化膜を形成してからレジストパターンを形成した場合は3μm程度となり、表面改質層を設けることにより、レジスト剥がれを抑制できることが分かった。
尚、このレジストパターンとしては、ライン&スペースが3/3μm〜15/15μmのパーフピッチパターンを用いた。
【0053】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0054】
1 基材層、2a パッド電極、2b 配線、3 保護膜、3a、3b、4a、4b、6a〜6c、9a、9b、11a 開口部、4、9、21 緩衝層、6、11 レジスト膜、5、10、22 メタル膜、7a〜7c、23 再配線、8a〜8c、24 表面層、12 バリア層、13、14 ハンダ層、15 合金ハンダ層、16 表面改質層
【技術分野】
【0001】
本発明の実施形態は半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体デバイスの高集積化と高機能化を達成するために、動作速度の向上やメモリの大容量化が要求されている。それに合わせて半導体基板上の再配線形成プロセスにおいても、10umピッチ以下の微細な再配線が要求されている。
【0003】
再配線のピッチが微細化されると、再配線をパターン形成するためのレジストパターンとその下地との密着性が低下し、レジスト現像時などにレジスト剥がれを引き起こすことがあった。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−103716号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一つの実施形態の目的は、再配線のパターン形成後のレジストパターンの剥離性を確保しつつ、再配線のパターン形成前のレジストパターンとその下地との密着性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0006】
実施形態の半導体装置によれば、半導体基板と、メタル膜と、表面改質層と、再配線とが設けられている。半導体基板は、配線およびパッド電極が形成されている。メタル膜は、前記半導体基板上に形成されている。表面改質層は、前記メタル膜の表層に形成され、レジストパターンとの密着性を上げる。再配線は、前記表面改質層を介して前記メタル膜上に形成されている。
【図面の簡単な説明】
【0007】
【図1】図1(a)〜(e)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図2】図2(a)〜(d)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図3】図3(a)〜(c)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図4】図4(a)〜(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図5】図5(a)〜(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図6】図6(a)〜(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
【図7】図7は、第1実施形態に係る吸光度の異なるレジストA、Bの表面と下面との露光量の関係を示す図である。
【図8】図8(a)〜(e)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図9】図9(a)〜(d)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図10】図10(a)〜(c)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図11】図11(a)〜(b)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図12】図12(a)〜(b)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【図13】図13(a)〜(b)は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【0008】
以下、実施形態に係る半導体装置および半導体装置の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
【0009】
(第1実施形態)
図1〜図6は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
図1(a)において、基材層1上には、パッド電極2aおよび配線2bが形成されるとともに、パッド電極2aおよび配線2bが覆われるようにして保護膜3が形成されている。また、保護膜3には、パッド電極2aを露出させる開口部3aおよび配線2bの一部を露出させる開口部3bが形成されている。
【0010】
なお、基材層1としては、例えば、ロジック回路またはDRAMなどの集積回路が形成された半導体基板を用いることができる。また、パッド電極2aおよび配線2bの材料は、例えば、AlまたはAlを主成分とした金属を用いることができる。また、保護膜3の材料は、例えば、シリコン酸化膜またはシリコン酸窒化膜またはシリコン窒化膜などの絶縁体を用いることができる。
【0011】
次に、図1(b)に示すように、感光性樹脂などを保護膜3上に塗布することにより、保護膜3上に緩衝層4を形成する。なお、緩衝層4の材料としては、例えば、ポリイミド系樹脂を用いることができる。ウェハストレスを低減させるために、ポリイミド系樹脂よりも硬化温度の低いアクリル系樹脂またはフェノール系樹脂を用いるようにしてもよい。
【0012】
次に、図1(c)に示すように、フォトリソグラフィー技術を用いることにより、パッド電極2aおよび配線2bの一部をそれぞれ露出させる開口部4a、4bを緩衝層4に形成する。
【0013】
次に、図1(d)に示すように、スパッタ、メッキ、CVD、ALDまたは蒸着などの方法を用いることにより、パッド電極2a、配線2b、保護膜3および緩衝層4上にメタル膜5を形成する。なお、メタル膜5としては、例えば、Tiと、その上のCuとの積層構造を用いることができる。なお、Tiの代わりに、TiN、TiW、W、Ta、Cr、Co等の材料を使用することもできる。Cuの代わりに、Al、Pd、Au、Ag等の材料を使用することもできる。
【0014】
次に、図1(e)に示すように、スピンコートなどの方法を用いることにより、メタル膜5上にレジスト膜6を形成する。なお、レジスト膜6は、メタル膜5との界面(以下、下地界面と称す)まで届く光に対して吸光度が80%以下に設定されている。尚、本発明の吸光度は、i線波長(365nm)の露光装置を用いて測定した値とする。また、レジスト膜6の膜厚は1〜50μmの範囲内に設定することができる。
【0015】
次に、図2(a)に示すように、レジスト膜6の露光および現像を行うことにより、開口部6a〜6cをレジスト膜6に形成する。なお、開口部6aは、パッド電極2a上に配置し、開口部6bは、緩衝層4上に配置し、開口部6cは、配線2b上に配置することができる。なお、開口部6bが形成されたレジスト膜6の幅は20μm以下とすることができる。
【0016】
次に、図2(b)に示すように、電解メッキにて第1の導体を開口部6a〜6cに埋め込むことにより、メタル膜5を介してパッド電極2a、緩衝層4および配線2b上に再配線7a〜7cをそれぞれ形成する。さらに、電解メッキにて第2の導体を開口部6a〜6cに埋め込むことにより、再配線7a〜7c上に表面層8a〜8cをそれぞれ形成する。なお、再配線7aは、パッド電極2aとの接続に使用することができる。再配線7cは、配線2bとの接続に使用することができる。再配線7b、緩衝層4上での再配線7a、7cの引き回しなどに使用することができる。
【0017】
なお、表面層8a〜8cは再配線7a〜7cよりもエッチング耐性の高い材料を用いることができる。例えば、再配線7a〜7cの材料は、CuまたはCuを主成分とする金属、表面層8a〜8cの材料は、Ni、Mn、Ta、Zn、Cr、Co、SnおよびPbのうちの少なくともいずれか1つから選択することができる。また、再配線7bの幅は20μm以下かつ再配線7bのハーフピッチは40μm以下であることが望ましい。
【0018】
次に、図2(c)に示すように、アッシングなどの方法により、メタル膜5上のレジスト膜6を除去する。
【0019】
ここで、レジスト膜6の吸光度を365nmの波長の光に対して80%以下に設定することにより、レジスト膜6の露光時において、レジスト膜6の表面での架橋度の増大を抑制しつつ、レジスト膜6の下地界面での架橋度を増大させることができる。このため、レジスト膜6の表面の過硬化を抑制しつつ、レジスト膜6の下地界面との密着性を上げることができ、開口部6bが形成されたレジスト膜6の幅が細い場合においても、現像時にレジスト膜6が剥がれるのを抑制することが可能となるとともに、それ以外の領域に幅の広いレジスト膜6が存在する場合においても、再配線7a〜7cの形成後にレジスト膜6を除去することができる。
【0020】
なお、レジスト膜6の残し幅は、20μm以下になると剥がれに対して顕著に厳しくなるので、20μm以下であることが好ましい。ハーフピッチでは、40μm以下であることが好ましい。
【0021】
次に、図2(d)に示すように、再配線7a〜7cをマスクとしてメタル膜5をエッチングすることにより、再配線7a〜7cの周囲のメタル膜5を除去する。
【0022】
次に、図3(a)に示すように、感光性樹脂などを配線2b、緩衝層4および表面層8a〜8c上に塗布することにより、配線2b、緩衝層4および表面層8a〜8c上に緩衝層9を形成する。なお、緩衝層9の材料としては、例えば、ポリイミド系樹脂を用いることができる。ウェハストレスを低減させるために、ポリイミド系樹脂よりも硬化温度の低いアクリル系樹脂またはフェノール系樹脂を用いるようにしてもよい。
【0023】
次に、図3(b)に示すように、フォトリソグラフィー技術を用いることにより、パッド電極2a上の表面層8aおよび配線2bの一部をそれぞれ露出させる開口部9a、9bを緩衝層9に形成する。
【0024】
次に、図3(c)に示すように、スパッタ、メッキ、CVD、ALDまたは蒸着などの方法を用いることにより、配線2b、保護膜3、緩衝層4、9および表面層8a上にメタル膜10を形成する。なお、メタル膜10としては、例えば、Tiと、その上のCuとの積層構造を用いることができる。
【0025】
次に、図4(a)に示すように、スピンコートなどの方法を用いることにより、メタル膜10上にレジスト膜11を形成する。
【0026】
次に、図4(b)に示すように、レジスト膜11の露光および現像を行うことにより、パッド電極2a上の表面層8aを露出させる開口部11aをレジスト膜11に形成する。
【0027】
次に、図5(a)に示すように、電解メッキにてバリア層12およびハンダ層13、14を開口部11aに順次埋め込むことにより、メタル膜10を介して表面層8a上に突出電極を形成する。なお、例えば、バリア層12の材料はNi、ハンダ層13の材料はCu、ハンダ層14の材料はSnを用いることができる。
【0028】
次に、図5(b)に示すように、アッシングなどの方法により、メタル膜10上のレジスト膜11を除去する。
【0029】
次に、図6(a)に示すように、バリア層12およびハンダ層13、14からなる突出電極をマスクとして、メタル膜10をエッチングすることにより、バリア層12およびハンダ層13、14からなる突出電極の周囲のメタル膜10を除去する。
【0030】
次に、図6(b)に示すように、ハンダ層13、14をリフローすることにより、ハンダ層13、14を合金化し、バリア層12上に合金ハンダ層15を形成する。
【0031】
以上の工程は基材層1がウェハの状態で行うことができる。そして、以上の工程の後、このウェハを個片化することより、半導体チップを切り出すことができる。
【0032】
なお、上述した実施形態では、突出電極としてハンダボールを用いる方法について説明したが、ニッケルバンプ、金バンプまたは銅バンプなどを用いるようにしてもよい。また、上述した実施形態では、メタル膜5、10として、TiとCuとの積層構造を用いる方法について説明したが、TiまたはCuを単体で用いるようにしてもよいし、Cr、Pt、Wなどを単体として用いるようにしてもよし、これらの金属の積層構造を用いるようにしてもよい。
【0033】
また、突出電極の接合方法としては、半田接合や合金接合などの金属接合を用いるようにしてもよいし、ACF(Anisotropic Conductive Film)接合、NCF(Nonconductive Film)接合、ACP(Anisotropic Conductive Paste)接合、NCP(Nonconductive Paste)接合などを用いるようにしてもよい。
【0034】
図7は、第1実施形態に係る吸光度の異なるレジストA、Bの表面と下面との露光量の関係を示す図である。なお、365nmの波長の光に対して、レジストAの吸光度は81%、レジストBの吸光度は42%に設定した。また、レジストA、Bの膜厚は10μmに設定した。また、レジストA、Bの下地はCu膜を用いた。
図7において、レジストAではレジストBに対して、表面での露光量が同じでも、下地との界面での露光量が低下する。このため、レジストAでは、下地との密着性を上げるために、下地との界面での露光量を増大させると、表面で過露光となり、表面の過硬化が発生する。
【0035】
一方、レジストBでは、表面での露光量を増大させることなく、下地との界面での露光量を増大させることができ、表面での過露光を防止しつつ、下地との密着性を上げることができる。
【0036】
次に、ライン&スペースが3/3μm〜15/15μmのパーフピッチパターンを形成し、第1実施形態に係る吸光度の異なるレジストA、Bの表面露光量と剥がれの発生するレジスト残し幅との関係を調べた。
【0037】
この結果、例えば、5μmの幅のレジストパターンを剥がれなしで形成するには、レジストAでは、表面で600mJ/cm2以上の露光量が必要になり、表面の過硬化が発生するため、レジストパターンの剥離性が低下することが分かった。
【0038】
一方、レジストBでは、5μmの幅のレジストパターンを剥がれなしで形成するには、表面で400mJ/cm2程度の露光量でよく、表面の過硬化を防止することができるため、ジストパターンの剥離性が低下するのを防止することができた。
【0039】
さらに、第1実施形態に係る吸光度の異なるレジストA、Bの下面露光量と剥がれの発生するレジスト残し幅との関係を調べたところ、例えば、5μmの幅のレジストパターンを剥がれなしで形成するには、レジストAでは、下地との界面で120mJ/cm2程度の露光量が必要であった。そして、下地との界面で120mJ/cm2の露光量を得るには、図7を参照すると、表面では600mJ/cm2程度の露光量が必要となり、表面の過硬化が発生するため、レジストパターンの剥離性が低下した。すなわち、レジストAでは吸光度が365nmの波長の光に対して80%を越えるため、本発明の効果が得られないことが分かった。
【0040】
一方、レジストBでは、5μmの幅のレジストパターンを剥がれなしで形成するには、下地との界面で200mJ/cm2程度の露光量が必要であった。そして、下地との界面で200mJ/cm2程度の露光量を得るには、図7を参照すると、表面では400mJ/cm2程度の露光量でよく、表面の過硬化を防止することができるため、ジストパターンの剥離性が低下するのを防止することができた。すなわち、吸光度が365nmの波長の光に対して42%のレジストBでは、本発明の効果が得られることが分かった。従って、本発明のレジスト膜6の吸光度は365nmの波長の光に対して80%以下とし、好ましくは60%以下、更に好ましくは50%以下である。
【0041】
また、レジストAにおいて、露光量が400mJ/cm2ではライン&スペースが10μm以上で剥離がなかった。また、レジストAにおいて、露光量が600mJ/cm2ではライン&スペースが6μm以上で剥離がなかった。
【0042】
一方、レジストBにおいて、露光量が400mJ/cm2ではライン&スペースが5μm以上で剥離がなかった。また、レジストBにおいて、露光量が600mJ/cm2ではライン&スペースが3μm以上で剥離がなかった。
【0043】
(第2実施形態)
上述した第1実施形態では、レジストパターンの剥がれを防止するために、レジスト膜6の吸光度を365nmの波長の光に対して80%以下に設定する方法について説明したが、レジスト膜6の現像時の溶解性を1μm/min以下に低下させるようにしてもよい。なお、レジスト膜6の現像時の溶解性を低下させる方法としては、レジスト材料のアルカリ可溶性基を低下させることができる。
【0044】
ここで、レジスト膜6の現像時の溶解性を低下させることにより、レジスト膜6と下地との界面に現像液が浸透するのを抑制することができ、レジストパターンの剥がれを低減することができる。
【0045】
この第2実施形態に係る溶解性の異なるレジストC、Dの現像時間とレジスト残膜厚との関係を調べた。条件は次のとおりである。レジストC、Dとしてネガ型レジストを用い、レジストDは、レジストCに対してアルカリ可溶性基を約30%だけ低下させたものを用い、レジストC、Dの膜厚は10μmに設定し、下地にSi基板を用いた。
【0046】
この結果、レジストDの現像レートは2μm/minだったのに対し、レジストCの現像レートは0.67μm/minだった。このレジストCを用いた場合、レジストDを用いた場合に比べて、レジストパターンの剥がれを低減できた。
【0047】
(第3実施形態)
図8〜図13は、第3実施形態に係る半導体装置の製造方法を示す断面図である。
この第3実施形態では、図8(e)の工程で、メタル膜5上にレジスト膜6を形成する前に、メタル膜5上にレジスト膜6との密着性を上げる表面改質層16が形成される。
【0048】
なお、メタル膜5の表面がCuである場合、表面改質層16はCu酸化膜を用いることができる。ここで、Cu酸化膜としては、CuOが好ましく、さらに好ましくはCu2Oがよい。表面改質層16はメタル膜5上に存在すればよく、表面改質層16の膜厚は数nm程度でもよい。
【0049】
表面改質層16としてCu酸化膜を用いると、Cuの表面をOで終端させることができ、レジスト膜6との密着性を上げることができる。
【0050】
なお、Cu膜上にCu酸化膜を形成する方法としては、酸化性雰囲気中で熱処理を行う方法を挙げることができる。なお、この熱処理の温度は室温以上であればよい。ただし、Cu酸化膜の形成時間を短くするために、熱処理の温度は数百℃以上に設定することが好ましい。
【0051】
図8〜図13において、図8(e)の工程でメタル膜5上に表面改質層16を形成する方法以外は、図1〜図6と同様のプロセスを行うことができる。
【0052】
第3実施形態に係る下地の表面状態の異なる場合における、剥がれの発生するレジスト残し幅を表面露光量300mJ/cm2において調べたところ、Cu膜状に直接レジストパターンを形成した場合は、剥がれ耐性レジスト残し幅が6μm程度であったのに対し、Cu膜上に熱処理にて表面改質層としてCu酸化膜を形成してからレジストパターンを形成した場合は3μm程度となり、表面改質層を設けることにより、レジスト剥がれを抑制できることが分かった。
尚、このレジストパターンとしては、ライン&スペースが3/3μm〜15/15μmのパーフピッチパターンを用いた。
【0053】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0054】
1 基材層、2a パッド電極、2b 配線、3 保護膜、3a、3b、4a、4b、6a〜6c、9a、9b、11a 開口部、4、9、21 緩衝層、6、11 レジスト膜、5、10、22 メタル膜、7a〜7c、23 再配線、8a〜8c、24 表面層、12 バリア層、13、14 ハンダ層、15 合金ハンダ層、16 表面改質層
【特許請求の範囲】
【請求項1】
配線およびパッド電極が形成された半導体基板と、
前記半導体基板上に形成されたメタル膜と、
前記メタル膜の表層に形成された表面改質層と、
前記表面改質層を介して前記メタル膜上に形成された再配線とを備えることを特徴とする半導体装置。
【請求項2】
前記メタル膜の下層はTi、TiN、TiW、W、Ta、Cr、CoTiのうちのいずれかから選択され、前記メタル膜の上層はCu、Al、Pd、Au、Agのうちのいずれかから選択される積層構造、前記表面改質層はCu酸化膜であることを特徴とする請求項1に記載の半導体装置。
【請求項3】
配線およびパッド電極が形成された半導体基板上にメタル膜を形成する工程と、
前記メタル膜との界面まで届く365nmの波長の光に対して吸光度が80%以下のレジストパターンを前記メタル膜上に形成する工程と、
前記レジストパターン間に埋め込まれた再配線を前記メタル膜上に形成する工程と、
前記再配線の形成後に前記レジストパターンを前記メタル膜上から除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項4】
配線およびパッド電極が形成された半導体基板上にメタル膜を形成する工程と、
現像時の溶解性が1μm/min以下のレジストパターンを前記メタル膜上に形成する工程と、
前記レジストパターン間に埋め込まれた再配線を前記メタル膜上に形成する工程と、
前記再配線の形成後に前記レジストパターンを前記メタル膜上から除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項5】
配線およびパッド電極が形成された半導体基板上にメタル膜を形成する工程と、
前記メタル膜の表層に表面改質層を形成する工程と、
前記レジストパターンを前記メタル膜上に形成する工程と、
前記レジストパターン間に埋め込まれた再配線を前記メタル膜上に形成する工程と、
前記再配線の形成後に前記レジストパターンを前記メタル膜上から除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項1】
配線およびパッド電極が形成された半導体基板と、
前記半導体基板上に形成されたメタル膜と、
前記メタル膜の表層に形成された表面改質層と、
前記表面改質層を介して前記メタル膜上に形成された再配線とを備えることを特徴とする半導体装置。
【請求項2】
前記メタル膜の下層はTi、TiN、TiW、W、Ta、Cr、CoTiのうちのいずれかから選択され、前記メタル膜の上層はCu、Al、Pd、Au、Agのうちのいずれかから選択される積層構造、前記表面改質層はCu酸化膜であることを特徴とする請求項1に記載の半導体装置。
【請求項3】
配線およびパッド電極が形成された半導体基板上にメタル膜を形成する工程と、
前記メタル膜との界面まで届く365nmの波長の光に対して吸光度が80%以下のレジストパターンを前記メタル膜上に形成する工程と、
前記レジストパターン間に埋め込まれた再配線を前記メタル膜上に形成する工程と、
前記再配線の形成後に前記レジストパターンを前記メタル膜上から除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項4】
配線およびパッド電極が形成された半導体基板上にメタル膜を形成する工程と、
現像時の溶解性が1μm/min以下のレジストパターンを前記メタル膜上に形成する工程と、
前記レジストパターン間に埋め込まれた再配線を前記メタル膜上に形成する工程と、
前記再配線の形成後に前記レジストパターンを前記メタル膜上から除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項5】
配線およびパッド電極が形成された半導体基板上にメタル膜を形成する工程と、
前記メタル膜の表層に表面改質層を形成する工程と、
前記レジストパターンを前記メタル膜上に形成する工程と、
前記レジストパターン間に埋め込まれた再配線を前記メタル膜上に形成する工程と、
前記再配線の形成後に前記レジストパターンを前記メタル膜上から除去する工程とを備えることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2012−74406(P2012−74406A)
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願番号】特願2010−212184(P2010−212184)
【出願日】平成22年9月22日(2010.9.22)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願日】平成22年9月22日(2010.9.22)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]